DE102014100110A1 - Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende - Google Patents

Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende Download PDF

Info

Publication number
DE102014100110A1
DE102014100110A1 DE102014100110.9A DE102014100110A DE102014100110A1 DE 102014100110 A1 DE102014100110 A1 DE 102014100110A1 DE 102014100110 A DE102014100110 A DE 102014100110A DE 102014100110 A1 DE102014100110 A1 DE 102014100110A1
Authority
DE
Germany
Prior art keywords
package
encapsulation body
electronic
connection pins
laterally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014100110.9A
Other languages
English (en)
Inventor
Sergey ANANIEV
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014100110.9A priority Critical patent/DE102014100110A1/de
Priority to US14/590,021 priority patent/US9293400B2/en
Priority to CN201510006303.9A priority patent/CN104766841B/zh
Publication of DE102014100110A1 publication Critical patent/DE102014100110A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10765—Leads folded back, i.e. bent with an angle of 180 deg
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

Ein Package (120), wobei das Package (120) zumindest einen elektronischen Chip (124), einen Verkapselungskörper (138), der den zumindest einen elektronischen Chip (124) einkapselt, und eine Mehrzahl von Anschlusspins (122) zum Anschließen des mindestens einen elektronischen Chips (124) aufweist, wobei jeder der Anschlusspins (122) einen eingekapselten Abschnitt (126), der mittels des Verkapselungskörpers (138) zumindest teilweise eingekapselt ist, und einen freigelegten Abschnitt (128) aufweist, der gegenüber dem Verkapselungskörper (138) hervorsteht, und wobei sich zumindest ein Teil der freigelegten Abschnitte (128) ausgehend von dem Verkapselungskörper (138) lateral bis zu einem Umkehrpunkt (130) hin erstreckt und von dem Umkehrpunkt (130) lateral zurück in Richtung des Verkapselungskörpers (138) erstreckt, so dass ein freies Ende (132) der freigelegten Abschnitte (128) mit einer entsprechenden Seitenwand (134) des Verkapselungskörpers (138) lateral ausgerichtet ist oder gegenüber der entsprechenden Seitenwand (134) des Verkapselungskörpers (138) lateral nach außen hin beabstandet ist.

Description

  • Hintergrund
  • Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Package, eine elektronische Anordnung und ein Verfahren zum Herstellen eines Packages.
  • Beschreibung des Stands der Technik
  • Herkömmliche Packages für elektronische Chips enthalten Mold Compounds als Verkapselungskörper und sind in ihrer Entwicklungsstufe soweit fortgeschritten, dass das Packagen die Leistungsfähigkeit der elektronischen Chips nicht mehr wesentlich beschränkt. Die elektronischen Chips sind mittels Anschlusspins extern an ein elektronisches Peripheriegerät, wie zum Beispiel eine gedruckte Leiterplatte, angeschlossen. Die Anschlusspins erstrecken sich über den Verkapselungskörper hinaus und sind auf der elektronischen Peripherievorrichtung angelötet. Freigelegte Abschnitte der Leitungen haben üblicherweise eine sogenannte Gull-Wing-Konfiguration. Für eine effiziente Verwendung des verfügbaren Raums sind auch J-förmige freigelegte Abschnitte der Anschlusspins vorgeschlagen worden.
  • Wenn allerdings ein Package auf einer elektronischen Peripherievorrichtung montiert wird und unter veränderlichen Temperaturbedingungen betrieben wird, kann die Verbindung zwischen dem freigelegten Abschnitt der Anschlusspins und den elektrischen Kontakten an dem elektronischen Peripheriegerät durch mechanische Spannungen negativ beeinflusst werden. Das kann die elektronische Leistungsfähigkeit und Zuverlässigkeit beeinflussen.
  • Zusammenfassung
  • Es könnte ein Bedürfnis nach einem kompakten und flachen Package geben, das auch unter veränderlichen Temperaturbedingungen nur wenig fehleranfällig ist.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist ein Package bereitgestellt, das zumindest einen elektronischen Chip, einen Verkapselungskörper, der den zumindest einen elektronischen Chip zumindest teilweise einkapselt, und eine Mehrzahl von Anschlusspins zum Anschließen des mindestens einen elektronischen Chips (zum Beispiel an eine elektronische Peripherievorrichtung) aufweist, wobei jeder der Anschlusspins einen eingekapselten Abschnitt, der mittels des Verkapselungskörpers eingekapselt ist, und einen freigelegten Abschnitt aufweist, der gegenüber dem Verkapselungskörper hervorsteht, und wobei sich zumindest ein Teil der freigelegten Abschnitte ausgehend von dem Verkapselungskörper lateral bis zu einem Umkehrpunkt hin erstreckt und von dem Umkehrpunkt lateral zurück in Richtung des Verkapselungskörpers erstreckt, so dass ein freies Ende der freigelegten Abschnitte mit bzw. zu einer entsprechenden Seitenwand des Verkapselungskörpers lateral ausgerichtet ist oder gegenüber der entsprechenden Seitenwand des Verkapselungskörpers lateral nach außen hin beabstandet ist.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel ist eine elektronische Anordnung bereitgestellt, die eine elektronische Peripherievorrichtung, die eine Mehrzahl von elektrischen Kontakten aufweist, und ein Package mit den oben genannten Merkmalen aufweist, wobei zumindest ein Teil der Anschlusspins des Packages elektrisch an einen entsprechenden der elektrischen Kontakte der elektronischen Peripherievorrichtung angeschlossen ist.
  • Gemäß noch einem anderen exemplarischen Ausführungsbeispiel ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei bei dem Verfahren eine Mehrzahl von Anschlusspins (die zum Beispiel zum elektrischen Kontaktieren von mindestens einem elektronischen Chip an eine elektronische Peripherievorrichtung ausgebildet sein können) an mindestens einen elektronischen Chip angeschlossen wird, mittels eines Verkapselungskörpers der zumindest eine elektronische Chip zumindest teilweise verkapselt wird und die Anschlusspins teilweise verkapselt werden, so dass jeder der Anschlusspins einen eingekapselten Abschnitt, der mittels des Verkapselungskörpers eingekapselt ist, und einen sich über den Verkapselungskörper hinaus erstreckenden freigelegten Abschnitt aufweist, wobei zumindest ein Teil der freigelegten Abschnitte so konfiguriert wird, dass sich diese ausgehend von dem Verkapselungskörper lateral bis zu einem Umkehrpunkt und von dem Umkehrpunkt lateral zurück in Richtung des Verkapselungskörpers erstrecken, so dass ein freies Ende der freigelegten Abschnitte zu bzw. bezüglich einer zugehörigen Seitenwand des Verkapselungskörpers lateral ausgerichtet ist oder gegenüber einer zugehörigen Seitenwand des Verkapselungskörpers nach außen hin lateral beabstandet ist.
  • Ein exemplarisches Ausführungsbeispiel hat den Vorteil, dass ein Package bereitgestellt ist, das bei Vorliegen eines thermischen Mismatch zwischen unterschiedlichen Komponenten des Packages mit unterschiedlichen Reaktionscharakteristika in Bezug auf variierende Temperaturen wenig anfällig für eine Fehlfunktion ist. Solch ein Package-Konzept ist auch vollständig kompatibel mit einer flachen Bauform und einer kompakten Konfiguration, wie dies in der modernen Package-Technologie wünschenswert ist. Aufgrund unterschiedlicher Werte des thermischen Ausdehnungskoeffizienten von unterschiedlichen Komponenten einer elektronischen Anordnung aus einem Package und einer elektronischen Peripherievorrichtung, auf der das Package montiert ist (insbesondere unterschiedliche thermische Ausdehnungskoeffizienten des Verkapselungskörpers des Packages und eines Trägersubstrats der elektronischen Peripherievorrichtung), kann ein thermisches Alternieren zwischen heißen Betriebsbedingungen und kalten Betriebsbedingungen zu einem räumlichen Mismatch zwischen einem Anschlusspinabschnitt an einer Grenze zwischen einem Inneren und einem Äußeren des Verkapselungskörpers einerseits und dem Verkapselungskörper andererseits erfolgen. Dies kann in der Folge zu mechanischem Stress an einer elektrischen und mechanischen Schnittstelle zwischen dem Anschlusspin und der elektronischen Peripherievorrichtung führen.
  • Mittels Konfigurierens des freigelegten Abschnitts des Anschlusspins außerhalb des Verkapselungskörpers so, dass dieser sich zunächst radial nach außen hin erstreckt und dann, nach einem Umkehrpunkt, sich wieder radial nach innen hin erstreckt, kann eine Erhöhung der effektiven Balkenlänge des freigelegten Abschnitts des Anschlusspins erreicht werden, was die Steifigkeit des Anschlusspins reduziert und einen signifikant reduzierten mechanischen Stress zur Folge hat, der an einem Übergang zwischen dem freien Ende des Anschlusspins und einem zugeordneten elektrischen Kontakt der elektronischen Peripherievorrichtung auftreten kann. Daher kann sogar im Falle von vielen Zyklen von thermischen Änderungen und großer Temperaturunterschiede in unterschiedlichen Betriebsmodi der elektronischen Anordnung diese sicherer (d.h. besser als bei herkömmlichen Ansätzen) davor geschützt werden, insbesondere an einem Übergang zwischen dem Package und der elektronischen Peripherievorrichtung beschädigt zu werden. Simultan führt die Erhöhung der effektiven Balkenlänge der freigelegten Abschnitte der Anschlusspins zu einer Vergrößerung der Verbindungsfläche zwischen einer unteren Fläche der freigelegten Abschnitte der Anschlusspins angrenzend an das freie Ende einerseits und einer oberen Fläche der elektrischen Kontakte der elektronischen Peripherievorrichtung andererseits. Dies stärkt auch die Verbindung und verbessert die Robustheit der elektronischen Anordnung gegen unerwünschte Beschädigung der elektronischen Verbindung.
  • Indem die freien Enden der freigelegten Abschnitte der Anschlusspins vor einem Überstehen bis unter die untere Hauptoberfläche des Verkapselungskörpers bewahrt werden, das heißt indem ein Überstehen radial nach innen weiter als bis zu einer vertikalen Fluchtlinie ausgehend von der Seitenwand des Verkapselungskörpers verhindert wird, sind die freien Enden der Anschlusspins sicher gegen ein Anstoßen gegen eine untere Hauptfläche des flachen Verkapselungskörpers geschützt, zum Beispiel bei Einwirken einer Kompressionskraft bei der Montage. Mittels solcher ausreichend weit außen angeordneten freien Enden der Anschlusspins können die federartigen Eigenschaften der Anschlusspins frei wirken. Gleichzeitig kann ein kompaktes Design des Packages in einer vertikalen Richtung erreicht werden, da die Kompression der Anschlusspins beim Montieren nicht durch ein Anstoßen der freien Enden der freigelegten Abschnitte an den Verkapselungskörper beschränkt ist.
  • Beschreibung von weiteren Ausführungsbeispielen
  • Im Kontext der vorliegenden Erfindung kann der Ausdruck „ein freies Ende der freigelegten Abschnitte ist bezüglich bzw. gegenüber einer entsprechenden Seitenwand des Verkapselungskörpers lateral nach außen beabstandet“, insbesondere bezeichnen, dass sich der Teilabschnitt des freigelegten Abschnitts, der sich ausgehend von dem Umkehrpunkt radial nach innen zurück erstreckt, sich nicht soweit erstreckt, dass das freie Ende unterhalb einer unteren Hauptfläche des Verkapselungskörpers lokalisiert wäre. Im Gegensatz dazu verbleibt gemäß der beschriebenen Option eine laterale Lücke zwischen dem freien Ende des freigelegten Abschnitts des Anschlusspins und der lateralen Seitenwand des Verkapselungskörpers.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „ein freies Ende der freigelegten Abschnitte ist lateral mit bzw. zu einer entsprechenden Seitenwand des Verkapselungskörpers ausgerichtet“ insbesondere bezeichnen, dass in einer Draufsicht des Packages das freie Ende des Anschlusspins mit der Seitenwand des Verkapselungskörpers fluchtet bzw. sich bis zu ihr hin erstreckt. Durch diese Konfiguration kann ebenfalls sichergestellt werden, dass beim Biegen oder Komprimieren der Abschnitt des Anschlusspins, der direkt an das freie Ende angrenzt, nicht gegen die untere Oberfläche des Verkapselungskörpers anstößt und daher in vorteilhafter Weise die Kompaktheit der Anordnung nicht beschränkt.
  • Im Weiteren werden weitere exemplarische Ausführungsbeispiele des Packages, der Anordnung und des Verfahrens beschrieben.
  • Gemäß einem Ausführungsbeispiel sind die freigelegten Abschnitte so konfiguriert, dass ihre jeweilige Erstreckung von dem Umkehrpunkt bis zu dem freien Ende so endet, dass es den freigelegten Abschnitten verunmöglicht wird, sich bis unter oder sogar bis an eine untere Hauptfläche des Verkapselungskörpers zu erstrecken. Indem mechanisch unterbunden wird, dass das freie Ende gegen die untere Fläche des Verkapselungskörpers anstößt, kann ein hoher Grad von Kompression und daher eine Erhöhung der Kompaktheit des Packages erreicht werden, wenn dieses auf der elektronischen Peripherievorrichtung montiert wird.
  • Gemäß einem Ausführungsbeispiel sind die Anschlusspins so konfiguriert, dass das freie Ende der freigelegten Abschnitte vertikal bezüglich einer unteren Fläche des Verkapselungskörpers beabstandet ist, wenn keine Kraft (wie zum Beispiel eine Kompressionskraft, die beim Montieren der Anschlusspins an den elektrischen Kontakten erzeugt wird) auf das Package einwirkt. Auch dies erlaubt es, eine kompakte Anordnung zu erhalten, indem der zum Beispiel federartige Anschlusspin in einer vertikalen Richtung beim Montieren des Packages an der elektronischen Peripherievorrichtung gebogen wird.
  • Gemäß einem Ausführungsbeispiel kann eine gesamte äußere Oberfläche der freigelegten Abschnitte, die von dem Verkapselungskörper abgewandt ist, konvex sein. Daher können die Anschlusspins davor geschützt werden, unbeabsichtigt mit anderen Komponenten zu verhaken oder sonst wie in unerwünschte Wechselwirkung zu treten, zum Beispiel während der Montageprozedur. In entsprechender Weise kann eine gesamte innere Oberfläche der freigelegten Abschnitte, die dem Verkapselungskörper zugewandt ist, konkav sein.
  • Gemäß einem Ausführungsbeispiel sind die Anschlusspins konfiguriert, so dass ein (insbesondere maximaler) vertikaler Abstand zwischen dem Abschnitt der freigelegten Abschnitte, der sich ausgehend von dem Verkapselungskörper lateral bis zu dem Umkehrpunkt erstreckt und ihren jeweiligen anderen Abschnitten, die von dem Umkehrpunkt lateral zurück in Richtung des Verkapselungskörpers sich erstrecken, mittels Einwirkens einer Kompressionskraft beim Montieren des Packages an der elektronischen Peripherievorrichtung verringert wird. Dadurch können die Anschlusspins konfiguriert sein, auf eine Kompression wie eine Feder mit einer rücktreibenden Kraft senkrecht zu beiden gegenüberliegenden Hauptflächen des Verkapselungskörpers zu reagieren.
  • Gemäß einem Ausführungsbeispiel kann ein Teilabschnitt der freigelegten Abschnitte, der sich seitlich bis zu dem Umkehrpunkt erstreckt, axial symmetrisch zu einem anderen Teilabschnitt der freigelegten Abschnitte sein, der sich von dem Umkehrpunkt aus lateral zurück in Richtung des Verkapselungskörpers erstreckt, und zwar bezogen auf eine Symmetrieachse oder Symmetrieebene, die in einer Ebene parallel zu gegenüberliegenden Hauptflächen des Verkapselungskörpers liegt (siehe zum Beispiel Detail 160 in 1).
  • Gemäß einem Ausführungsbeispiel ist zumindest ein Teil des freigelegten Abschnitts im Wesentlichen C-förmig, das heißt weist eine Struktur auf oder besteht aus einer Struktur, die ungefähr die Gestalt des Buchstabens „C“ hat, wenn dieser als solches betrachtet wird oder auf dem Kopf stehend betrachtet wird. Solch eine Konfiguration ist zum Beispiel in 1 gezeigt. Eine C-förmige Konfiguration kann einfach mittels Biegens eines drahtartigen oder bandartigen Halbzeugs zum Ausbilden der Anschlusspins hergestellt werden.
  • Gemäß einem Ausführungsbeispiel kann sich zumindest ein Teil der freigelegten Abschnitte ausgehend von der lateralen Seitenwand des Verkapselungskörpers erstrecken. Alternativ ist es auch möglich, dass sich die freigelegten Abschnitte von einer unteren Hauptoberfläche oder von einer unteren Hauptoberfläche des Verkapselungskörpers ausgehend erstrecken.
  • Gemäß einem Ausführungsbeispiel erstrecken sich die freigelegten Abschnitte der Anschlusspins von allen vier lateralen Seiten des Verkapselungskörper aus über den Verkapselungskörper hinaus. In einer Draufsicht kann der Verkapselungskörper die Gestalt eines Rechtecks haben, zum Beispiel eines Quadrats. Wenn Gruppen von parallelen Anschlusspins sich von allen vier Seiten solch eines Rechtecks aus erstrecken, kann der gegebene Raum effizient zum Erzeugen multipler Anschlusspinverbindungen genutzt werden. Dies fördert zusätzlich die Kompaktheit der Anordnung.
  • Gemäß einem Ausführungsbeispiel kann ein Verhältnis zwischen einer lateralen Erstreckung des Packages und einer Dicke des Packages größer als ungefähr fünf, insbesondere größer als ungefähr neun sein. Daher können mit der Package-Architektur gemäß exemplarischen Ausführungsbeispielen sehr flache Packages ausgebildet werden.
  • In einem Ausführungsbeispiel ist das Package als flaches Package konfiguriert. Insbesondere kann eine Dicke des Packages (in einem nicht montierten Zustand) weniger als ungefähr 1,7 mm betragen.
  • Insbesondere kann das Package als ein Quad Flat Package (QFP) konfiguriert sein. Ein Quad Flat-Package kann als ein oberflächenmontiertes integriertes Schaltkreis-Package mit den oben beschriebenen Anschlusspins angesehen werden, die sich ausgehend von jeder der vier Seiten des Verkapselungskörpers aus erstrecken. Eine entsprechende Anzahl von Anschlusspins kann zum Beispiel zwischen 32 und 304 Anschlusspins betragen, und eine Pitch-Weite kann zum Beispiel in einem Bereich zwischen 0,4 mm und 1,0 mm liegen. Zum Beispiel kann das Quad Flat Package konfiguriert sein als ein Thin Quad Flat Package, ein Bumpered Quad Flat Package, ein Ceramic Quad Flat Package, ein Fine Pitch Quad Flat Package, ein Heat sinked Quad Flat Package, ein Low Profile Quad Flat Package, ein Metric Quad Flat Package, ein Plastic Quad Flat Package, ein Small Quad Flat Package, ein Very small Quad Flat Package oder ein Very thin Quad Flat Package.
  • Gemäß einem Ausführungsbeispiel können die Anschlusspins eine Gestalt haben, die aus einer Gruppe ausgewählt ist, die aus einem gebogenen Draht (der zum Beispiel einen punktförmigen Querschnitt oder einen kreisförmigen Querschnitt haben kann) und einem gebogenen Band (der zum Beispiel einen linienhaften Querschnitt oder einen anderen langgestreckten Querschnitt haben kann) besteht. Wenn ein gebogener Draht verwendet wird, kann er eine im Wesentlichen eindimensionale Verbindungslinie mit dem elektrischen Kontakt der elektronischen Peripherievorrichtung bilden. Wenn ein gebogenes Band verwendet wird, kann es ein im Wesentlichen zweidimensionaler, flächiger Verbindungsbereich mit dem elektrischen Kontakt der elektronischen Peripherievorrichtung gebildet werden. Das Material und/oder die Dimensionen der Anschlusspins kann/können spezifisch konfiguriert sein, um die lokalen Feder- und Steifigkeitseigenschaften davon präzise einzustellen.
  • Gemäß einem Ausführungsbeispiel kann der zumindest eine elektronische Chip auf einem Chipträger montiert sein (partiell oder vollständig innerhalb des Verkapselungskörpers), insbesondere auf einem Lead Frame. Der zumindest eine elektronische Chip kann elektronisch mit den Anschlusspins über Bond Wires gekoppelt sein. Der Lead Frame oder sonstige Chip-Träger kann auch zumindest teilweise mittels des Verkapselungskörpers eingekapselt sein. Der Lead Frame stellt eine mechanische Stütze für den elektronischen Chip während seiner Montage dar. Er kann ein Chip Paddle aufweisen, auf welchem der elektronische Chip befestigt ist, und Anschlusspins, die für einen externen elektrischen Anschluss an die äußere Welt dienen. Der elektronische Chip kann mittels Bond Wires durch Wire Bonding oder Tape Automated Bonding an die Anschlusspins angeschlossen sein.
  • Gemäß einem Ausführungsbeispiel können die sich partiell über den Verkapselungskörper herausstehenden Anschlusspins zumindest einen Teil des Lead Frames bilden, der den elektronischen Chip trägt. In einem anderen Ausführungsbeispiel können die Anschlusspins separat von dem Lead Frame vorgesehen sein. Es sollte allerdings angemerkt werden, dass jeder andere beliebige Chipträger, der von einem Lead Frame unterschiedlich ist, auch zum Montieren des elektronischen Chips oder der elektronischen Chips verwendet werden kann.
  • Gemäß einem Ausführungsbeispiel werden untere Flächen der freigelegten Abschnitte auf die elektrischen Kontakte gelötet oder gesintert. Die Robustheit der Löt- oder Sinterverbindung zwischen dem freigelegten Abschnitt der Anschlusspins und den elektrischen Kontakten der elektronischen Peripherievorrichtung kann mittels der oben beschriebenen Konfiguration der freigelegten Abschnitte der Anschlusspins so verstärkt werden, um mechanischen Belastungen standzuhalten, die während thermischer Zyklen auftreten können.
  • Gemäß einem Ausführungsbeispiel ist die elektronische Peripherievorrichtung als eine gedruckte Leiterplatte (PCB, Printed Circuit Board) konfiguriert. Allerdings sind andere elektronische Montagebasen ebenfalls einsetzbar, um das Package darauf zu montieren.
  • Gemäß einem Ausführungsbeispiel kann ein Material des Verkapselungskörpers einen größeren (zum Beispiel einen größeren mittleren oder effektiven) thermischen Ausdehnungskoeffizienten haben als ein Material der elektronischen Peripherievorrichtung. Insbesondere in diesem Szenario ist die Konfiguration der freigelegten Abschnitte mit dem ersten Teilabschnitt, der sich von dem Verkapselungskörper aus bis zu dem Umkehrpunkt hin erstreckt, und dem zweiten Abschnitt, der sich von dem Umkehrpunkt so zurückerstreckt, dass er sich dem Verkapselungskörper wieder annähert (aber diesen nicht erreicht), in der Lage, die Art des mechanischen Stresses, der mit den beschriebenen Werten der thermischen Ausdehnungskoeffizienten einher geht, ohne Schädigung auszuhalten. Ein Beispiel, in dem diese Bedingung erfüllt wird, ist die Verwendung von Plastikmaterial als Mold Compound zum Ausbilden des Verkapselungskörpers in Kombination mit der Verwendung von FR4 als Basismaterial einer gedruckten Leiterplatte als elektronische Peripherievorrichtung.
  • Gemäß einem Ausführungsbeispiel können die elektronischen Chips als Sensoren oder Aktuatoren in mikroelektromechanischen Systemen (MEMS) verwendet werden, zum Beispiel als Drucksensoren oder Beschleunigungssensoren. In einem anderen Ausführungsbeispiel können die elektronischen Chips als Halbleiterchips für Leistungsanwendungen, zum Beispiel für Automotive-Anwendungen, verwendet werden, und können zum Beispiel mindestens einen integrierten Insulated Gate Bipolar Transistor (IGBT) und/oder zumindest eine integrierte Diode aufweisen. Gemäß einem Ausführungsbeispiel kann zumindest ein elektronischer Chip ein logischer IC oder ein elektronischer Chip für Hochfrequenzleistungsanbindungen sein.
  • Als Substrat oder Wafer zum Bilden der elektronischen Chips kann ein Halbleitersubstrat verwendet werden, vorzugsweise ein Siliziumsubstrat. Alternativ kann Siliziumoxid oder ein anderes elektrisch isolierendes Substrat verwendet werden. Es ist auch möglich, ein Germanium-Substrat oder ein III-V-Halbleitermaterial einzusetzen. Zum Beispiel können exemplarische Ausführungsbeispiele in Galliumnitrid- oder Siliziumkarbid-Technologie realisiert sein. Für das Packaging, Molden oder Einkapseln kann zum Beispiel ein Plastikmaterial oder ein keramisches Material verwendet werden. Ferner können exemplarische Ausführungsbeispiele standardisierte Halbleiterprozesstechnologien wie zum Beispiel eine geeignete Ätztechnologie (aufweisend isotropes und anisotropes Ätzen, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturierungstechnologie (die lithographische Masken involvieren können) und/oder Abscheidetechnologien (wie zum Beispiel Chemical Vapour Deposition (CVD), Plasma Enhanced Chemical Vapour Deposition (PECVD), Atomic Layer Deposition (ALD), Sputtering, etc.) einsetzen.
  • Die obigen und andere Ziele, Merkmale und Vorteile werden anhand der folgenden Beschreibung und der beigefügten Patentansprüche genauer erkennbar werden, wenn sie in Zusammenhang mit den beigefügten Zeichnungen, in denen entsprechende Teile oder Elemente mit entsprechenden Bezugszeichen versehen sind, betrachtet werden.
  • Kurze Beschreibung der Figuren
  • Ausführungsbeispiele sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1 eine Querschnittsansicht einer elektronischen Anordnung gemäß einem exemplarischen Ausführungsbeispiel, die eine elektronische Peripherievorrichtung und ein Package aufweist, das daran montiert ist.
  • 2 zeigt eine herkömmliche Package-Verbindung zwischen einem Verkapselungskörper und einer elektronischen Peripherievorrichtung unter Verwendung von Anschlusspins mit einer Gull-Wing-Konfiguration zum Veranschaulichen von Überlegungen, basierend auf denen exemplarische Ausführungsbeispiele entwickelt worden sind.
  • 3 zeigt ein Balkenmodell zum Modellieren von Kräften, die auf einen Anschlusspin wirken, der eine Kopplung zwischen einem Verkapselungskörper und einer elektronischen Peripherievorrichtung gemäß einem exemplarischen Ausführungsbeispiel bereitstellt.
  • 4 zeigt eine Überlegung betreffend eine Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration, basierend auf der exemplarische Ausführungsbeispiele entwickelt worden sind.
  • 5 zeigt eine andere Betrachtung betreffend einer Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration, basierend auf der exemplarische Ausführungsbeispiele entwickelt worden sind.
  • 6 zeigt noch eine andere Betrachtung betreffend eine Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration mit Anschlusspins mit einer im Wesentlichen C-förmigen Konfiguration gemäß einem exemplarischen Ausführungsbeispiel.
  • 7 zeigt eine detaillierte Ansicht von Teilbereichen der Darstellung von 6.
  • 8 zeigt noch eine andere Überlegung betreffend eine Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration in Anschlusspins mit einer im Wesentlichen C-förmigen Konfiguration gemäß einem exemplarischen Ausführungsbeispiel.
  • 9A zeigt eine andere Betrachtung betreffend Pins mit J-förmiger Konfiguration.
  • 9B zeigt eine andere Betrachtung betreffend Pins mit Gull-Wing-Konfiguration.
  • 10 zeigt ein Detail eines Packages gemäß einem exemplarischen Ausführungsbeispiel, wobei anhand des Details ersichtlich ist, dass gemäß exemplarischen Ausführungsbeispielen eine Reduzierung einer Gesamthöhe eines Package im Wesentlichen ohne Reduzierung der Länge der Anschlusspins möglich ist.
  • 11 bis 16 zeigen Querschnittsansichten von Packages mit Anschlusspins mit unterschiedlichen Formen gemäß exemplarischen Ausführungsbeispielen.
  • Ausführliche Beschreibung von Ausführungsbeispielen
  • Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
  • 1 zeigt eine Querschnittsansicht einer elektronischen Anordnung 100 gemäß einem exemplarischen Ausführungsbeispiel mit einer elektronischen Peripherievorrichtung 110 und einem flachen Package 120, hier als ein Thin Quad Flat Package (TQFP) ausgebildet, das darauf montiert ist. Eine Dicke „l“ eines verkapselten Teils des Packages 100 beträgt 1,5 mm, und eine Länge „B“ des Packages 100 beträgt 8 mm.
  • Die elektronische Anordnung 100 weist die elektronische Peripherievorrichtung 110 auf, die hier als eine gedruckte Leiterplatte (Printed Circuit Board, PCB) ausgebildet ist. Die elektronische Peripherievorrichtung 110 weist eine elektrisch isolierende Kernstruktur 114 (zum Beispiel eine Schicht aus FR4-Material) und eine Mehrzahl von elektrischen Kontakten 112 (zum Beispiel aus elektrisch leitfähigem Material wie zum Beispiel Kupfer hergestellt) auf, die einen Teil der Oberfläche der elektrisch isolierenden Kernstruktur 114 bedecken.
  • Ferner weist die elektronische Anordnung 100 das Package 120 auf, wobei jeder von Anschlusspins 122 des Package 120 hier als gebogene drahtförmige Kupferstruktur ausgebildet ist und das Package 120 elektrisch an einen jeweiligen der elektrischen Kontakte 112 der elektronischen Peripherievorrichtung 110 mittels einer Lötverbindung angeschlossen ist (siehe Lotstruktur 150).
  • Das Package 120 weist einen oder mehrere (hier zwei als Halbleiterchips ausgebildete) elektronische Chips 124 und einen Verkapselungskörper 138 auf, der den einen oder die mehreren elektronischen Chips 124 vollständig eingekapselt. Die Mehrzahl von Anschlusspins 122 verbinden den einen oder die mehreren elektronischen Chips 124 mit den elektrischen Kontakten 112 der elektronischen Peripherievorrichtung 110 in elektrisch leitfähiger Weise. Die elektronischen Chips 124 sind direkt bzw. indirekt auf einem Lead Frame 148 montiert und sind mittels ebenfalls eingekapselter Bonddrähte 152 mit den Anschlusspins 122 elektrisch gekoppelt.
  • Jeder der Anschlusspins 122 weist einen von dem Verkapselungskörper 138 eingekapselten Abschnitt 126 auf und weist einen im Wesentlichen C-förmigen freigelegten Abschnitt 128 auf, der gegenüber dem Verkapselungskörper 138 übersteht, das heißt nicht mittels Material des Verkapselungskörpers 138 bedeckt ist. Die freigelegten Abschnitte 128 erstrecken sich von einer Seitenwand 134 des Verkapselungskörpers 138 aus lateral nach außen bis zu einem Umkehrpunkt 130 (das heißt ein lateral am weitesten außen gelegener Punkt der Anschlusspins 122), und von dem Umkehrpunkt 130 lateral zurück wieder nach innen in Richtung des Verkapselungskörpers 138, so dass ein freies Ende 132 der freigelegten Abschnitte 128 lateral nach außen um einen Abstand „d“ gegenüber der äußersten Stelle der zugehörigen Seitenwand 134 des Verkapselungskörpers 138 beabstandet ist. Mit anderen Worten enden die freien Enden 132 der freigelegten Abschnitte 128 der Anschlusspins 122 an einer seitlichen Position weiter außerhalb als die äußerste Position der Seitenwände 134, so dass allseitig eine Lücke „d“ in einer Draufsicht des Packages 120 verbleibt. Gemäß 1 ist die laterale Richtung die horizontale Richtung.
  • Ferner sind die Anschlusspins 122 so konfiguriert, dass das freie Ende 132 der freigelegten Abschnitte 128 vertikal gegenüber einer unteren Hauptfläche 136 des Verkapselungskörpers 138 beabstandet ist, siehe Abstand „D“. Eine gesamte äußere Oberfläche 140 der freigelegten Abschnitte 128, die dem Verkapselungskörper 138 abgewandt ist, ist konvex. Eine gesamte innere Oberfläche 142 der freigelegten Abschnitte 128, die dem Verkapselungskörper 138 zugewandt sind, ist konkav.
  • Wie einem Detail 160 in 1 entnommen werden kann, ist ein Abschnitt 162 der freigelegten Abschnitte 128, der sich lateral bis zu dem Umkehrpunkt 130 erstreckt, achsensymmetrisch bezüglich eines anderen Abschnitts 164 der freigelegten Abschnitte 128 ausgerichtet, welche anderen Abschnitte 164 sich ausgehend von dem Umkehrpunkt 130 lateral zurück in Richtung hin zu dem Verkapselungskörper 138 erstrecken. Eine zugehörige Symmetrieachse 144 liegt in einer Ebene senkrecht zu der Papierebene von 1 und parallel zu beiden gegenüberliegenden Hauptflächen 136, 146 des Verkapselungskörpers 138.
  • Im Folgenden wird die Funktion der beschriebenen Konfiguration der Anschlusspins 122 im Hinblick auf eine Erhöhung der Lebensdauer des flachen Packages 120 unter dem Einfluss von Thermal Cycling gemäß 1 beschrieben: Das Plastikmaterial des zum Beispiel gemoldeten Verkapselungskörpers 138 hat einen größeren thermischen Ausdehnungskoeffizienten als ein Material des elektronischen Peripheriegeräts 110, insbesondere als seine Hauptkomponente in Form der elektrisch isolierenden Kernstruktur 110 aus FR4-Material. Wenn die elektronische Anordnung 100 Temperaturzyklen ausgesetzt ist, das heißt wiederholt (insbesondere häufigen und plötzlichen) Temperaturerhöhungen (zum Beispiel wenn ein Nutzer die elektronische Anordnung 100 in einen warmen Raum mitnimmt) und Temperaturerniedrigungen (zum Beispiel wenn der Benutzer die elektronische Anordnung 100 im Winter aus einem Gebäude herausbringt) erleidet, können die unterschiedlichen thermischen Ausdehnungskoeffizienten insbesondere zwischen dem Material des Verkapselungskörpers 138 des Package 120 und dem Material der elektrisch isolierenden Kernstruktur 114 der elektronischen Peripherievorrichtung 110 zu einer leichten Verschiebung der Position einer Schnittstelle 199 der Anschlusspins 122 an einem Übergang zwischen einem Inneren und einem Äußeren des Verkapselungskörpers 138 führen. Dies kann auch „Thermal Mismatch“ genannt werden und kann in der Folge zu Rissen und Frakturen an der Lötstruktur 150 führen, und schließlich zu einem Ablösen der Anschlusspins 122 von der elektronischen Peripherievorrichtung 110.
  • Bei einer herkömmlichen Gull-Wing-Konfiguration der Anschlusspins (siehe 2) führen die beschriebenen Effekte zu einem enormen mechanischen Stress, der auf die Lötstruktur 150 einwirkt. Im Gegensatz dazu kann gemäß einem exemplarischen Ausführungsbeispiel mit der im Wesentlichen C-förmigen Konfiguration der Anschlusspins 122 von 1 (und auf eine ähnliche Weise mit den Konfigurationen, die in 11 bis 16 gezeigt sind) eine Erhöhung einer effektiven Balkenlänge der freigelegten Abschnitte 128 der Anschlusspins 122 erreicht werden (siehe 7), wodurch die auf die Verbindung mit der Lötstruktur 150 einwirkenden Kräfte signifikant reduziert werden können. Synergetisch kann mit C-förmigen Anschlusspins 122 die horizontale Länge und daher der Anschlussbereich der Lötverbindung mit dieser Geometrie vorteilhaft vergrößert werden. Daher kann die Verwendung der C-förmigen Pins oder Anschlusspins 122 die thermische Zykluslebensdauer der elektronischen Anordnung 100 erhöhen. Anschaulich sind bei einer Verlängerung der Verbindung zwischen den Anschlusspins 122 und der Lötstruktur 150 viel mehr Temperaturzyklen erforderlich, um die Verbindung durch sukzessive Rissbildung zu schwächen.
  • Daher erlaubt es die Architektur gemäß 1, die Thermal Cycling-Lebensdauer des flachen Packages 120 ohne die Veränderung der äußeren Dimension zu erhöhen. Dies basiert auf der Überlegung, dass die geometrischen Parameter der Pinform speziell berücksichtigt werden, um den Stress an der Lötverbindung zu reduzieren. Weitere Vorteile von C-förmigen Anschlusspins 122 gemäß 1 sind, dass die Anschlusspins 122 flexibler werden, dass die Foot Length der Pins ohne eine Erhöhung der gesamten Package-Dimensionen vergrößert werden kann, und dass ein ansonsten destruktiver Spannungsstress vorteilhaft durch einen kompressiven ersetzt wird.
  • 2 zeigt einen herkömmlichen Übergang zwischen einem Verkapselungskörper 250 und einer elektronischen Peripherievorrichtung 220 unter Verwendung von Anschlusspins 240 mit einer Gull-Wing-Konfiguration zum Veranschaulichen von Überlegungen, basierend auf welchen exemplarische Ausführungsbeispiele entwickelt worden sind.
  • 2 zeigt auf der linken Seite ein Detail einer herkömmlichen elektronischen Anordnung 200 aus einem Package 210 und der elektronischen Peripherievorrichtung 220, die an das Package 210 über eine Lotstruktur 230 angeschlossen ist.
  • Zu diesem Zweck werden Gull-Wing-förmige Anschlusspins 240 verwendet, die teilweise innerhalb und teilweise außerhalb des Verkapselungskörpers 250 angeordnet sind. Wie schematisch auf der rechten Seite von 2 gezeigt ist, ist eine von exemplarischen Ausführungsbeispielen zu überwindende Herausforderung darin zu sehen, eine Gestalt der Anschlusspins 240 so zu modifizieren, dass die Lebensdauer des flachen Packages 210 (zum Beispiel ein TQFP) während eines thermischen Zyklus ohne Veränderung der äußeren Dimensionen des Packages 210 erhöht werden kann. Eine Erkenntnis von exemplarischen Ausführungsbeispielen in diesem Kontext ist, dass die Position des größten Stresses häufig jene ist, die mit Bezugszeichen 260 gekennzeichnet ist. Dort tritt ein Maximum der mechanischen Belastung auf.
  • 3 zeigt ein Balkenmodell 300 zum Modellieren von Kräften, die auf einen Anschlusspin einwirken, der einen Übergang zwischen einem Verkapselungskörper und einer elektronischen Peripherievorrichtung bereitstellt. Die folgende Formel (1) wird als Basis für die im Weiteren angestellten Überlegungen herangezogen: Δ = F·L3/(3·E·Iy) (1)
  • In der Formel (1) bezeichnet Δ einen thermischen Mismatch an der Position, die in 1 und in 3 mit Bezugszeichen 199 gekennzeichnet ist. Dieser wird als eine Ursache für das Versagen herkömmlicher Packages angesehen wird. Dagegen ist die Position, an welcher die mechanische Schädigung auftritt, in 2 und 3 mit Bezugszeichen 260 gekennzeichnet. Der Anschlusspin wird im Rahmen einer einfachen Balkentheorie als Balken mit einer effektive Länge L modelliert. F bezeichnet die Kraft, die auf den Anschlusspin an der Position einwirkt, die mit Bezugszeichen 199 gekennzeichnet ist. In Formel (1) bezeichnet E das Young-Modul (das indikativ für eine Biegesteifigkeit ist) und IY bezeichnet das Trägheitsmoment. Wie ferner 3 entnommen werden kann, führt das beschriebene Szenario zu einer Scherkraft RF: RF = F ~ Δ/L3 (2) und zu einem entsprechenden Einspannmoment RM: RM = F·L ~ Δ/L2 (3)
  • Somit hängen für eine gegebene Verschiebung Δ aufgrund eines Mismatches der thermischen Expansionskoeffizienten die Reaktionskraft RF und das Reaktionsmoment RM von der dritten bzw. der zweiten inversen Potenz der Balkenlänge L ab. Dies bedeutet, dass sich jede Vergrößerung der Pinlänge L sehr effektiv auf das Verringern des Stresses an der Lötverbindung aufgrund einer Erniedrigung der Reaktionskraft RF und des Reaktionsmoments RM auswirkt. Diese Überlegungen zeigen, dass für einen gegebenen Wert von Δ eine Erhöhung von L zu einer starken Verringerung der resultierenden Kräfte an der Position der Lötstruktur führt.
  • 4 zeigt eine weitere Überlegung betreffend eine Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration, basierend auf welcher exemplarische Ausführungsbeispiele entwickelt worden sind. Obwohl eine theoretische Verbesserung mittels Erhöhens der Länge L2 gegenüber L1 unter Beibehaltung einer Gull-Wing-Konfiguration erreicht werden kann, ist eine Konfiguration wie die auf der rechten Seite von 4 gezeigte praktisch nachteilig, da diese einen sehr großen Flächenbedarf mit sich bringt. Dies läuft dem Trend in der Packaging-Technologie entgegen, die Dimensionen kontinuierlich zu verringern.
  • 5 zeigt eine andere Überlegung zur Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration, basierend auf welcher exemplarische Ausführungsbeispiele entwickelt worden sind. Die Überlegung von 5 zeigt, dass das Erhöhen der Länge der Lotverbindung deren Lebensdauer erhöhen wird, weil mehr thermische Zyklen notwendig werden, um einen Riss entlang einer längeren Lotverbindung wachsen zu lassen. In einer sehr einfachen und groben Überlegung könnte man annehmen, dass jeder thermische Zyklus zu einem Wachstum der Länge eines Risses um eine Dimension R führt, wie in 5 gezeigt.
  • 6 zeigt noch eine andere Überlegung zur Verbesserung der Robustheit mittels Modifizierens von Anschlusspins mit einer Gull-Wing-Konfiguration in Anschlusspins mit einer C-förmigen Konfiguration gemäß einem exemplarischen Ausführungsbeispiel. 7 zeigt eine Detailansicht von ausgewählten Merkmalen von 6.
  • 6 und 7 veranschaulichen schematisch eine Hauptänderung eines Anschlusspin-Designs, die im Lichte der oben angesprochenen und anderer Überlegungen mittels exemplarischer Ausführungsbeispiele vorgenommen worden ist.
  • Mittels Ersetzens der bislang verwendeten Gull-Wing-Typ-Anschlusspins 240 durch im Wesentlichen C-förmige Anschlusspins 122 gemäß einem exemplarischen Ausführungsbeispiel kann die effektive Pinlänge signifikant erhöht werden, zum Beispiel ungefähr verdoppelt werden. Das Reaktionsmoment RM wird dann etwa um einen Faktor vier verringert und die Reaktionskraft RF um einen Faktor acht (L1 < L2). Ferner bietet das Verwenden von C-förmigen Pins die Möglichkeit, einen größeren Längsbereich des Pins für eine Lötverbindung zu verwenden. Dies erlaubt eine ungefähre Verdoppelung der Lötverbindungslänge (S1 < S2). Diese beiden Effekte zusammen können die Lebensdauer der Lötverbindung dramatisch erhöhen, während die globalen Dimensionen des Packages die gleichen bleiben.
  • 8 zeigt noch eine andere Überlegung betreffend eine Verbesserung der Robustheit mittels Modifizierens der Anschlusspins 240 mit einer Gull-Wing-Konfiguration in Anschlusspins 122 mit einer C-förmigen Konfiguration gemäß einem exemplarischen Ausführungsbeispiel.
  • 8 veranschaulicht einen zusätzlichen Vorteil des Bereitstellens eines C-förmigen Pins. Ein C-förmiger Pin verändert vollständig den Mechanismus der Belastung an der Lotverbindung. Er wandelt eine herkömmlich auftretende destruktive Zugbeanspruchung, siehe Bezugszeichen 800, in eine vorteilhafte kompressive Beanspruchung um, die gemäß einem exemplarischen Ausführungsbeispiel erreicht werden kann, siehe Bezugszeichen 802. Dieser Effekt verringert zusätzlich dramatisch die Lebensdauer der Lötverbindung. Dieser vorteilhafte Effekt ist insbesondere ausgeprägt, wenn der thermische Ausdehnungskoeffizient des Verkapselungskörpers (zum Beispiel ein Mold Compound) größer als jener der elektronischen Peripherievorrichtung ist (zum Beispiel eine gedruckte Leiterplatte).
  • 9A und 9B zeigen die Auswirkungen der Reduzierung der Höhe eines Package 200 bei herkömmlichen Anschlusspins 240. 10 zeigt die Auswirkungen der Reduzierung der Höhe eines Package 120 mit einem Anschlusspin 122 gemäß einem exemplarischen Ausführungsbeispiel. Dabei erfolgt ein Übergang von einem größer dimensionierten Package 200 bzw. 120 zu einem geringer dimensionierten Package 200 bzw. 120 gemäß 9A, 9B und 10 von links nach rechts (siehe Pfeil).
  • 9A zeigt eine zugehörige Überlegung entsprechend Anschlusspins mit einer J-förmigen Konfiguration.
  • Flache Packages unter Verwendung der SOJ-Technologie, wie das in 9A gezeigte, können im Wesentlichen J-förmige Pins 240 haben, welche direkt eine untere Fläche des Verkapselungskörpers 250 kontaktieren können (nicht gezeigt). Wie allerdings 9A entnommen werden kann, resultiert diese Konfiguration in einer dramatischen Reduktion der Lebensdauer des Packages während thermischer Belastung, weil die effektive Pinlänge proportional zu der Package-Höhe ist (L proportional H). Daher sind die wie in 9A konfigurierten J-förmigen Pins 240 mit einer Erstreckung bis unter die Unterseite des Verkapselungskörpers 250 nicht geeignet, die thermische Zykluslebensdauer zu erhöhen.
  • Für einen herkömmlichen J-förmigen Anschlusspin 240 gemäß 9A, dessen freies Ende sich bis unter einen Boden des Verkapselungskörpers 250 erstreckt, führt die kompaktere Ausführung (d.h. ein Übergang zu einem flacheren Package) zu einer Verringerung der effektiven Länge des Anschlusspins 240 (L1 < L2) und somit unter thermischer Belastung zu einer dramatischen Reduktion der Lebensdauer des Package 200. Bei fortgesetzter Verringerung der Höhe des Package wird dieser Effekt immer ausgeprägter (H ≈ L). 9B zeigt, dass für einen herkömmlichen Anschlusspin 240 mit Gull-Wing-Konfiguration entsprechendes gilt.
  • 10 zeigt ein Detail eines Packages 120 gemäß einem exemplarischen Ausführungsbeispiel.
  • Im Unterschied zu den Pinformen gemäß 9A und 9B ist bei Einsetzen von im Wesentlichen C-förmigen Anschlusspins 122 gemäß einem exemplarischen Ausführungsbeispiel, wie in 10 gezeigt, eine Verringerung der Höhe des Package 120 möglich, ohne dass die Lebensdauer des Package 120 unter thermischer Wechselbelastung reduziert wird.
  • Anhand 10 ist ersichtlich, dass gemäß exemplarischen Ausführungsbeispielen eine Reduzierung einer Gesamthöhe eines Packages 120 (entsprechend einem Übergang von links nach rechts gemäß 10) ohne nennenswerte Reduzierung der effektiven Länge L des Anschlusspins möglich ist. 10 veranschaulicht also, dass die Reduzierung der Gesamthöhe des Package 120 zu praktisch keiner Reduzierung der Pin-Länge führt. Das ist ein Vorteil der C-Form. Bei herkömmlichen Formen eines Anschlusspins wird die Pin-Länge bei einer Reduzierung einer Gesamthöhe eines Packages reduziert, was eine nicht-lineare Erhöhung der Spannungen an der Lötstelle bedeutet. Dass dies gemäß exemplarischen Ausführungsbeispielen vermieden werden kann, ist sehr vorteilhaft, wenn zunehmend flachere Packages 120 gefertigt werden sollen. Auf der rechten Seite gemäß 10 ist gezeigt, dass gemäß einem exemplarischen Ausführungsbeispiel ein Package 120 einen Anschlusspin 122 haben kann, dessen freies Ende 132 fast auf Höhe des Verkapselungskörpers 138 endet (insbesondere auch neben oder sogar oberhalb der unteren Hauptfläche 136 angeordnet sein kann), seitlich beanstandet zu der Seitenwand 134.
  • Wie 10 entnommen werden kann, sind die Anschlusspins 122 so konfiguriert, dass ein vertikaler Abstand zwischen dem Abschnitt der freigelegten Abschnitte, der sich ausgehend von dem Verkapselungskörper 138 lateral bis zu dem Umkehrpunkt 130 hin erstreckt, und dem anderen Abschnitt, der sich ausgehend von dem Umkehrpunkt 130 lateral zurück in Richtung des Verkapselungskörpers 138 erstreckt, reduziert werden kann, wenn eine kompaktere Ausführung gewünscht wird. Wie 10 entnommen werden kann, kann, da das freie Ende 132 lateral neben und beabstandet zu dem Verkapselungskörper 138 verbleibt, die flache und kompakte Konfiguration auf der rechten Seite von 10 erhalten werden. Mit den gezeigten C-förmigen Pins kann die Package-Höhe ohne Beeinflussung der Thermal Cycling on Board-Leistungsfähigkeit reduziert werden.
  • 11 bis 16 zeigen Querschnittsansichten von Packages 120 mit Anschlusspins 122 mit unterschiedlichen Gestaltungen gemäß exemplarischen Ausführungsbeispielen.
  • Das Package 120, das in 11 gezeigt ist, unterscheidet sich von dem Package 120, das in 1 gezeigt ist, insbesondere darin, dass die freigelegten Abschnitte 128 der Anschlusspins 122 zusätzlich zu dem im Wesentlichen C-förmigen Abschnitt eine zentrale im Wesentlichen U-förmige Ausbuchtung 1100 aufweisen.
  • Das Package 120, das in 12 gezeigt ist, unterscheidet sich von dem in 1 gezeigten Package 120 insbesondere dadurch, dass die freigelegten Abschnitte 128 der Anschlusspins einen Überstand 1200 zusätzlich zu der im Wesentlichen C-artigen Form haben, was insgesamt im Wesentlichen zu einer S-Form führt.
  • Das Package 120, das in 13 gezeigt ist, unterscheidet sich von dem in 1 gezeigten Package 120 insbesondere darin, dass die freigelegten Abschnitte 128 der Anschlusspins 122 zwar auch im Wesentlichen eine C-Form haben, die aber aus drei rechtwinklig zueinander angeordneten Schenkeln gebildet ist.
  • Das in 14 gezeigte Package 120 unterscheidet sich von dem in 1 gezeigten Package 120 insbesondere dadurch, dass die freigelegten Abschnitte 128 der Anschlusspins 122 eine geneigte oder schräge Form mit im Wesentlichen C-förmiger Ausprägung haben.
  • Das in 15 gezeigte Package 120 unterscheidet sich von dem in 1 gezeigten Package insbesondere dadurch, dass die freigelegten Abschnitte 128 der Anschlusspins 122 zusätzlich zu dem Abschnitt mit im Wesentlichen C-Form einen im Wesentlichen S-förmigen Fortsatz 1500 in einem unteren Abschnitt haben.
  • Das in 16 gezeigte Package 120 unterscheidet sich von dem in 1 gezeigten Package 120 insbesondere dadurch, dass an der Schnittstelle 199, an welcher der Anschlusspin 122 aus dem Verkapselungskörper 138 heraustritt, zwischen einer Horizontalrichtung 1600 und einer Tangente 1602 an den Anschlusspin 122 ein von Null unterschiedlicher Winkel α gebildet ist, der insbesondere spitz sein kann. Ferner kann sich, wie exemplarisch in 16 gezeigt ist, der Anschlusspin 122 auch vertikal über eine obere Hauptebene 146 des Verkapselungskörpers 138 hinaus erstrecken. Dies ist schematisch mit einer Fluchtlinie 1604 angedeutet, die von einem Abschnitt des Anschlusspins 122 überragt wird. Das in 16 gezeigte Package 120 hat eine vorteilhafte Gestaltung des Anschlusspins 122 zum Erreichen einer hohen Robustheit gegen thermische Erwärmungs- und Abkühlungszyklen.
  • Ferner zeigt 16 ein Package 120 mit so genanntem „exposed pad“ Aufbau, d.h. mit unterseitig gegenüber dem Verkapselungskörper 138 freigelegtem/n Pad/s. Jedes der gezeigten Ausführungsbeispiele kann mit „non-exposed pad“ Aufbau (siehe zum Beispiel 1) oder mit „exposed pad“ Aufbau ausgeführt werden. Auch gemäß 16 wird die gezeigte Pin-Form eine wesentliche Verbesserung der Lebensdauer bringen.
  • Obwohl im Inneren des Verkapselungskörpers 138 des Package 120 gemäß 16 nur ein einziger elektronischer Chip 124 gezeigt ist, ist es selbstverständlich möglich, dass auch in diesem Ausführungsbeispiel zwei oder mehrere elektronische Chips 124 in dem Verkapselungskörper 138 eingekapselt sind.
  • Ein Fachmann auf dem technischen Gebiet des Packaging wird verstehen, dass viele geometrische Alternativen zu den Ausführungsformen von 1 und 11 bis 16 möglich sind, wenn die obigen und andere Überlegungen zugrunde gelegt werden.
  • Ergänzend ist darauf hinzuweisen, dass „aufweisend“ keine anderen Elemente oder Schritte ausschließt und „eine“ oder „ein“ keine Vielzahl ausschließt. Ferner sei darauf hingewiesen, dass Merkmale oder Schritte, die mit Verweis auf eines der obigen Ausführungsbeispiele beschrieben worden sind, auch in Kombination mit anderen Merkmalen oder Schritten anderer oben beschriebener Ausführungsbeispiele verwendet werden können. Bezugszeichen in den Ansprüchen sind nicht als Einschränkung anzusehen.

Claims (22)

  1. Ein Package (120), wobei das Package (120) aufweist: • zumindest einen elektronischen Chip (124); • einen Verkapselungskörper (138), der den zumindest einen elektronischen Chip (124) zumindest teilweise einkapselt; • eine Mehrzahl von Anschlusspins (122) zum Anschließen des mindestens einen elektronischen Chips (124), wobei jeder der Anschlusspins (122) einen eingekapselten Abschnitt (126), der mittels des Verkapselungskörpers (138) eingekapselt ist, und einen freigelegten Abschnitt (128) aufweist, der gegenüber dem Verkapselungskörper (138) hervorsteht; • wobei sich zumindest ein Teil der freigelegten Abschnitte (128) ausgehend von dem Verkapselungskörper (138) lateral bis zu einem Umkehrpunkt (130) hin erstreckt und von dem Umkehrpunkt (130) lateral zurück in Richtung des Verkapselungskörpers (138) erstreckt, so dass ein freies Ende (132) der freigelegten Abschnitte (128) mit einer entsprechenden Seitenwand (134) des Verkapselungskörpers (138) lateral ausgerichtet ist oder gegenüber der entsprechenden Seitenwand (134) des Verkapselungskörpers (138) lateral nach außen hin beabstandet ist.
  2. Das Package (120) gemäß Anspruch 1, wobei die freigelegten Abschnitte (128) so konfiguriert sind, dass ihre jeweiligen Erstreckung von dem Umkehrpunkt (130) bis zu dem freien Ende (132) an einer solchen Position endet, dass es den freigelegten Abschnitten (128) verunmöglicht ist, sich bis unter eine benachbarte Hauptoberfläche (136) des Verkapselungskörpers (138) zu erstrecken.
  3. Das Package (120) gemäß Anspruch 1 oder 2, wobei die Anschlusspins (122) so konfiguriert sind, dass das freie Ende (132) der freigelegten Abschnitte (128) vertikal gegenüber einer angrenzenden Hauptfläche (136) des Verkapselungskörpers (138) beabstandet ist.
  4. Das Package (120) gemäß einem der Ansprüche 1 bis 3, wobei eine gesamte äußere Oberfläche (140) der freigelegten Abschnitte (128), die dem Verkapselungskörper (138) abgewandt ist, konvex ist.
  5. Das Package (120) gemäß einem der Ansprüche 1 bis 4, wobei die Anschlusspins (122) so konfiguriert sind, dass ein vertikaler Abstand zwischen dem sich ausgehend von dem Verkapselungskörper (138) aus erstreckenden Abschnitt der freigelegten Abschnitte (128) und dem verbleibenden Abschnitt, der sich ausgehend von dem Umkehrpunkt (130) lateral zurück in Richtung des Verkapselungskörpers (138) erstreckt, mittels Ausübens einer Kompressionskraft beim Montieren des Packages (120) an einer elektronischen Peripherievorrichtung (110) reduziert wird.
  6. Das Package (120) gemäß einem der Ansprüche 1 bis 5, wobei ein Teilabschnitt der freigelegten Abschnitte (128), der sich lateral bis zu dem Umkehrpunkt (130) hin erstreckt, bezüglich einer Symmetrieachse (144) axial symmetrisch zu einem anderen Teilabschnitt der freigelegten Abschnitte (128) ist, der sich ausgehend von dem Umkehrpunkt (130) lateral zurück in Richtung des Verkapselungskörpers (138) erstreckt, wobei die Symmetrieachse (144) in einer Ebene liegt, welche parallel zu gegenüberliegenden Hauptflächen (136, 146) des Verkapselungskörpers (138) ist.
  7. Das Package (120) gemäß einem der Ansprüche 1 bis 6, wobei zumindest ein Teilbereich der freigelegten Abschnitte (128) im Wesentlichen C-förmig ist.
  8. Das Package (120) gemäß einem der Ansprüche 1 bis 7, wobei zumindest ein Teil der freigelegten Abschnitte (128) sich von der lateralen Seitenwand (134) des Verkapselungskörpers (138) aus erstreckt.
  9. Das Package (120) gemäß einem der Ansprüche 1 bis 8, wobei sich die freigelegten Abschnitte (128) der Anschlusspins (122) an allen vier lateralen Seiten des Verkapselungskörpers (138) über den Verkapselungskörper (138) hinaus erstrecken.
  10. Das Package (120) gemäß einem der Ansprüche 1 bis 9, wobei ein Verhältnis zwischen einer lateralen Erstreckung des Packages (120) und einer Dicke des Packages (120) größer als fünf ist, insbesondere größer als neun ist.
  11. Das Package (120) gemäß einem der Ansprüche 1 bis 10, wobei das Package (120) als ein flaches Package konfiguriert ist, insbesondere als ein Quad Flat Package.
  12. Das Package (120) gemäß einem der Ansprüche 1 bis 11, wobei eine Dicke des Packages (120) kleiner als 1,7 mm ist.
  13. Das Package (120) gemäß einem der Ansprüche 1 bis 12, wobei die Anschlusspins (122) eine Gestalt haben, die aus einer Gruppe ausgewählt ist, die besteht aus einem gebogenen Draht und einem gebogenen Band.
  14. Das Package (120) gemäß einem der Ansprüche 1 bis 13, wobei der zumindest eine elektronische Chip (124) auf einem Chipträger montiert ist, insbesondere auf einem Lead Frame (148).
  15. Das Package (120) gemäß einem der Ansprüche 1 bis 14, wobei der zumindest eine elektronische Chip (124) mittels Bonddrähten (152) elektrisch mit den Anschlusspins (122) gekoppelt ist.
  16. Das Package (120) gemäß einem der Ansprüche 1 bis 15, wobei die Mehrzahl von Anschlusspins (122) zum Anschließen des mindestens einen elektronischen Chips (124) an eine elektronische Peripherievorrichtung (110) ausgebildet sind.
  17. Eine elektronische Anordnung (100), wobei die elektronische Anordnung (100) aufweist: • eine elektronische Peripherievorrichtung (110), die eine Mehrzahl von elektrischen Kontakten (112) aufweist; und • ein Package (120) gemäß einem der Ansprüche 1 bis 16; • wobei zumindest ein Teil der Anschlusspins (122) des Packages (120) elektrisch an einen jeweiligen der elektrischen Kontakte (112) der elektronischen Peripherievorrichtung (110) angeschlossen ist.
  18. Die Anordnung (100) gemäß Anspruch 17, wobei Flächen der freigelegten Abschnitte (128), die dem Verkapselungskörper (138) abgewandt sind, auf die elektrischen Kontakte (112) aufgelötet sind.
  19. Die Anordnung (100) gemäß Anspruch 17 oder 18, wobei die elektronische Peripherievorrichtung (110) als gedruckte Leiterplatte konfiguriert ist.
  20. Die Anordnung (100) gemäß einem der Ansprüche 17 bis 19, wobei ein Material des Verkapselungskörpers (138) einen größeren thermischen Ausdehnungskoeffizienten als ein Material der elektronischen Peripherievorrichtung (110).
  21. Ein Verfahren zum Herstellen eines Packages (120), wobei das Verfahren aufweist: • Anschließen einer Mehrzahl von Anschlusspins (122) an mindestens einen elektronischen Chip (124); • zumindest teilweises Einkapseln des zumindest einen elektronischen Chips und teilweises Einkapseln der Anschlusspins (122) mittels eines Verkapselungskörpers (138), so dass jeder der Anschlusspins (122) einen eingekapselten Abschnitt (126), der mittels des Verkapselungskörpers (138) eingekapselt ist, und einen sich über den Verkapselungskörper (138) hinaus erstreckenden freigelegten Abschnitt (128) aufweist; • Konfigurieren von zumindest einem Teil der freigelegten Abschnitte (128) so, dass sich diese ausgehend von dem Verkapselungskörper (138) lateral bis zu einem Umkehrpunkt (130) und von dem Umkehrpunkt (130) lateral zurück in Richtung des Verkapselungskörpers (138) erstrecken, so dass ein freies Ende (132) der freigelegten Abschnitte (128) zu einer zugehörigen Seitenwand (134) des Verkapselungskörpers (138) lateral ausgerichtet ist oder gegenüber einer zugehörigen Seitenwand (134) des Verkapselungskörpers (138) nach außen hin lateral beabstandet ist.
  22. Verfahren gemäß Anspruch 21, wobei die Mehrzahl von Anschlusspins (122) zum elektrischen Kontaktieren des mindestens einen elektronischen Chips (124) an eine elektronische Peripherievorrichtung (110) ausgebildet werden.
DE102014100110.9A 2014-01-07 2014-01-07 Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende Withdrawn DE102014100110A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014100110.9A DE102014100110A1 (de) 2014-01-07 2014-01-07 Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
US14/590,021 US9293400B2 (en) 2014-01-07 2015-01-06 Package with terminal pins with lateral reversal point and laterally exposed free end
CN201510006303.9A CN104766841B (zh) 2014-01-07 2015-01-07 具有带横向转向点和横向露出自由端的连接管脚的封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014100110.9A DE102014100110A1 (de) 2014-01-07 2014-01-07 Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende

Publications (1)

Publication Number Publication Date
DE102014100110A1 true DE102014100110A1 (de) 2015-07-09

Family

ID=53443184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014100110.9A Withdrawn DE102014100110A1 (de) 2014-01-07 2014-01-07 Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende

Country Status (3)

Country Link
US (1) US9293400B2 (de)
CN (1) CN104766841B (de)
DE (1) DE102014100110A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711279B2 (en) 2013-10-28 2017-07-18 Infineon Technologies Austria Ag DC-DC converter assembly with an output inductor accommodating a power stage attached to a circuit board
KR102379166B1 (ko) * 2015-02-05 2022-03-25 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
US10333407B2 (en) 2015-05-06 2019-06-25 Infineon Technologies Austria Ag Power stage packages of a multi-phase DC-DC converter under a coupled inductor
US10855178B2 (en) 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
US9748434B1 (en) * 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
CN107068425B (zh) * 2017-05-27 2023-06-23 宁波新容电器科技有限公司 电容器四引脚电极封装定位器
CN108630838A (zh) * 2018-06-13 2018-10-09 广东国光电子有限公司 一种软包装锂离子电池及其制备方法
CN109743856A (zh) * 2018-12-29 2019-05-10 积高电子(无锡)有限公司 一种传感器的封装工艺
TWI680097B (zh) * 2019-03-29 2019-12-21 財團法人工業技術研究院 具可調整彈簧的微機電裝置
CN216145603U (zh) * 2021-08-31 2022-03-29 厦门赛尔特电子有限公司 一种热保护型的瞬态电压抑制器
TWI834248B (zh) * 2022-08-17 2024-03-01 台達電子工業股份有限公司 可用於smt製程之電路板支撐塊

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249258A (ja) * 1989-03-22 1990-10-05 Mitsubishi Electric Corp 半導体装置
US6114759A (en) * 1998-04-23 2000-09-05 Nec Corporation Semiconductor package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
JP2766446B2 (ja) * 1993-05-12 1998-06-18 ローム株式会社 固体電解コンデンサーの構造
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US8481862B2 (en) * 2006-02-09 2013-07-09 General Dynamics Advanced Information Systems, Inc. Low profile compliant leads
JP5278166B2 (ja) * 2009-05-28 2013-09-04 セイコーエプソン株式会社 電子デバイスの製造方法及び電子デバイス
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
CN103262269B (zh) * 2011-11-24 2018-06-19 惠州科锐半导体照明有限公司 Led封装件
CN203118984U (zh) * 2012-12-12 2013-08-07 四川柏狮光电技术有限公司 一种led支架

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249258A (ja) * 1989-03-22 1990-10-05 Mitsubishi Electric Corp 半導体装置
US6114759A (en) * 1998-04-23 2000-09-05 Nec Corporation Semiconductor package

Also Published As

Publication number Publication date
US20150194374A1 (en) 2015-07-09
CN104766841A (zh) 2015-07-08
CN104766841B (zh) 2018-03-27
US9293400B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
DE102014100110A1 (de) Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE19708002B4 (de) Anschlußrahmen für Halbleiterbauelement
DE102006058347B4 (de) Aufbau eines Leistungsmoduls und dieses verwendendes Halbleiterrelais
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112017005498B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102015212831A1 (de) Leistungshalbleitervorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE102014118769B4 (de) Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
EP0718886B1 (de) Leistungshalbleitermodul
DE102017210654B4 (de) Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102005011863A1 (de) Halbleitermikrovorrichtung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102016110659A1 (de) Mold-Gehäusestruktur mit Klebstoff-Auslaufstopper zum Abdichten eines MEMS-Bauelements und Verfahren zum Verpacken eines MEMS-Bauelements
DE102017221427B4 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102018127666A1 (de) Vergossenes Halbleitergehäuse mit C-Flügel- und Knickflügelleitungen
DE102008054735A1 (de) Leadless-Gehäusepackung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned