CN104766841B - 具有带横向转向点和横向露出自由端的连接管脚的封装件 - Google Patents

具有带横向转向点和横向露出自由端的连接管脚的封装件 Download PDF

Info

Publication number
CN104766841B
CN104766841B CN201510006303.9A CN201510006303A CN104766841B CN 104766841 B CN104766841 B CN 104766841B CN 201510006303 A CN201510006303 A CN 201510006303A CN 104766841 B CN104766841 B CN 104766841B
Authority
CN
China
Prior art keywords
packaging part
main body
section
encapsulation
encapsulation main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510006303.9A
Other languages
English (en)
Other versions
CN104766841A (zh
Inventor
S.阿纳尼夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104766841A publication Critical patent/CN104766841A/zh
Application granted granted Critical
Publication of CN104766841B publication Critical patent/CN104766841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10765—Leads folded back, i.e. bent with an angle of 180 deg
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明涉及一种具有带横向转向点和横向露出自由端的封装管脚的封装件，其中封装件具有：至少一个电子芯片；封装本体，该封装本体封装至少一个电子芯片；和多个用于连接至少一个电子芯片的连接管脚，其中连接管脚中的每个具有：封装的部段，封装的部段借助于封装本体至少部分地被封装；和露出的部段，露出的部段相对于封装本体伸出，并且其中露出的部段的至少一部分始于封装本体横向地延伸至转向点并且从转向点横向地朝封装本体的方向向回延伸，使得露出的部段的自由端与封装本体的相应的侧壁横向对齐或者相对于封装本体的相应的侧壁横向向外相间隔。

Description

具有带横向转向点和横向露出自由端的连接管脚的封装件
技术领域
不同的实施方式普遍涉及一种封装件、一种电子装备和一种用于制造封装件的方法。
背景技术
用于电子芯片的常规的封装件包含模制复合物作为封装本体并且在其研发阶段中被发展，使得封装件不再显著地限制电子芯片的效率。电子芯片借助于连接管脚外部地连接到电子外围设备、诸如印刷电路板上。连接管脚超过封装本体延伸并且被焊接在电子外围设备上。导线的露出的部段通常具有所谓的鸥翼式配置。为了有效地利用可用的空间，也提出连接管脚的J形的露出的部段。
然而，当封装件安装在电子外围设备上且在变化的温度条件下运行时，在连接管脚的露出的部段和电子外围设备上的电接触部之间的连接可以由于机械应力而不利地受到影响。这可以影响电子效率和可靠性。
发明内容
可以提出对于紧凑的且平坦的封装件的需求，所述封装件也在变化的温度条件下仅少量易发生故障。
根据一个示例性的实施例，提供一种封装件，所述封装件具有：至少一个电子芯片；封装本体，所述封装本体至少部分地封装至少一个电子芯片；多个用于连接至少一个电子芯片（例如到电子外围设备上）的连接管脚，其中连接管脚中的每个具有：封装的部段，所述封装的部段借助于封装本体来封装；和露出的部段，所述露出的部段相对于封装本体伸出，并且其中露出的部段的至少一部分始于封装本体横向地延伸至转向点并且从转向点横向地朝封装本体的方向向回延伸，使得露出的部段的自由端与或对封装本体的相应的侧壁横向对齐或者相对于封装本体的相应的侧壁横向向外相间隔。
根据另一示例性的实施例提供电子装备，所述电子装备具有：电子外围设备，所述电子外围设备具有多个电接触部；和具有上述特征的封装件；其中封装件的连接管脚的至少一部分电连接到电子外围设备的电接触部中的相应的上。
还根据另一示例性的实施例提供用于制造封装件的方法，其中在所述方法中将多个连接管脚（所述连接管脚例如可以被构造用于将至少一个电子芯片电接触到电子外围设备上）连接到至少一个电子芯片上，借助于封装本体至少部分地封装至少一个电子芯片并部分地封装连接管脚，使得连接管脚中的每个具有借助于封装本体来封装的封装的部段和超过封装本体延伸的露出的部段，其中露出的部段的至少一部分被配置，使得其始于封装本体横向地延伸至转向点并且从转向点横向地朝封装本体的方向向回延伸，使得露出的部段的自由端与或关于封装本体的所属的侧壁横向对齐或者相对于封装本体的所属的侧壁向外横向相间隔。
示例性的实施例具有下述优点：提供一种封装件，所述封装件在具有不同反应特性的封装件的不同的组件之间关于变化的温度存在热学失配的情况下少地易发生故障。这样的封装件设计也完全与平坦的结构形式和紧凑的配置兼容，如这在现代的封装工艺中是期望的。由于由封装件和电子外围设备构成的电子装备的不同的组件的热膨胀系数的不同值（尤其封装件的封装本体和电子外围设备的载体衬底的不同的热膨胀系数），在热的运行条件和冷的运行条件之间的热交替可以引起封装本体的内部和外部之间的边界处的连接管脚部段一方和封装本体另一方之间的空间失配。这因此可以导致连接管脚和电子外围设备之间的电和机械界面上的机械应力。
借助于连接管脚的露出的部段在封装本体之外的如下的配置，即使得所述露出的部段首先径向向外延伸并且随后在转向点之后又径向向内延伸，可以实现连接管脚的露出的部段的有效的杆长度的提高，这降低连接管脚的刚性并且引起显著降低的机械应力，所述机械应力可以出现在连接管脚的自由端和电子外围设备的被分配的电接触部之间的过渡处。因此，甚至在热变化和大的温度差的多个循环的情况下在电子装备的不同的运行模式中可以更安全地（即与在常规的使用方案中相比更好地）保护所述电子装备以免尤其在封装件和电子外围设备之间的过渡处损坏。同时，连接管脚的露出的部段的有效的杆长度的提高引起连接管脚的露出的部段的邻接于自由端的下方的面一方和电子外围设备的电接触部的上方的面另一方之间的连接面的扩大。这也加强该连接并且改进电子装备的稳固性以免电子连接的不期望的损坏。
通过在超出部之前至封装本体的下方的主表面之下来保持连接管脚的露出的部段的自由端的方式，即通过防止超出部径向向内超过直至起始于封装本体的侧壁的竖直的对齐线的方式，安全地防止连接管脚的自由端碰撞平坦的封装本体的下方的主面，例如在安装时压缩力作用的情况下。借助于连接管脚的这样的足够远向外布置的自由端，连接管脚的弹簧式的特性可以自由地起作用。同时，可以实现封装件在竖直方向上的紧凑设计，因为连接管脚的压缩在安装时不通过露出的部段的自由端碰撞封装本体而受到限制。
在本发明的上下文中，术语“露出的部段的自由端关于或相对于封装本体的相应的侧壁横向向外相间隔”尤其可以表示：露出的部段的始于转向点径向向内向回延伸的子部段不延伸至使得自由端可能定位在封装本体的下方的主面之下。与此相对地，根据所描述的选项，在连接管脚的露出的部段的自由端和封装本体的横向侧壁之间保留横向空隙。
在本申请的上下文中，术语“露出的部段的自由端横向地与或对封装本体的相应的侧壁对齐”尤其可以表示，在封装件的俯视图中，连接管脚的自由端与封装本体的侧壁对齐或者延伸直至该侧壁。通过该配置同样可以确保：在连接管脚的直接邻接于自由端的部段弯曲或压缩时不碰撞封装本体的下方的表面并且因此以有利的方式不限制装备的紧凑性。
此外，描述封装件的、装备的和方法的另外示例性的实施例。
根据一个实施例，露出的部段被配置，使得其从转向点至自由端的相应的延伸终止，使得露出的部段不能延伸至封装本体的下主面下方或甚至到该下主面。通过机械地抑制自由端碰撞封装本体的下方的面的方式，当封装件安装在电子外围设备上时，可以实现高度的压缩并且因此实现封装件的紧凑性的提高。
根据一个实施例，连接管脚被配置，使得当没有力（诸如在将连接管脚安装到电接触部上时产生的压缩力）作用于封装件上时，露出的部段的自由端竖直地相对于封装本体的下方的面相间隔。这也允许：通过例如弹簧式的连接管脚在竖直方向上在将封装件安装在电子外围设备上时弯曲的方式，获得紧凑的装备。
根据一个实施例，露出的部段的背离封装本体的整个外表面是凸形的。因此，可以保护连接管脚免受无意地与另外的组件卡住或者否则如进入不期望的交互作用，例如在安装过程期间。以相应的方式，露出的部段的朝向封装本体的整个内表面可以是凹形的。
根据一个实施例，连接管脚被配置，使得露出的部段的始于封装本体横向至转向点延伸的部段和其始于转向点朝封装本体的方向横向向回延伸的相应的另外的部段之间的（尤其最大的）竖直间距借助于在将封装件安装在电子外围设备上时压缩力的影响来降低。由此可以配置连接管脚，如弹簧以垂直于封装本体的两个相对置的主面的向回作用的力对压缩做出反应。
根据一个实施例，露出的部段的侧向地延伸至转向点的一个子部段轴向地与露出的部段的另一子部段对称，所述另一子部段始于转向点朝封装本体的方向横向向回延伸，更确切地说关于处于平行于封装本体的相对置的主面的平面中（例如见图1中的细节160）的对称轴线或对称平面对称。
根据一个实施例，露出的部段的至少一个部分基本上是C形的，即当观察所述部分本身或者在头脑中想象时，具有以下结构或由以下结构构成，即所述结构大约具有字母“C”的造型。这样的配置例如在图1中示出。C形的配置可以简单地借助于弯曲用于构造连接管脚的线形的或带形的半成品来制造。
根据一个实施例，露出的部段的至少一个部分可以从封装本体的横向侧壁起延伸。替选地，也可以的是，露出的部段始于下方的主表面或封装本体的下方的主表面延伸。
根据一个实施例，连接管脚的露出的部段在封装本体的全部四个横向侧上超过封装本体延伸。在俯视图中，封装本体可以具有矩形、例如正方形的造型。当平行的连接管脚组从这样的矩形的全部四个侧起延伸时，所给定的空间可以有效地被用于产生多倍的连接管脚连接。这附加地需要装备的紧凑性。
根据一个实施例，封装件的横向延伸和封装件的厚度之间的比大于大约五、尤其大于大约九。因此，可以借助根据示例性的实施例的封装件架构构造很平的封装件。
在一个实施例中，封装件被配置为平的封装件。特别地，封装件的厚度（在未安装的状态下）可以小于大约1.7mm。
特别地，封装件可以被配置为方形扁平封装件（QFP）。方形扁平封装件可以被视作为具有上述连接管脚的表面安装的集成电路封装件，所述连接管脚始于封装本体的四个侧中的每个延伸。相应数量的连接管脚例如可以为32和304个连接管脚之间，并且齿距宽度例如可以位于0.4mm和1.0mm之间的范围内。例如，方形扁平封装件可以被配置为薄方形扁平封装件，缓冲（Bumpered）方形扁平封装件、陶瓷方形扁平封装件、细齿距方形扁平封装件、热沉方形扁平封装件、低轮廓方形扁平封装件、公制方形扁平封装件、塑料方形扁平封装件、小型方形扁平封装件、超小型方形扁平封装件或者超薄方形扁平封装件。
根据一个实施例，连接管脚具有选自下述组的造型，所述组由弯曲的线（其例如可以具有点形的横截面或者圆形的横截面）和弯曲的带（其例如可以具有线形的横截面或其它纵向延伸的横截面）组成。当应用弯曲的线时，其可以与电子外围设备的电接触部形成基本上一维的连接线。当应用弯曲的带时，其可以与电子外围设备的电接触部形成基本上二维的面状的连接区域。连接管脚的材料和/或尺寸可以专门地配置，以便精确地调整其局部的弹性和刚性特性。
根据一个实施例，至少一个电子芯片可以被安装在芯片载体上（部分地或完全地在封装本体之内）、尤其是安装在引线框上。至少一个电子芯片可以与连接管脚经由接合线电子耦合。引线框或其它的芯片载体也可以至少部分地借助于封装本体来封装。引线框在电子芯片的安装期间是用于电子芯片的机械支撑。所述引线框可以具有芯片焊盘和连接管脚，电子芯片被固定在所述芯片焊盘上，所述连接管脚用于到外界的外部电连接。电子芯片可以借助于接合线通过引线接合或卷带自动接合来连接到连接管脚上。
根据一个实施例，部分地凸出于封装本体的连接管脚形成引线框的承载电子芯片的至少一部分。在另一个实施例中，连接管脚可以与引线框分开地设置。然而应当注意的是，与引线框不同的每个其它任意的芯片载体也可以被用于安装一个或多个电子芯片。
根据一个实施例，露出的部段的下方的面被焊接或烧结到电接触部上。连接管脚的露出的部段和电子外围设备的电接触部之间的焊接或烧结连接的稳固性可以借助于连接管脚的露出的部段的上述配置来加强，以便经受在热循环期间可能出现的机械负荷。
根据一个实施例，电子外围设备被配置为印刷电路板（PCB，印刷电路板）。然而，同样可以使用其它的电子安装基部，以便在其上安装封装件。
根据一个实施例，封装本体的材料与电子外围设备的材料相比具有更大的（例如更大的平均或有效的）热膨胀系数。特别地，在该情形下，具有从封装本体起延伸至转向点的第一子部段的和从转向点向回延伸使得其又接近封装本体（但是没有达到该封装本体）的第二部段的露出的部段的配置可以在没有损坏的情况下经受住伴随有热膨胀系数的上述值的机械应力的行为。在其中该条件被满足的实例是利用塑料材料作为模制复合物用于构造封装本体结合利用FR4作为用作电子外围设备的印刷电路板的基础材料。
根据一个实施例，可以将电子芯片用作微机电系统（MEMS）中的传感器和执行器，例如用作压力传感器或加速度传感器。在另一个实施例中，电子芯片可以被用作为用于功率应用、例如用于汽车应用的半导体芯片，并且例如可以具有至少一个集成的绝缘栅双极晶体管（IGBT）和/或至少一个集成二极管。根据一个实施例，至少一个电子芯片可以是逻辑IC或者用于高频功率连接的电子芯片。
可以应用半导体衬底、优选地硅衬底作为用于形成电子芯片的衬底或晶圆。替选地，可以应用氧化硅或者其它的电绝缘的衬底。也可以的是，应用锗衬底或III-V族半导体材料。例如可以以氮化镓或碳化硅工艺实现示例性的实施例。例如可以应用塑料材料或陶瓷材料用于封装、模制或封装。此外，示例性的实施例可以使用标准化的半导体工艺，诸如适当的刻蚀工艺（具有各向异性或各向同性的刻蚀、尤其是等离子刻蚀、干法刻蚀、湿法刻蚀）、结构化工艺（可以包括光刻掩膜）和/或沉积工艺（诸如化学气相沉积（CVD）、等离子增强的化学气相沉积（PECVD）、原子层沉积（ALD）、溅镀等）。
当上述的和其它的目的、特征和优点结合其中相应的部分或元件设置有相应的附图标记的附图考虑时，其根据下面的描述和所附的专利权利要求可以更准确地识别。
附图说明
在附图中示出实施例并且在下面详细阐述。
其中：
图1示出根据一个示例性的实施例的电子装备的横截面图，所述电子装备具有电子外围设备和封装件，所述封装件安装在其上。
图2示出利用具有鸥翼式配置的连接管脚的封装本体和电子外围设备之间的常规的封装件连接，以便说明考虑方案，基于所述考虑方案发展示例性的实施例。
图3示出用于建模力的杆模型，所述力作用于连接管脚，所述连接管脚根据一个示例性的实施例提供电子外围设备和封装本体之间的耦合。
图4示出关于借助于修改具有鸥翼式配置的连接管脚来改进稳固性的一种考虑方案，基于所述考虑方案发展示例性的实施例。
图5示出关于借助于修改具有鸥翼式配置的连接管脚来改进稳固性的另一种考虑方案，基于所述考虑方案发展示例性的实施例。
图6还示出关于借助于利用根据一个示例性的实施例的具有基本上C形的配置的连接管脚来修改具有鸥翼式配置的连接管脚来改进稳固性的另一考虑方案。
图7示出图6的视图的子区域的细节图。
图8还示出关于借助于将具有鸥翼式配置的连接管脚修改成根据一个示例性的实施例的具有基本上C形的配置的连接管脚来改进稳固性的另一考虑方案。
图9A示出关于具有J形配置的管脚的另一考虑方案。
图9B示出关于具有鸥翼式配置的另一考虑方案。
图10示出根据一个示例性的实施例的封装件的细节，其中根据细节可见：根据示例性的实施例基本上在没有减小连接管脚的长度的情况下降低封装件的总高度是可以的。
图11至图16示出根据示例性的实施例的具有拥有不同形状的连接管脚的封装件的横截面图。
具体实施方式
不同图中的相同的或类似的组件设置有相同的附图标记。
图1示出根据一个示例性的实施例的电子装备100的横截面图，该电子装备具有电子外围设备110和平的封装件120，在此被构造为薄方形扁平封装件（TQFP），所述封装件安装在所述电子外围设备上。封装件100的被封装的部分的厚度“l”为1.5mm，并且封装件100的长度“B”为8mm。
电子装备100具有电子外围设备100，该电子外围设备在此被构造为印刷电路板（Printed Circuit Board，PCB）。电子外围设备110具有电绝缘的芯结构114（例如由FR4材料构成的层）和多个电接触部112（例如由导电的材料、诸如铜制成），所述电接触部覆盖电绝缘的芯结构114的表面的部分。
此外，电子装备100具有封装件120，其中封装件120的连接管脚122中的每个在此被构造为弯曲的线形的铜结构并且封装件120借助于焊接连接被电连接到电子外围设备110的电接触部112中的相应的上（见焊接结构150）。
封装件120具有一个或多个（在此两个被构造为半导体芯片的）电子芯片124和封装本体138，所述封装本体完全地封装一个或多个电子芯片124。多个连接管脚122将所述一个或多个电子芯片124与电子外围设备110的电接触部12以导电的方式连接。电子芯片124直接地或间接地安装在引线框148上并且借助于同样被封装的接合线152与连接管脚122电耦合。
连接管脚122的每个具有由封装本体138封装的部段126并且具有基本上C形的露出的部段128，所述露出的部段相对于封装本体138伸出，即没有借助于封装本体138的材料覆盖。露出的部段128从封装件体138的侧壁134起横向向外延伸至转向点130（即连接管脚122的横向置于最外的点），并且从转向点130横向向回又向内朝封装本体138的方向延伸，使得露出的部段128的自由端132横向向外相对于封装本体138的所属的侧壁134的最外的位置间隔间距“d”。换言之，连接管脚122的露出的部段128的自由端132终止于与侧壁134的最外的位置相比更外部的侧向位置，使得在封装件120的俯视图中全方位地保留空隙“d”。根据图1，横向方向是水平方向。
此外，连接管脚122被配置，使得露出的部段128的自由端132竖直地相对于封装本体138的下方的主面136相间隔，见间距“D”。露出的部段128的背离封装本体138的整个外表面140是凸形的。露出的部段128的朝向封装本体138的整个内表面142是凹形的。
如可以从图1的细节160中得出，在露出的部段128的横向地延伸至转向点130的部段162相对于露出的部段128的另一部段164轴线对称地对准，所述另一部段164从转向点130起横向地向回朝封装本体138的方向延伸。所属的对称轴线144位于垂直于图1的纸面的平面中并且平行于封装本体138的两个相对置的主面136、146。
下面，根据图1描述在热循环的影响的情况下的连接管脚122的所描述的配置鉴于平的封装件120的寿命的提高的功能：例如模制的封装本体138的塑料材料与电子外围设备110的材料、尤其与其由FR4材料构成的电绝缘的芯结构110形式的主组件相比具有更大的热膨胀系数。当电子装备100遭受热循环时，即重复地（尤其频繁且突然地）经受温度提高（例如当用户将电子装备100携带到热的空间中时）和温度降低（例如当用户将电子装备100在冬天从建筑物中带出时），尤其封装件120的封装本体138的材料和电子外围设备110的电绝缘的芯结构114的材料之间的不同的热膨胀系数可以引起封装本体138的内部和外部之间的过渡处的连接管脚122的的界面199的位置的轻微位移。这也可以被称作为“热学失配”并且因此可以引起焊接结构150处的裂纹和折断，并且最后引起连接管脚122从电子外围设备110脱落。
在连接管脚的常规的鸥翼式配置中（见图2），所描述的效应引起巨大的机械应力，所述机械应力作用于焊接结构150上。与其相反，根据具有图1的连接管脚112的基本上C形的配置（和以类似的方式具有图11至图16中示出的配置）的示例性的实施例，可以实现连接管脚122的露出的部段128的有效的杆长度的提高（见图7），由此作用于与焊接结构150的连接上的力可以被显著地降低。协同地，借助C形的连接管脚122可以有利地扩大水平长度并且因此具有该几何形状的焊接连接的连接区域。因此，C形的管脚或连接管脚122的应用可以提高电子装备100的热循环寿命。直观地，在延长连接管脚122和焊接结构150之间的连接的情况下需要更多的热循环，以便通过连续的裂纹形成减弱连接。
因此，根据图1的架构允许：平的封装件120的热循环寿命在没有改变外部尺寸的情况下被提高。这基于下述考虑：专门考虑管脚形状的几何形状参数，以便降低焊接连接处的应力。根据图1的C形的连接管脚122的另外的优点是：连接管脚122变得更柔韧，使得管脚的管脚长度在没有提高整个封装件尺寸的情况下可以被扩大，并且有利地通过压缩取代否则破坏性的应变应力。
如在图1中示出，露出的部段128的相应的自由端132与相应的露出的部段128在相应的自由端132和相应的转向点130之间的剩余部相比更靠近电子外围设备110，封装件120可以连接到所述电子外围设备上。由此，可以尤其有效地延长有效的杆长度并且提高焊接连接的面积。这即使在强烈的温度波动的情况下提高稳定性。露出的部段128的自由端132向内指向并且朝向彼此。由此，可以以小的面积需求实现高的有效的杆长度。露出的部段128此外连续不断地弯曲并且因此没有不连续性和曲折点。这在简单的制造的情况下负责良好的弹性并且避免机械的薄弱部位。
图2示出利用具有鸥翼式配置的连接管脚240的封装本体250和电子外围设备220之间的常规的过渡，以便说明考虑方案，基于所述考虑方案发展示例性的实施例。图2在左侧示出由封装件210和电子外围设备220组成的常规的电子装备200的细节，所述电子外围设备通过焊接结构230连接到所述封装件210上。为了该目的，应用鸥翼形的连接管脚240，所述连接管脚部分地被布置在封装本体250之内并且部分地被布置在其之外。如示意地在图2的右侧示出，要由示例性的实施例克服的要求可以在于：将连接管脚240的造型修改，使得在热循环期间在没有改变封装件210的外部尺寸的情况下可以提高平的封装件210（例如TQFP）的寿命。本文中的示例性的实施的知识是：最大应力的位置经常是以附图标记260来表示的位置。在那里出现机械负荷的最大值。
图3示出用于建模力的杆模型300，所述力作用于连接管脚，所述连接管脚提供电子外围设备和封装本体之间的过渡。
下面的公式（1）被考虑为用于在下文所使用的考虑方案的基础：
在公式（1）中，Δ表示图1和图3中以附图标记199来表示的位置上的热学失配。所述热学失配视作为常规的封装件失效的原因。而其上出现机械损坏的位置在图2和图3中以附图标记260来表示。连接管脚在简单的杆理论的范围内作为具有有效长度L的杆来建模。F表示力，所述力作用于以附图标记199来表示的位置处的连接管脚。在公式（1）中，E表示杨氏模量（其指示弯曲刚度）并且Iy表示惯性力矩。如此外可以从图3中得出，所描述的情形引起剪力RF：
并且引起相应的约束力矩RM：
因此，对于由于热膨胀系数的失配引起的给定的位移Δ，反作用力RF和反应力矩RM与杆长度Ｌ的三次或二次幂的倒数相关。这表示，管脚长度Ｌ的每次扩大由于反作用力RF和反应力矩RM的降低而都很有效地产生焊接连接处的应力的减小的效果。该考虑方案示出：对于给定的Δ值，L的提高引起在焊接结构的位置处的合成的力的强烈减小。
图4示出关于借助于修改具有鸥翼式配置的连接管脚来改进稳固性的另一考虑方案，基于所述考虑方案发展示例性的实施例。尽管借助于相对于L1提高长度L2在保持鸥翼式配置的情况下可以实现理论上的改进，如在图4的右侧上示出的配置实际上是不利的，因为该配置随之带来很大的面积需求。这与封装工艺中的趋势背道而驰，所述封装工艺不断地减小尺寸。
图5示出用于借助于修改具有鸥翼式配置的连接管脚来改进稳固性的另一考虑方案，基于所述考虑方案发展示例性的实施例。图5的考虑方案示出：焊接连接的长度的提高将提高其寿命，因为需要更多的热学循环，以便使得裂纹沿着更长的焊接连接生长。在一个很简单且粗糙的考虑方案中可以假设：每个热循环引起裂纹的长度生长尺寸R，如其在图5中所示。
图6还示出用于借助于将具有鸥翼式配置的连接管脚修改成根据一个示例性的实施例的具有C形的配置的连接管脚来改进稳固性的另一考虑方案。图7示出图6的所选择的特征的细节图。
图6和图7示意地说明连接管脚设计的主要改变，所述主要改变取决于上面提到的和另外的考虑方案借助于示例性的实施例实行。
借助于通过根据一个示例性的实施例的基本上C形的连接管脚122取代至今为止应用的鸥翼类型的连接管脚240，可以显著地提高有效的管脚长度，例如大约翻倍。于是，反应力矩RM大约下降因数四并且反作用力RF下降因数八（L1<L2）。此外，C形管脚的应用提供将管脚的更大的长度范围用于焊接连接的可行性。这允许焊接连接长度的大约翻倍（S1<S2）。这两个效应共同地可以显著提高焊接连接的寿命，而封装件的全局尺寸保持相同。
图8还示出关于借助于将具有鸥翼式配置的连接管脚240修改成根据一个示例性的实施例的具有基本上C形的配置的连接管脚122来改进稳固性的另一考虑方案。
图8说明提供C形管脚的附加的优点。C形管脚完全地改变焊接连接上的负荷的机制。该C形管脚将常规出现的破坏性的拉伸荷载（参见附图标记800）转换成有利的压缩性的荷载，所述荷载可以根据一个示例性的实施例来实现，参见附图标记802。该效应附加地显著地降低焊接连接的寿命。当封装本体（例如模制复合物）的热膨胀系数大于电子外围设备（例如印刷电路板）的热膨胀系数，该有利的效应尤其是显著的。
图9A和图9B示出在常规的连接管脚240的情况下降低封装件200的高度的影响。图10示出降低具有根据一个示例性的实施例的连接管脚122的封装件120的高度的影响。在此，根据图9A、图9B和图10从左向右（见箭头）进行从较大尺寸设计的封装件200或120到较小尺寸设计的封装件200或120的过渡。
图9A示出根据具有J形配置的连接管脚的所属的考虑方案。
如在图9A中示出的利用SOJ工艺的平的封装件可以具有基本上J形的管脚240，所述J形的管脚可以直接地接触封装本体250的下方的面（未示出）。如然而可以从图9A中得出，该配置在热负荷期间导致封装件的寿命的急剧的减少，因为有效的管脚长度与封装件高度成比例（L与H成比例）。因此，如在图9A中配置的、具有到封装本体250的下侧之下的延伸的J形管脚240不适合于提高热循环寿命。
对于根据图9A的常规的J形连接管脚240而言，更紧凑的实施方案（即到更平的封装件的过渡）引起连接管脚240的有效长度的降低（L1<L2）并且因此在热负荷的情况下引起封装件200的寿命的急剧的减少，其中所述连接管脚的自由端延伸至封装本体250的底部之下。在继续降低封装件的高度时，所述效应将越来越显著（H≈L）。图9B示出相应的情况适用于具有鸥翼配置的常规的连接管脚240。
图10示出根据一个示例性的实施例的封装件120的细节。
与根据图9A和图9B的管脚形状不同，在使用如图10中示出的根据一个示例性的实施例的基本上C形的连接管脚122时可以降低封装件120的高度，而在热交变负荷下没有减少封装件120的寿命。
根据图10可见：根据一个示例性的实施例，封装件120的总高度的降低（对应根据图10从左向右的过渡）在没有显著降低连接管脚的有效长度L的情况下是可以的。图10因此说明：封装件120的总高度的降低实际上没有引起管脚长度的降低。这是C形状的优点。在连接管脚的常规形状的情况下，在降低封装件的总高度的情况下降低管脚长度，这表示焊接点上的应力的非线性的提高。因为这可以根据示例性的实施例来避免，所以极其有利的是，应当制造愈发平的封装件120。在根据图10的右侧上示出：根据一个示例性的实施例，封装件120可以具有连接管脚122，所述连接管脚的自由端132几乎终止于封装本体138的高度（尤其也可以被布置在下主面136旁边或者甚至之上），侧向地与侧壁134相间隔。
如可以从图10中得出：连接管脚122被配置，使得当期望更紧凑的实施方案时，可以降低露出的部段的始于封装本体138横向地延伸至转向点130的部段和始于转向点130横向地向回朝封装本体138的方向延伸的另外部段之间的竖直间距。如可以从图10中得出，因为自由端132横向地保持处于封装本体138的附近并与其相间隔，所以可以在图10的右侧上获得平的且紧凑的配置。借助示出的C形管脚，封装件高度可以在没有影响板上热循环的效率的情况下被降低。
图11至图16示出根据示例性的实施例的具有拥有不同造型的连接管脚122的封装件120的横截面图。
图11中示出的封装件120与图1中示出的封装件120的区别尤其在于：连接管脚122的露出的部段128除了基本上C形的部段之外具有中间的基本上U形的穹形1100。
图12中示出的封装件120与图1中示出的封装件120的区别尤其在于：连接管脚的露出的部段128除了基本上C形的形状之外具有超出部1200，这整体上基本上产生S形状。
图13中示出的封装件120与图1中示出的封装件120的区别尤其在于：连接管脚122的露出的部段128虽然也基本上具有C形状，但是所述C形状由三个彼此成直角布置的腿部形成。
图14中示出的封装件120与图1中示出的封装件120的区别尤其在于：连接管脚122的露出的部段128具有带有基本上C形制模的倾斜的或斜的形状。
图15中示出的封装件120与图1中示出的封装件120的区别尤其在于：连接管脚122的露出的部段128除了具有基本上C形状的部段之外在下方部段中具有基本上S形的凸起1500。
图16中示出的封装件120与图1中示出的封装件120的区别尤其在于：在连接管脚122从封装本体138中伸出的界面199上，在水平方向1600和连接管脚122处的切线1602之间形成不同于零的角度α，所述角度尤其可以是锐角。此外，如示例性地在图16中示出，连接管脚122也可以竖直地超过封装本体138的上方的主平面146延伸。这示意地用对齐线1604来表明，所述对齐线从连接管脚122的部段中伸出。图16中示出的封装件120具有连接管脚122的有利的造型，以便实现相对于热加热和冷却循环的高的稳固性。
此外，图16示出具有所谓的“裸焊盘”结构、即具有在下侧相对于封装本体138露出的一个或多个焊盘的封装件120。所示出的实施例中的每个可以借助“非裸焊盘”结构（例如见图1）或借助“裸焊盘”结构来实施。也根据图16，所示出的管脚形状带来寿命的显著改进。
尽管在根据图16的封装件120的封装本体138的内部中仅示出唯一的电子芯片124，但是显然可以的是：也在该实施例中将两个或更多电子芯片124封装在封装本体138中。
封装技术领域的技术人员理解：当以上述和其它的考虑方案为基础时，关于图1和图11至图16的实施方式的多个几何形状的替选方案是可以的。
补充地需要指出：“具有”不排除其它的元件或步骤并且“一”或“一个”不排除复数。此外需要指出的是，参考上述实施例之一描述的特征或步骤也可以结合其它上述实施例的其它特征或步骤来应用。权利要求中的附图标记不可以视为限制。

Claims (28)

1.一种封装件（120），其中所述封装件（120）具有：
·至少一个电子芯片（124）；
·封装本体（138），所述封装本体至少部分地封装所述至少一个电子芯片（124）；
·多个用于连接所述至少一个电子芯片（124）的连接管脚（122），其中所述连接管脚（122）中的每个具有：封装的部段（126），所述封装的部段借助于所述封装本体（138）被封装；和露出的部段（128），所述露出的部段相对于所述封装本体（138）伸出，
·其中所述露出的部段（128）的至少一部分始于所述封装本体（138）横向地延伸至转向点（130）并且从所述转向点（130）横向地朝所述封装本体（138）的方向向回延伸，使得所述露出的部段（128）的自由端（132）与所述封装本体（138）的相应的侧壁（134）横向对齐或者相对于所述封装本体（138）的相应的侧壁（134）横向向外相间隔，
·其中所述露出的部段（128）连续不断地弯曲。
2.根据权利要求1所述的封装件（120），其中所述连接管脚（122）被配置，使得所述露出的部段（128）的自由端（132）竖直地相对于所述封装本体（138）的邻近的主面（136）相间隔。
3.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的背离所述封装本体（138）的整个外表面（140）是凸形的。
4.根据权利要求1或2所述的封装件（120），其中所述连接管脚（122）被配置，使得所述露出的部段（128）的始于所述封装本体（138）延伸的部段和始于所述转向点（130）朝所述封装本体（138）的方向横向向回延伸的剩余的部段之间的竖直间距借助于在将所述封装件（120）安装在电子外围设备（110）上时施加压缩力来降低。
5.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的横向地延伸至所述转向点（130）的一个子部段关于对称轴线（144）轴向地与所述露出的部段（128）的另一子部段对称，所述另一子部段始于所述转向点（130）朝所述封装本体（138）的方向横向向回延伸，其中所述对称轴线（144）位于平行于所述封装本体（138）的相对置的主面（136、146）的平面中。
6.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的至少一个子区域是C形的。
7.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的至少一个部分从所述封装本体（138）的横向侧壁（134）起延伸。
8.根据权利要求1或2所述的封装件（120），其中所述连接管脚（122）的所述露出的部段（128）在所述封装本体（138）的全部四个横向侧上超过所述封装本体（138）延伸。
9.根据权利要求1或2所述的封装件（120），其中所述封装件（120）的横向延伸和所述封装件（120）的厚度之间的比大于五。
10.根据权利要求9所述的封装件（120），其中所述封装件（120）的横向延伸和所述封装件（120）的厚度之间的比大于九。
11.根据权利要求1或2所述的封装件（120），其中所述封装件（120）被配置为平的封装件。
12.根据权利要求11所述的封装件（120），其中所述封装件（120）被配置为方形扁平封装件。
13.根据权利要求1或2所述的封装件（120），其中所述封装件（120）的厚度小于1.7mm。
14.根据权利要求1或2所述的封装件（120），其中所述连接管脚（122）具有选自下述组的造型，所述组由弯曲的线和弯曲的带组成。
15.根据权利要求1或2所述的封装件（120），其中所述至少一个电子芯片（124）安装在芯片载体上。
16.根据权利要求15所述的封装件（120），其中所述至少一个电子芯片（124）安装在引线框（148）上。
17.根据权利要求1或2所述的封装件（120），其中所述至少一个电子芯片（124）借助于接合线（152）与所述连接管脚（122）电耦合。
18.根据权利要求1或2所述的封装件（120），其中多个连接管脚（122）被构造用于将所述至少一个电子芯片（124）连接到电子外围设备（110）上。
19.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的相应的自由端（132）与相应的露出的部段（128）在相应的自由端（132 ）和相应的转向点（130）之间的剩余部相比更靠近电子外围设备（110），所述封装件（120）要连接到所述电子外围设备上。
20.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）的自由端（132）向内指向。
21.根据权利要求20所述的封装件（120），其中所述露出的部段（128）的自由端（132）朝向彼此。
22.根据权利要求1或2所述的封装件（120），其中所述露出的部段（128）无拐点地弯曲。
23.一种电子装备（100），其中所述电子装备（100）具有：
·电子外围设备（110），所述电子外围设备具有多个电接触部（112）；和
·根据权利要求1至22中的任一项所述的封装件（120）；
·其中所述封装件（120）的连接管脚（122）的至少一部分电连接到所述电子外围设备（110）的电接触部（112）中的相应的电接触部上。
24.根据权利要求23所述的装备（100），其中所述露出的部段（128）的背离所述封装本体（138）的面被焊接到所述电接触部（112）上。
25.根据权利要求23或24所述的装备（100），其中所述电子外围设备（110）被配置为印刷电路板。
26.根据权利要求23或24所述的装备（100），其中所述封装本体（138）的材料与所述电子外围设备（110）的材料相比具有更大的热膨胀系数。
27.一种用于制造封装件（120）的方法，其中所述方法具有：
·将多个连接管脚（122）连接到至少一个电子芯片（124）上；
·借助于封装本体（138）至少部分地封装所述至少一个电子芯片并且部分地封装所述连接管脚（122），使得所述连接管脚（122）中的每个具有借助于所述封装本体（138）封装的封装的部段（126）和超过所述封装本体（138）延伸的露出的部段（128）；
·配置所述露出的部段（128）的至少一部分，使得其始于所述封装本体（138）横向地延伸至转向点（130）并且从所述转向点（130）横向地朝所述封装本体（138）的方向向回延伸，使得所述露出的部段（128）的自由端（132）与所述封装本体（138）的所属的侧壁（134）横向对齐或者相对于所述封装本体（138）的所属的侧壁（134）向外横向相间隔，
·其中所述露出的部段（128）连续不断地弯曲。
28.根据权利要求27所述的方法，其中多个连接管脚（122）被构造用于将至少一个电子芯片（124）电接触到电子外围设备（110）上。
CN201510006303.9A 2014-01-07 2015-01-07 具有带横向转向点和横向露出自由端的连接管脚的封装件 Active CN104766841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014100110.9 2014-01-07
DE102014100110.9A DE102014100110A1 (de) 2014-01-07 2014-01-07 Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende

Publications (2)

Publication Number Publication Date
CN104766841A CN104766841A (zh) 2015-07-08
CN104766841B true CN104766841B (zh) 2018-03-27

Family

ID=53443184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510006303.9A Active CN104766841B (zh) 2014-01-07 2015-01-07 具有带横向转向点和横向露出自由端的连接管脚的封装件

Country Status (3)

Country Link
US (1) US9293400B2 (zh)
CN (1) CN104766841B (zh)
DE (1) DE102014100110A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711279B2 (en) 2013-10-28 2017-07-18 Infineon Technologies Austria Ag DC-DC converter assembly with an output inductor accommodating a power stage attached to a circuit board
KR102379166B1 (ko) * 2015-02-05 2022-03-25 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
US10333407B2 (en) 2015-05-06 2019-06-25 Infineon Technologies Austria Ag Power stage packages of a multi-phase DC-DC converter under a coupled inductor
US10855178B2 (en) 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US9972740B2 (en) 2015-06-07 2018-05-15 Tesla, Inc. Chemical vapor deposition tool and process for fabrication of photovoltaic structures
US9748434B1 (en) * 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
CN107068425B (zh) * 2017-05-27 2023-06-23 宁波新容电器科技有限公司 电容器四引脚电极封装定位器
CN108630838B (zh) * 2018-06-13 2024-07-12 广东国光电子有限公司 一种软包装锂离子电池及其制备方法
CN109743856A (zh) * 2018-12-29 2019-05-10 积高电子(无锡)有限公司 一种传感器的封装工艺
TWI680097B (zh) * 2019-03-29 2019-12-21 財團法人工業技術研究院 具可調整彈簧的微機電裝置
CN216145603U (zh) * 2021-08-31 2022-03-29 厦门赛尔特电子有限公司 一种热保护型的瞬态电压抑制器
TWI834248B (zh) * 2022-08-17 2024-03-01 台達電子工業股份有限公司 可用於smt製程之電路板支撐塊

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
JPH02249258A (ja) * 1989-03-22 1990-10-05 Mitsubishi Electric Corp 半導体装置
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
MY114547A (en) * 1992-05-25 2002-11-30 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
JP2766446B2 (ja) * 1993-05-12 1998-06-18 ローム株式会社 固体電解コンデンサーの構造
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
JPH11307708A (ja) * 1998-04-23 1999-11-05 Nec Corp 半導体装置
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US8481862B2 (en) * 2006-02-09 2013-07-09 General Dynamics Advanced Information Systems, Inc. Low profile compliant leads
JP5278166B2 (ja) * 2009-05-28 2013-09-04 セイコーエプソン株式会社 電子デバイスの製造方法及び電子デバイス
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
WO2013075309A1 (en) * 2011-11-24 2013-05-30 Cree Huizhou Solid State Lighting Company Limited Water resistant led devices and led display including the same
CN203118984U (zh) * 2012-12-12 2013-08-07 四川柏狮光电技术有限公司 一种led支架

Also Published As

Publication number Publication date
US9293400B2 (en) 2016-03-22
US20150194374A1 (en) 2015-07-09
DE102014100110A1 (de) 2015-07-09
CN104766841A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN104766841B (zh) 具有带横向转向点和横向露出自由端的连接管脚的封装件
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
US7838973B2 (en) Semiconductor device
TWI385775B (zh) 半導體封裝
US9613888B2 (en) Semiconductor device and semiconductor module
JP2006528846A (ja) 集積型熱拡散器リッド
TW200945531A (en) Leadframe for packaged electronic device with enhanced mold locking capability
US6919628B2 (en) Stack chip package structure
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
WO2014117119A1 (en) Leadframe-based semiconductor package having terminals on top and bottom surfaces
WO2008067242A2 (en) Semiconductor device with leadframe finger lock
US20080188039A1 (en) Method of fabricating chip package structure
US10813229B2 (en) Electronic module having an electrically insulating structure with material having a low modulus of elasticity
US20100171201A1 (en) Chip on lead with small power pad design
US6858931B2 (en) Heat sink with collapse structure for semiconductor package
JP6363825B2 (ja) 半導体装置及びリードフレーム
US6072230A (en) Exposed leadframe for semiconductor packages and bend forming method of fabrication
US7102241B2 (en) Leadless semiconductor package
CN107342276B (zh) 半导体器件及相应方法
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JP2009032767A (ja) 半導体装置及びその製造方法
US20080157297A1 (en) Stress-Resistant Leadframe and Method
TWI311361B (en) Semiconductor chip package and heat slug
JP6211855B2 (ja) 半導体装置
EP2896068B1 (en) Low thermal stress package for large area semiconductor dies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant