JP5278166B2 - 電子デバイスの製造方法及び電子デバイス - Google Patents

電子デバイスの製造方法及び電子デバイス Download PDF

Info

Publication number
JP5278166B2
JP5278166B2 JP2009128603A JP2009128603A JP5278166B2 JP 5278166 B2 JP5278166 B2 JP 5278166B2 JP 2009128603 A JP2009128603 A JP 2009128603A JP 2009128603 A JP2009128603 A JP 2009128603A JP 5278166 B2 JP5278166 B2 JP 5278166B2
Authority
JP
Japan
Prior art keywords
lead
leads
electronic component
lead frame
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009128603A
Other languages
English (en)
Other versions
JP2010278186A5 (ja
JP2010278186A (ja
Inventor
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009128603A priority Critical patent/JP5278166B2/ja
Priority to US12/786,778 priority patent/US8537567B2/en
Priority to CN201410409592.2A priority patent/CN104167402B/zh
Priority to CN201010190455.6A priority patent/CN101901772B/zh
Publication of JP2010278186A publication Critical patent/JP2010278186A/ja
Publication of JP2010278186A5 publication Critical patent/JP2010278186A5/ja
Priority to US13/962,428 priority patent/US9474180B2/en
Application granted granted Critical
Publication of JP5278166B2 publication Critical patent/JP5278166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子デバイスの製造方法及び電子デバイスに関する。
従来から、電子デバイスの内部でＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）素子を支持すると共に、半導体素子が有する複数の端子を樹脂パッケージの外部に引き出す金属板として、リードフレームが用いられている。
図２４（ａ）〜図２５（ｂ）は、従来例に係る電子デバイスの製造方法を示す工程図である。図２４（ａ）〜図２５（ａ）は平面図であり、図２５（ｂ）は図２５（ａ）の矢視断面図である。なお、図２５（ａ）では、図面の複雑化を回避するために上金型１４１（図２５（ｂ）を参照。）の図示を省略している。
図２４（ａ）に示すように、まず、リードフレーム１１０を用意する。このリードフレーム１１０は、電子部品を固定するためのダイパッド１１１と、ダイパッド１１１上に固定された電子部品の各端子を外部に引き出すための複数本のリード１１２と、複数本のリード１１２を連結しているダムバー１１３と、を有する。ダムバー１１３は、平面視で、樹脂パッケージの外縁に沿うような枠体の形状を有しており、電子部品を樹脂封止する際にモールド樹脂が枠体の外側へ広がることを防ぐようになっている。このようなリードフレーム１１０は、ダイパッド１１１と、複数本のリード１１２と、ダムバー１１３とが、１枚の銅板により一体となって形成されている。
次に、図２４（ｂ）に示すように、リードフレーム１１０のダイパッド１１１上に電子部品１２１を取り付ける。そして、電子部品１２１が有する各端子と、リード１１２とを例えば金線１３１等を用いて接続する。次に、図２５（ａ）及び（ｂ）に示すように、ダイパッド１１１上に固定された電子部品１２１を上金型１４１及び下金型１４２の間に配置し、ダムバー１１３を上下から挟み込むように両金型を型締めして、キャビティ１４３を形成する。そして、このキャビティ１４３の内部にモールド樹脂を注入し硬化させる。これにより、樹脂パッケージが形成され、電子部品１２１は樹脂パッケージ内に封止される。その後、キャビティ１４３を開放して樹脂パッケージを取り出し、樹脂パッケージの外側にあるダムバー１１３を切断して複数本のリード１１２をそれぞれ分離させる。このようにして、電子デバイスを完成させる。
また、別の従来例として、例えば特許文献１、２に開示されているものがある。
即ち、特許文献１には、電子部品が搭載されるステージ部を複数のエリアに分割し、例えば、第１のエリアを素子搭載領域とし、第２のエリアを接地層とし、第３のエリアを電源層とすることが記載されている。また、この特許文献１には、第１〜第３のエリアを有するステージ部フレームと、所定数のリードを有するリード部フレームとを別々に形成し、これらを重ねることも記載されている。
特許文献２には、封止体（パッケージ）内にある一対のリードが途中で曲がって斜め上方に延び、斜め上方に延びた一方のリードの下面には半導体チップが固定され、他方のリードの下面にはワイヤーの一端が接続され、ワイヤーの他端は半導体チップの電極に接続された構造が記載されている。
特開平７−２３１０６９号公報 特開平８−３１９９８号公報
ところで、図２４（ａ）〜図２５（ｂ）に示した従来例において、例えば図２６（ａ）に示すように、１つの樹脂パッケージ内に２個の電子部品１２１、１２２を配置する場合は、２個の電子部品１２１、１２２をダイパッド１１１上に並べて配置する方法が考えられる。しかしながら、図２６（ｂ）に示すように、ダイパッド１１１よりも電子部品１２１、１２２の方が大きい場合は、電子部品１２１、１２２の一部が平面視で重なり、接触（即ち、干渉）してしまう。
このような状況を回避する方法として、従来の技術では、電子部品１２１、１２２の個数や大きさに合わせてダイパッド１１１の面積を増やすしかなく、樹脂パッケージが著しく大型化してしまう、という課題があった。
このような課題は、特許文献１に開示された技術でも解消することはできなかった。また、特許文献２は、そもそも、複数個の電子デバイスを１つの樹脂パッケージ内に配置することを前提としていなかった。
そこで、本発明のいくつかの態様は、このような事情に鑑みてなされたものであって、１つの樹脂パッケージ内に複数個の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制できるようにした電子デバイスの製造方法及び電子デバイスの提供を目的とする。
上記目的を達成するために、本発明の一態様に係る電子デバイスの製造方法は、
第１の領域に第１の部分が位置する第１のリードを有する第１のリードフレームを用意する工程と、第２の領域に第２の部分が位置する第２のリードを有する第２のリードフレームを用意する工程と、第３の部分を具備する第３のリードを有する第３のリードフレームを用意する工程と、前記第１のリードと第１の電子部品とを電気的に接続する工程と、前記第２のリードと第２の電子部品とを電気的に接続する工程と、前記第３のリードと第３の電子部品とを電気的に接続する工程と、前記第１の部分が前記第１の領域の外側に位置するように、前記第１のリードを屈曲させる工程と、前記第１のリードフレームと前記第３のリードフレームとを重ねる工程と、前記第３のリードフレームと前記第２のリードフレームとを重ねる工程と、と含み、前記第３のリードフレームと前記第２のリードフレームとを重ねる工程の前に、前記第３のリードを、前記第３の部品と前記第２の部品とが重ならないように、屈曲させておく工程と、を含むことを特徴とする。
このような方法であれば、第１〜第３の電子部品を互いに接触しないように立体的に配置することができ、例えば、１つの樹脂パッケージ内に３個以上の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制することができる。
また、上記の電子デバイスの製造方法において、前記第３のリードを屈曲させる工程では、断面視で、前記第３のリードの前記第３の部分が前記第２の電子部品の上側又は下側に位置するように前記第３のリードを屈曲させること、をさらに含むことを特徴としても良い。
このような方法であれば、例えば、第３の電子部品と第２の電子部品とを積み重ねて配置することができる。
また、上記の電子デバイスの製造方法において、前記第３のリードを屈曲させる工程では、前記第３のリードを複数の点で屈曲させても良い。
このような方法であっても、例えば、第３の電子部品と第２の電子部品とを積み重ねて配置することができる。
また、上記の電子デバイスの製造方法において、前記第１のリードフレームを前記第３のリードフレームに重ねる工程では、前記第１のリードフレームが有する第１のダムバーと、前記第３のリードフレームが有する第３のダムバーとが、前記第１の電子部品と前記第３の電子部品とを平面視で囲む枠体の少なくとも一部を構成し、
前記枠体で囲まれる領域に樹脂を注入して、前記第１の電子部品と前記第３の電子部品とを封止する工程、をさらに含み、前記枠体には、隙間を設けておくことを特徴としても良い。このような方法であれば、枠体に設けられた隙間を利用して、枠体の外側から内側に樹脂を注入したり、枠体の内側から外側へ空気を排出したりすることができるため、樹脂封止を安定して行うことができる。
本発明のさらに別の態様に係る電子デバイスは、第１の点で屈曲している第１のリード、を有する第１のリードフレームと、第２のリードを有する第２のリードフレームと、
第３の点で屈曲している第３のリード、を有する第３のリードフレームと、前記第１の点と前記第１のリードの先端の間である第１の部分に搭載された第１の電子部品と、
前記第２のリードの第２の部分に搭載された第２の電子部品と、を有し、前記第１のリードフレームと前記第３のリードフレームとが重なり、前記第３のリードフレームと前記第２リードフレームとが重なり、前記第１の点から前記第１のリードの前記先端までの距離より、前記第１の点から前記第２の電子部品までの距離の方が短いこと、を特徴とする。
このような構成であれば、第１のリードフレームと第２のリードフレームと第３のリードフレームにより１つのリードフレームが構成され、この１つのリードフレーム内で、第１の電子部品と第２の電子部品と第３の電子部品が立体的に配置されている。複数個の電子部品が高さ方向のスペースを活用して密に配置されているので、樹脂パッケージの大型化を抑制することができる。
本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 本発明の第１実施形態に係る電子デバイスの製造方法を示す図。 発明の第１実施形態に係る電子デバイスの構成例を示す図。 電子部品とリードとの電気的接続の一例を示す図。 本発明の第１実施形態に係る電子デバイスの他の製造方法を示す図。 本発明の第２実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの製造方法を示す図。 本発明の第３実施形態に係る電子デバイスの構成例を示す図。 内曲げ、外曲げの一例を示す図。 本発明の第４実施形態に係る電子デバイスの製造方法を示す図。 本発明の第５実施形態に係るリードフレームの構成例などを示す図。 本発明の第５実施形態に係るリードフレームの他の構成例などを示す図。 従来例を示す図。 従来例を示す図。 課題を示す図。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１（ａ）〜図７（ｂ）は、本発明の第１実施形態に係る電子デバイスの製造方法を示す図である。なお、図６（ａ）では、図面の複雑化を回避するために、上金型の図示を省略している。
この第１実施形態では、例えば２つの分割リードフレームを用意し、これら分割リードフレームの各リードを部分的に屈曲させてから重ねることにより、１つのリードフレームを構成し、その後、このリードフレームの各リードに搭載された複数個の電子部品を一括して樹脂封止することにより、１つの樹脂パッケージ内に複数個の電子部品を配置した電子デバイスを完成させる場合について説明する。
図１（ａ）〜（ｄ）に示すように、まず始めに、２つの分割リードフレーム１０、２０を用意する。図１（ａ）及び（ｃ）に示すように、分割リードフレーム１０は、例えば、複数本のリード１１ａ〜１１ｅ、１２ａ〜１２ｄと、ダムバー１３、１４と、支持枠１５と、を有する。
これらの中で、リード１１ａ〜１１ｅ、１２ａ〜１２ｄは、電子部品が搭載されるステージとして使用されると共に、外部接続端子（即ち、外部と接続して、信号や電源の送受に使用される端子）として使用される部分である。ダムバー１３、１４は、リード１１ａ〜１１ｅ、１２ａ〜１２ｄに搭載された各電子部品を樹脂（例えば、モールド樹脂）で封止する際に、モールド樹脂の流れを止めて、モールド樹脂がダムバーの外側へ広がらないようにするための部分である。ダムバー１３はリード１１ａ〜１１ｅ同士を連結し、ダムバー１４はリード１２ａ〜１２ｄ同士を連結している。支持枠１５は、分割リードフレーム１０の外枠であり、リード１１ａ〜１１ｅ、１２ａ〜１２ｄと、ダムバー１３、１４とを支持するための部分である。この支持枠１５には、後の工程で分割リードフレーム同士を重ね合わせる際に、それらの位置合わせに使用することができる貫通穴１６ａ〜１６ｃが設けられている。このような分割リードフレーム１０は、例えば１枚の銅板をエッチング、又は、金型を用いて打ち抜くことにより、リード１１ａ〜１１ｅ、１２ａ〜１２ｄと、ダムバー１３、１４と、支持枠１５とが一体となって形成される。
また、図１（ｂ）及び（ｄ）に示すように、分割リードフレーム１０と同様、分割リードフレーム２０も、例えば、複数本のリード２１ａ〜２１ｅ、２２ａ〜２２ｅと、ダムバー２３、２４と、支持枠２５と、を有する。これらの中で、ダムバー２３はリード２１ａ〜２１ｅ同士を連結し、ダムバー２４はリード２２ａ〜２２ｅ同士を連結している。また、支持枠２５には、後の工程で分割リードフレーム同士を重ね合わせる際に、それらの位置合わせに使用することができる貫通穴２６ａ〜２６ｃが設けられている。この分割リードフレーム２０も、例えば１枚の銅板をエッチング、又は、金型を用いて打ち抜くことにより、リード２１ａ〜２１ｅ、２２ａ〜２２ｄと、ダムバー２３、２４と、支持枠２５とが一体となって形成される。
なお、図１（ａ）及び（ｃ）と、図１（ｂ）及び（ｄ）とを比較して分かるように、分割リードフレーム１０の支持枠１５と、分割リードフレーム２０の支持枠２５は互いに同一形状で且つ同一の大きさを有する。また、貫通穴１６ａ〜１６ｃ、２６ａ〜２６ｃも、支持枠１５、２５の同じ位置に、同一形状で且つ同一の大きさに形成されている。即ち、分割リードフレーム１０に分割リードフレーム２０を重ねると、貫通穴１６ａ〜１６ｃの位置と、貫通穴２６ａ〜２６ｃの位置がそれぞれ一致するようになっている。
次に、図２（ａ）及び（ｃ）に示すように、分割リードフレーム１０のリード１１ａ〜１１ｅ上に電子部品１７を取り付けて、この電子部品１７が有する各端子とリード１１ａ〜１１ｅとをそれぞれ電気的に接続する。この電子部品１７は、例えば半導体素子の一種であるジャイロセンサー（即ち、水晶結晶を素子として使用し、角速度を検出するデバイス）である。電子部品１７がジャイロセンサーの場合は、例えば、その樹脂パッケージ１７ａ内に空洞部が設けられ、この空洞部に水晶結晶などの素子が配置されている。また、樹脂パッケージ１７ａの上面には金属キャップ１７ｂが密着した状態で取り付けられており、この金属キャップ１７ｂにより樹脂パッケージ１７ａ内の空洞部が真空状態に保持されている。
同様に、図２（ｂ）及び（ｄ）に示すように、分割リードフレーム２０のリード２１ａ〜２１ｅ上に電子部品２７を取り付けて、電子部品２７が有する各端子とリード２１ａ〜２１ｅとをそれぞれ電気的に接続する。この電子部品２７も、例えばジャイロセンサーであり、樹脂パッケージ２７ａと金属キャップ２７ｂとを有する。
なお、以下では説明の都合から、「第１の領域」及び「第２の領域」、「第３の領域」という言葉を使用する。ここで、第１の領域とは、第１、第２、第３実施形態では、電子部品１７が初めにリード１１ａ〜１１ｅの上に配置された領域（即ち、当初の配置領域）の少なくとも一部のことである。言い換えると、第１の領域とは、後述する、リード１１ａ〜１１ｅの電子部品１７が取り付けられた部分を屈曲させる工程の前に、電子部品１７がリード１１ａ〜１１ｅ上に配置されていた領域の少なくとも一部のことである。また、第４実施形態では、第１の領域とは、電子部品１７が初めにリード１１ａ〜１１ｃの上に配置された領域（即ち、当初の配置領域）の少なくとも一部のことである。
第２の領域とは、第１実施形態では、電子部品２７が初めにリード２１ａ〜２１ｅの上に配置された領域（当初の配置領域）の少なくとも一部のことである。言い換えると、第２の領域は、後述する、リード２１ａ〜２１ｅの電子部品２７が取り付けられた部分を屈曲させる工程の前に、電子部品２７がリード２１ａ〜２１ｅに配置されていた領域の少なくとも一部のことである。また、第３実施形態では、第２の領域とは、電子部品２７が初めにリード３１ａ〜３１ｄの上に配置された領域（当初の配置領域）の少なくとも一部のことである。
第３の領域とは、後述の第３実施形態において使用する言葉であり、電子部品１８が初めにリード２１ａ〜２１ｅの上に配置された領域（当初の配置領域）の少なくとも一部のことである。言い換えると、第３の領域は、後述する、リード２１ａ〜２１ｅの電子部品１８が取り付けられた部分を屈曲させる工程の前に、電子部品１８がリード２１ａ〜２１ｅに配置されていた領域の少なくとも一部のことである。
次に、図３（ａ）及び（ｃ）に示すように、電子部品１７及び、リード１１ａ〜１１ｅの電子部品１７が取り付けられた部分（即ち、被取付部）が、第１の領域の外側に位置するように、リード１１ａ〜１１ｅを屈曲させる。即ち、リード１１ａ〜１１ｅを各々の先端に至るまでの途中の点Ｐで屈曲させて、電子部品１７とリード１１ａ〜１１ｅの被取付部とを第１の領域の外側へ移動させる。点Ｐにおけるリード１１ａ〜１１ｅの屈曲方向とその角度は、例えば断面視で上方向に９０°である。このとき、例えば金型などを用いて、リード１１ａ〜１１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。また、屈曲させる際、リード１１ａ〜１１ｅの点Ｐの上に第１の金型などを配置しつつ、第２の金型などを用いて、リード１１ａ〜１１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。
同様に、図３（ｂ）及び（ｄ）に示すように、電子部品２７及び、リード２１ａ〜２１ｅの電子部品２７が取り付けられた被取付部が、第２の領域の外側に位置するように、リード２１ａ〜２１ｅを屈曲させる。リード２１ａ〜２１ｅの屈曲方向とその角度は、例えば断面視で上方向に９０°である。このとき、例えば金型などを用いて、リード２１ａ〜２１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。リード２１ａ〜２１ｅは、リード１１ａ〜１１ｅと同様な方法で屈曲させてもよい。
次に、図４（ａ）及び（ｃ）に示すように、分割リードフレーム１０のリード１２ａ〜１２ｄ上に電子部品１８を取り付ける。この電子部品１８も、例えばジャイロセンサーであり、樹脂パッケージ１８ａと金属キャップ１８ｂとを有する。
この第１実施形態では、上記のようにリード１１ａ〜１１ｅを屈曲させた後で、リード１２ａ〜１２ｄ上に電子部品１８を取り付ける。このとき、電子部品１８とリード１２ａ〜１２ｄの被取付部は、それらの少なくとも一部が第１の領域に位置することになるが、リード１１ａ〜１１ｅは既に屈曲されており、電子部品１７とリード１１ａ〜１１ｅの被取付部は、第１の領域の外側に位置しているので、電子部品１７、１８や、リード１１ａ〜１１ｅ、１２ａ〜１２ｄが互いに接触（即ち、干渉）することを回避することができる。
同様に、図４（ｂ）及び（ｄ）に示すように、分割リードフレーム２０のリード２２ａ〜２２ｅ上に電子部品２８を取り付ける。この電子部品２８は、例えば半導体素子の一種である加速度センサー（即ち、前後左右、或いは高さ方向などのうち、少なくとも一方向への加速度を検出するデバイス）である。リード２２ａ〜２２ｅ上に電子部品２８を取り付けることにより、電子部品２８とリード２２ａ〜２２ｅの被取付部は、それらの少なくとも一部が第２の領域に位置することになるが、リード２１ａ〜２１ｅは既に屈曲されており、電子部品２７とリード２１ａ〜２１ｅの被取付部は第２の領域の外側に位置しているので、電子部品２７、２８や、リード２１ａ〜２１ｅ、２２ａ〜２２ｅが互いに接触することを回避することができる。
次に、図５（ａ）及び（ｂ）に示すように、分割リードフレーム１０に分割リードフレーム２０を重ねて、１つのリードフレーム５０を構成する。ここでは、分割リードフレーム２０が分割リードフレーム１０の上側に位置するようにこれらを重ね合わせても良いし、分割リードフレーム２０が分割リードフレーム１０の下側に位置するようにこれらを重ね合わせても良い。
また、分割リードフレーム１０、２０の位置合わせには、貫通穴１６ａ〜１６ｃ、２６ａ〜２６ｃを用いても良い。例えば、図５（ｃ）に示すように、貫通穴１６ａに貫通穴２６ａを重ねると共に、貫通穴１６ｂに貫通穴２６ｂを重ねる。若しくは、これらのうちの一方に代えて（又は、これらに加えて）、貫通穴１６ｃに貫通穴２６ｃを重ねる。例えば、３箇所うちの２箇所以上で、貫通穴の位置を合わせることにより、分割リードフレーム１０、２０を精度良く、且つ、再現性高く位置合わせすることができる。
なお、図５（ｃ）に示すように、位置合わせ後は、例えば貫通穴１６ａ、２６ａにピン２９ａを嵌挿すると共に、貫通穴１６ｂ、２６ｂにピン２９ｂを嵌挿しても良い。これにより、分割リードフレーム１０、２０の位置合わせの状態を後の工程（例えば、樹脂封止の工程）まで保持することができる。
図５（ａ）及び（ｂ）に示すように、１つのリードフレーム５０内では、電子部品１７、１８、２７、２８は互いに間を離した状態で立体的に配置されている。ここで、電子部品１７の金属キャップ１７ｂは平面視で左右の方向（以下、Ｘ軸方向という。）を向き、電子部品２７の金属キャップ２７ｂは平面視で上下の方向（以下、Ｙ軸方向という。）を向き、電子部品１８の金属キャップ１８ｂは断面視で上下の方向、即ち、高さの方向（以下、Ｚ軸方向という。）を向いている。
このため、電子部品１７をＸ軸方向のジャイロセンサーに使用し、電子部品２７をＹ軸方向のジャイロセンサーに使用し、電子部品１８をＺ軸方向のジャイロセンサーに使用することができる。そして、一つのパッケージ内に各ジャイロセンサーのＸ軸、Ｙ軸、Ｚ軸からなる直行座標を構成することができる。
次に、図６（ａ）及び（ｂ）に示すように、電子部品１７、１８、２７、２８が立体的に配置されたリードフレーム５０を上金型５１及び下金型５２の間に配置し、ダムバー１３、１４、２３、２４を上下から挟み込むように両金型を型締めして、キャビティ５３を形成する。そして、このキャビティ５３の内部に例えばモールド樹脂を注入し硬化させる。
これにより、図７（ａ）及び（ｂ）に示すように、樹脂パッケージ５５が形成され、電子部品１７、１８、２７、２８は樹脂パッケージ５５内に封止される。即ち、電子部品１７、１８、２７、２８は樹脂封止される。その後、キャビティを開放して樹脂パッケージ５５を取り出し、樹脂パッケージ５５の外側にあるダムバー１３、１４、２３、２４を切断して各リード１１ａ〜１１ｅ、１２ａ〜１２ｄ、２１ａ〜２１ｅ、２２ａ〜２２ｅの間をそれぞれ分離させる。また、各リード１１ａ〜１１ｅ、１２ａ〜１２ｄ、２１ａ〜２１ｅ、２２ａ〜２２ｅをそれぞれ支持枠１５、２５から切断して、支持枠１５、２５から樹脂パッケージ５５を分離させる。これにより、各リード１１ａ〜１１ｅ、１２ａ〜１２ｄ、２１ａ〜２１ｅ、２２ａ〜２２ｅはそれぞれ独立した外部接続端子となり、電子デバイスが完成する。
この電子デバイスにおいて、リード１１ａ〜１１ｅはそれぞれ点Ｐで屈曲しており、リード１１ａ〜１１ｄの被取付部は第１の領域の外側に配置されている。このため、図７（ｂ）に示すように、例えばリード１１ｄと電子部品１８との位置関係に着目すると、リード１１ｄの点Ｐからその先端Ｅまでの距離ｄ１よりも、点Ｐから電子部品１８までの距離ｄ２の方が短くなっている。
図８は、本発明の第１実施形態に係る電子デバイスの構成例を示す図である。図８に示す電子デバイス８０は、例えば、図１（ａ）〜図７（ｂ）を参照しながら説明した上記の製造方法により製造されたものである。
この電子デバイス８０において、樹脂パッケージ５５の寸法は、例えば、横方向の長さをＬ１とし、縦方向の長さをＬ２とし、高さをＨ１としたとき、Ｌ１＝１０．０ｍｍ、Ｌ２＝１０．０ｍｍ、Ｈ１＝４．３ｍｍである（これらの値はあくまで一例である。）。また、この電子デバイス８０では、例えば、樹脂パッケージ５５から露出している各リード（即ち、外部接続端子）１１ａ〜１１ｅ、１２ａ〜１２ｅ、２１ａ、２１ｂ…を折り曲げて、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ−ｌｅａｄ ｐａｃｋａｇｅ）タイプのパッケージを構成しても良い。この場合は、各リードを含む樹脂パッケージ全体の実装基板上での占有面積を小さくすることができる。
図９（ａ）〜（ｃ）は、電子部品とリードとの電気的接続の一例を示す断面図である。図９（ａ）に示すように、例えば、電子部品１７が有する端子とリード１１ａとの電気的接続は、金線１を用いたワイヤーボンディングで行っても良い。又は、図９（ｂ）若しくは図９（ｃ）に示すように、電子部品１７のリード１１ａへの実装はフェースダウンで行っても良い。フェースダウンの場合は、図９（ｂ）に示すように、電子部品１７が有する端子とリード１１ａとの接続を例えばボール形状のバンプ２を用いて行っても良いし、図９（ｃ）に示すように、例えばハンダ３を用いて行っても良い。また、電子部品１７とリード１１ａとの接合は例えば接着剤４を用いて行っても良い。電子部品１７と他のリード１１ｂ〜１１ｅとの電気的接続や、他の電子部品と他のリードとの電気的接続、及び接合の方法についても、図９（ａ）〜（ｃ）に示した例が適用可能である。
このように、本発明の第１実施形態によれば、分割リードフレーム１０、２０を重ねることにより、１つのリードフレーム５０を構成することができる。そして、この１つのリードフレーム５０を用いて、電子部品１７、１８、２７、２８を立体的に配置することができる。即ち、複数個の電子部品をその搭載面の高さや角度を変えて、１つのリードフレーム５０内に密に配置することができる。このため、樹脂パッケージ５５の大型化を抑制することができる。
なお、上記の第１実施形態では、分割リードフレーム１０、２０のリード１１ａ〜１１ｅ、２１ａ〜２１ｅを全て屈曲させた後で、これらを重ね合わせて１つのリードフレームを構成する場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、分割リードフレーム１０が有するリード１１ａ〜１１ｅのうち、リード１１ａを屈曲させないで、これに電子部品１８を電気的に接続しても良い。
図１０（ａ）〜（ｃ）は、本発明の第１実施形態に係る電子デバイスの他の製造方法を示す図である。図１０（ａ）に示すように、分割リードフレーム１０のリード１１ｂ〜１１ｅに電子部品１７を取り付けるが、リード１１ａには電子部品１７を取り付けない。即ち、リード１１ｂ〜１１ｅと電子部品１７とを電気的に接続するのに対して、リード１１ａと電子部品１７は電気的に接続しない。
次に、図１０（ｂ）に示すように、分割リードフレーム１０において、電子部品１７と、リード１１ｂ〜１１ｅの被取付部が第１の領域の外側に位置するように、リード１１ｂ〜１１ｅを屈曲させる。このとき、リード１１ａは屈曲させないで、その先端を第１の領域にそのまま残しておく。そして、図１０（ｃ）に示すように、分割リードフレーム１０のリード１１ａ、１２ａ〜１２ｄに電子部品１８を取り付ける。このような方法であっても、電子部品１７と電気的に接続されているリード１１ｂ〜１１ｅは既に屈曲されており、電子部品１７と、リード１１ｂ〜１１ｅの被取付部は第１の領域の外側に位置しているので、電子部品１７、１８が互いに接触することを回避することができる。
（２）第２実施形態
上記の第１実施形態では、分割リードフレーム１０が有するリード１１ａ〜１１ｅと、分割リードフレーム２０が有するリード２１ａ〜２１ｄをそれぞれ屈曲させた後で、分割リードフレーム１０、２０を重ねて１つのリードフレーム５０を構成する場合について説明した。つまり、分割リードフレーム１０、２０の両方について、リードの屈曲を行う場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、２つの分割リードフレーム１０、２０のうちのどちらか一方については、リードを屈曲させなくても良い場合がある。
図１１（ａ）〜（ｃ）は、本発明の第２実施形態に係る電子デバイスの製造方法を示す図である。
図１１（ａ）に示すように、まず、分割リードフレーム１０のリード１１ａ〜１１ｅに電子部品１７を取り付けると共に、リード１２ａ〜１２ｅに電子部品１８を取り付ける。同様に、図１１（ｂ）に示すように、分割リードフレーム２０のリード２１ａ〜２１ｅに電子部品２７を取り付けると共に、リード２２ａ〜２２ｅに電子部品２８を取り付ける。次に、図１１（ａ）に示した分割リードフレーム１０において、電子部品１７と、リード１１ａ〜１１ｅの電子部品１７が取り付けられた被取付部が第１の領域の外側に位置するように、リード１１ａ〜１１ｅを屈曲させる。このとき、例えば金型などを用いて、リード１１ａ〜１１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。リード２１ａ〜２１ｅは、リード１１ａ〜１１ｅと同様な方法で屈曲させてもよい。その後、図１１（ｃ）に示すように、分割リードフレーム１０、２０を重ねて、１つのリードフレーム５０´を構成する。
このとき、電子部品１７と、リード１１ａ〜１１ｅの被取付部は第１の領域の外側に位置している。このため、電子部品２７や、リード２１ａ〜２１ｃの電子部品２７が取り付けられる被取付部は、それらの少なくとも一部が第１の領域に配置される場合でも、電子部品１７、１８や、リード１１ａ〜１１ｅ、２１ａ〜２１ｅが互いに接触することを防ぐことができる。
従って、第１実施形態と同じように、複数個の電子部品をその搭載面の高さや角度を変えて、１つのリードフレーム５０´内に密に配置することができるので、樹脂パッケージの大型化を抑制することができる。
また、上記の第１、第２実施形態では、分割リードフレーム１０、２０を重ねて１つのリードフレーム５０、５０´を構成したときに、隣り合うダムバーの間に隙間が生じるように、分割リードフレームの各形状を設計しておくことが好ましい。また、このような隙間は、１つのリードフレーム５０、５０´について複数設けておくことが好ましい。例えば、図１１（ｃ）に示すように、ダムバー１３、２３の間と、ダムバー１４、２４の間にそれぞれ隙間Ｓが生じるように、分割リードフレーム１０、２０の各形状を設計しておくことが好ましい。例えば、ダムバー１３、１４、２３、２４で囲まれた領域の内側から外側に至るような隙間Ｓが生じるように分割リードフレーム１０、２０の各形状を設計しておくことが好ましい。
これにより、樹脂パッケージを形成する際に樹脂封止を安定して行うことができる。即ち、図１１（ｃ）の矢印で示すように、隙間Ｓを利用して、ダムバー１３、１４、２３、２４で囲まれた内側の領域にモールド樹脂を注入したり、この内側の領域から外側へ空気を排出したりすることができる。これにより、電子部品１７、１８、２７、２８の樹脂封止を安定して行うことができる。
（３）第３実施形態
上記の第１、第２実施形態では、２つの分割リードフレームを重ねて、１つのリードフレームを構成する場合（即ち、２フレーム方式）について説明した。しかしながら、本発明において、重ね合わせに供される分割リードフレームの数は２つに限定されない。例えば、３つ又は４つ以上の分割リードフレームを重ねて、１つのリードフレームを構成しても良い。
図１２（ａ）〜図１８は、本発明の第３実施形態に係る電子デバイスの製造方法を示す図である。
この第３実施形態では、例えば４つの分割リードフレームを用意し、これら分割リードフレームのリードを部分的に屈曲させてから重ねることにより、１つのリードフレームを構成し、その後、このリードフレームの各リードに搭載された複数個の電子部品を一括して樹脂封止することにより、１個の電子デバイスを完成させる場合（即ち、４フレーム方式）について説明する。
図１２（ａ）〜（ｄ）に示すように、まず始めに、４つの分割リードフレーム１０、２０、３０、４０を用意する。図１２（ａ）に示すように、分割リードフレーム１０は、例えば複数本のリード１１ａ〜１１ｅと、ダムバー１３と、支持枠１５と、を有する。また、図１２（ｂ）に示すように、分割リードフレーム２０は、例えば複数本のリード２１ａ〜２１ｅと、ダムバー２３と、支持枠２５と、を有する。さらに、図１２（ｃ）に示すように、分割リードフレーム３０は、例えば複数本のリード３１ａ〜３１ｄと、ダムバー３３と、支持枠３５と、を有する。そして、図１２（ｄ）に示すように、分割リードフレーム４０は、例えば複数本のリード４１ａ〜４１ｅと、ダムバー４３と、支持枠４５と、を有する。これらの分割リードフレーム１０、２０、３０、４０は、例えば１枚の銅板をエッチング、又は、金型を用いて打ち抜くことにより、それぞれ別々に形成する。なお、図１２（ａ）〜（ｄ）に示すように、支持枠１５、２５、３５、４５は、互いに同一形状で、且つ、同一の大きさを有する。
次に、図１３（ａ）及び（ｅ）に示すように、分割リードフレーム１０のリード１１ａ〜１１ｅ上に電子部品１７を取り付けて、電子部品１７が有する各端子とリード１１ａ〜１１ｅとをそれぞれ電気的に接続する。また、図１３（ｂ）及び（ｆ）に示すように、分割リードフレーム２０のリード２１ａ〜２１ｅ上に電子部品１８を取り付けて、電子部品１８が有する各端子とリード２１ａ〜２１ｅとをそれぞれ電気的に接続する。さらに、図１３（ｃ）及び（ｇ）に示すように、分割リードフレーム３０のリード３１ａ〜３１ｄ上に電子部品２７を取り付けて、電子部品２７が有する各端子とリード３１ａ〜３１ｄとをそれぞれ電気的に接続する。そして、図１３（ｄ）及び（ｈ）に示すように、分割リードフレーム４０のリード４１ａ〜４１ｅ上に電子部品２８を取り付けて、電子部品２８が有する各端子とリード４１ａ〜４１ｅとをそれぞれ電気的に接続する。なお、電子部品１７、１８、２７は例えばジャイロセンサーであり、電子部品２８は例えば加速度センサーである。
次に、図１４（ａ）及び（ｅ）に示すように、電子部品１７と、リード１１ａ〜１１ｅの電子部品１７が取り付けられた被取付部が第１の領域の外側に位置するように、リード１１ａ〜１１ｅを屈曲させる。即ち、リード１１ａ〜１１ｅを各々の先端に至るまでの途中の点Ｐで屈曲させて、電子部品１７とリード１１ａ〜１１ｅの被取付部とを第１の領域の外側へ移動させる。点Ｐにおけるリード１１ａ〜１１ｅの屈曲方向とその角度は、例えば断面視で上方向に９０°である。このとき、例えば金型などを用いて、リード１１ａ〜１１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。また、屈曲させる際、リード１１ａ〜１１ｅの点Ｐの上に第１の金型などを配置しつつ、第２の金型などを用いて、リード１１ａ〜１１ｅの被取付部に、下から上に向かって力を加えることでリード１１ａ〜１１ｅを屈曲させてもよい。同様に、図１４（ｂ）及び（ｆ）に示すように、電子部品１８と、リード２１ａ〜２１ｅの電子部品１８が取り付けられた被取付部が第３の領域の外側に位置するように、リード２１ａ〜２１ｅを屈曲させる。リード２１ａ〜２１ｅの屈曲角度は断面視で例えば９０°である。
さらに、図１４（ｃ）及び（ｇ）に示すように、電子部品２７と、リード３１ａ〜３１ｄの電子部品が取り付けられた被取付部が第２の領域の外側に位置するように、分割リードフレーム３０のリード３１ａ〜３１ｄを屈曲させる。例えば、図１５（ｂ）に示すように、リード３１ａ〜３１ｄを断面視でそれぞれ複数箇所で屈曲させ、電子部品２７を第２の領域の上側へ移動させる。詳細には、リード３１ａ〜３１ｄは、第１の点Ｐ１で上方向（リード３１ａ〜３１ｄに対して電子部品２７が取り付けられている方向）に屈曲し、第２の点Ｐ２で、Ｐ２を基準としてＰ１とは反対側の方向に（言い換えると、平面視でＰ２がＰ１と電子部品２７の間に存在するような方向に）屈曲させることで、リード３１ａ〜３１ｄの被取付部を第１の点Ｐ１、第２の点Ｐ２で屈曲させる前よりも上側（言い換えると、リード３１ａ〜３１ｄに対して電子部品２７が取り付けられている側）へ移動させる。或いは、リード３１ａ〜３１ｄを断面視でそれぞれ複数箇所で屈曲させ、電子部品２７を第２の領域の下側へ移動させてもよい。詳細には、リード３１ａ〜３１ｄを第１の点Ｐ１では、下方向（リード３１ａ〜３１ｄに対して電子部品２７が取り付けられている方向とは反対側の方向）に屈曲させ、第２の点Ｐ２では上記と同じ方向に屈曲させることで、リード３１ａ〜３１ｄの被取付部を第１の点Ｐ１、第２の点Ｐ２で屈曲させる前よりも下側（言い換えると、リード３１ａ〜３１ｄに対して電子部品２７が取り付けられている側とは反対側）へ移動させてもよい。このとき、リード３１ａ〜３１ｄに金型などを用いて力を加えることで、リード３１ａ〜３１ｄを屈曲させてもよい。また、リード３１ａ〜３１ｄを、第１の点Ｐ１、第２の点Ｐ２で屈曲させる際、同一工程内で屈曲させてもよい。なお、図１４（ｄ）及び（ｈ）に示すように、分割リードフレーム４０については、リード４１ａ〜４１ｅを屈曲させずに、そのままの状態を維持させる。
次に、図１５（ａ）及び（ｂ）に示すように、分割リードフレーム３０、４０を重ねる。これにより、電子部品２８と、リード４１ａ〜４１ｅの電子部品２８が取り付けられた被取付部は、それらの少なくとも一部が第２の領域に位置することとなる。さらに、分割リードフレーム３０、４０に分割リードフレーム１０、２０を重ねて、図１６に示すように、１つのリードフレーム６０を構成する。
これにより、電子部品２８と、リード４１ａ〜４１ｅの被取付部は、例えば、第１、第２、第３の領域に配置された構造となる。即ち、リード１１ａ〜１１ｅ、２１ａ〜２１ｅ、３１ａ〜３１ｄをそれぞれ屈曲させることにより空いたスペースに、電子部品２８と、リード４１ａ〜４１ｅの被取付部が配置された構造となる。
ここでは、断面視で上側から下側に向けて、例えば、分割リードフレーム１０、２０、３０、４０の順でこれらを重ねて１つのリードフレーム６０を構成する。なお、本発明では、断面視で上側から下側に向けて分割リードフレーム２０、１０、３０、４０の順で重ねて１つのリードフレーム６０を構成しても良いし、これ以外の順で重ねても良い。
また、この第３実施形態においても、第１実施形態と同様、分割リードフレーム１０、２０、３０、４０を重ねる際の位置合わせには、分割リードフレーム１０、２０、３０、４０にそれぞれ形成された貫通穴１６ａ〜１６ｃ、２６ａ〜２６ｃ、３６ａ〜３６ｃ、４６ａ〜４６ｃを使用することができる。例えば、分割リードフレーム３０、４０を重ねる際は、貫通穴３６ａ〜３６ｃと貫通穴４６ａ〜４６ｃとが平面視でそれぞれ重なるように（即ち、一致するように）、分割リードフレーム３０、４０を位置合わせする。
図１６（ａ）及び（ｂ）に示すように、１つのリードフレーム６０内では、電子部品１７、１８、２７、２８は互いに間を離した状態で立体的に配置されている。ここで、電子部品１７の金属キャップ１７ｂはＸ軸方向を向き、電子部品１８の金属キャップ１８ｂはＹ軸方向を向き、電子部品２７の金属キャップ２７ｂはＺ軸方向を向いている。このため、電子部品１７をＸ軸方向のジャイロセンサーに使用し、電子部品１８をＹ軸方向のジャイロセンサーに使用し、電子部品２７をＺ軸方向のジャイロセンサーに使用することができる。
次に、図１７（ａ）及び（ｂ）に示すように、電子部品１７、１８、２７、２８を立体的に配置したリードフレーム６０を上金型５１及び下金型５２の間に配置し、ダムバー１３、１４、２３、２４を上下から挟み込むように両金型を型締めして、キャビティ５３を形成する。そして、このキャビティ５３の内部にモールド樹脂を注入し硬化させる。これにより、図１８（ａ）及び（ｂ）に示すように、樹脂パッケージ５５が形成され、電子部品１７、１８、２７、２８は樹脂パッケージ５５内に封止される。その後、キャビティを開放して樹脂パッケージ５５を取り出し、樹脂パッケージ５５の外側にあるダムバー１３、２３、３３、４３を切断して各リード１１ａ〜１１ｅ、２１ａ〜２１ｅ、３１ａ〜３１ｄ、４１ａ〜４１ｅをそれぞれ分離させる。また、各リード１１ａ〜１１ｅ、２１ａ〜２１ｅ、３１ａ〜３１ｄ、４１ａ〜４１ｅをそれぞれ支持枠１５、２５、３５、４５から切断して、支持枠１５、２５、３５、４５から樹脂パッケージ５５を分離させる。これにより、各リード１１ａ〜１１ｅ、２１ａ〜２１ｅ、３１ａ〜３１ｄ、４１ａ〜４１ｅはそれぞれ独立した外部接続端子となり、電子デバイスが完成する。
図１９（ａ）〜（ｃ）は、本発明の第３実施形態に係る電子デバイスの構成例を示す図である。図１９（ａ）〜（ｃ）に示す電子デバイス９０は、例えば図１２（ａ）〜図１８を参照しながら説明した上記の製造方法により製造されたものである。
この電子デバイス９０において、樹脂パッケージ５５の寸法は、例えば、横方向の長さをＬ３とし、縦方向の長さをＬ４とし、高さをＨ２としたとき、Ｌ３＝８０ｍｍ、Ｌ４＝９．０ｍｍ、Ｈ２＝３．９ｍｍである（これらの値はあくまで一例である。）。
また、各リードを含む電子デバイス９０全体の寸法は、例えば、横方向の長さをＬ５とし、縦方向の長さをＬ６とし、高さをＨ３としたとき、Ｌ５＝９０ｍｍ、Ｌ６＝１０．０ｍｍ、Ｈ３＝４．０ｍｍである（これらの値はあくまで一例である。）。
図１９（ｂ）に示すように、この電子デバイス９０において、分割リードフレーム１０が有するリード１１ｃは点Ｐ３で屈曲しており、リード１１ｃの被取付部は第１の領域の外側に配置されている。このため、リード１１ｃの点Ｐ３からその先端Ｅ１までの距離よりも、点Ｐ３から電子部品２８までの距離の方が短くなっている。また、リード１１ｃの点Ｐ３からその先端Ｅ１までの距離よりも、点Ｐ３からリード４１ｃの被取付部までの距離の方が短くなっている。
同様に、図１９（ｃ）に示すように、この電子デバイス９０において、分割リードフレーム２０が有するリード２１ｃは点Ｐ４で屈曲しており、リード２１ｃの被取付部は第３の領域の外側に配置されている。このため、リード２１ｃの点Ｐ４からその先端Ｅ２までの距離よりも、点Ｐ４から電子部品２８までの距離の方が短くなっている。また、リード２１ｃの点Ｐ４からその先端Ｅ２までの距離よりも、点Ｐ４からリード４１ｄの被取付部までの距離の方が短くなっている。
なお、図１９（ａ）〜（ｃ）に示すように、この電子デバイス９０でも、樹脂パッケージ５５から露出している各リード（即ち、外部接続端子）１１ａ〜１１ｅ、２１ａ〜２１ｅ、３１ａ〜３１ｄ、４１ａ〜４１ｅを折り曲げて、例えばＱＦＪタイプのパッケージを構成しても良い。この場合は、リードを含む樹脂パッケージ全体の実装基板上での占有面積を小さくすることができる。
また、この第３実施形態においても、第１実施形態と同様、電子部品とリードとの電気的接続は、ワイヤーボンディングで行っても良いし、フェースダウンで行っても良い。フェースダウンの場合は、電子部品が有する端子とリードとの接続はボール形状のバンプを用いて行っても良いし、ハンダを用いて行っても良い。さらに、電子部品とリードとの接合は例えば接着剤を用いて行っても良い（図９（ａ）〜（ｃ）参照。）。
このように、本発明の第３実施形態によれば、分割リードフレーム１０、２０、３０、４０を重ねることにより、１つのリードフレーム６０を構成することができる。そして、この１つのリードフレーム６０を用いて、電子部品１７、１８、２７、２８を立体的に配置することができる。即ち、複数個の電子部品をその搭載面の高さや角度を変えて、１つのリードフレーム６０内に密に配置することができる。このため、樹脂パッケージ５５の大型化を抑制することができる。
なお、この第３実施形態では、図２０（ａ）に示すように、屈曲したリード１１の外角側の側面に電子部品１７が取り付けられた構造（即ち、外曲げ）を採る場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、図２０（ｂ）に示すように、屈曲したリード１１の内角側の側面に電子部品１７が取り付けられた構造（内曲げ）を採用しても良い。このような構成であっても、電子部品１７と、リード１１の被取付部を第１の領域の外側へ移動させることができるので、樹脂パッケージの大型化の抑制に寄与することができる。
但し、樹脂パッケージの高さを低くするためには、内曲げよりも外曲げの方が好ましい。即ち、内曲げよりも、外曲げの方が樹脂パッケージを薄型化することができる。その理由は、内曲げを採用する場合は、電子部品１７と、リード１１の（被取付部ではない）他の部分との間に空間を確保する必要があり、その分の高さｈだけ、電子部品１７の取り付け位置が高くなるからである。
さらに、この第３実施形態でも、分割リードフレーム１０、２０、３０、４０を重ねて１つのリードフレーム６０を構成したときに、隣り合うダムバーの間に隙間が生じるように、分割リードフレーム１０、２０、３０、４０の各形状を設計しておくことが好ましい。また、このような隙間は、１つのリードフレーム６０について複数設けておくことが好ましい。これにより、樹脂パッケージを形成する際に、上記の隙間を利用して、ダムバー１３、１４、２３、２４で囲まれた内側の領域にモールド樹脂を注入したり、この内側の領域から外側へ空気を排出したりすることができる。これにより、電子部品１７、１８、２７、２８の樹脂封止を安定して行うことができる。
なお、上記の第３実施形態では、電子部品２７が電子部品２８の上側に位置するように、リード３１ａ〜３１ｄを屈曲させる場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、電子部品２７が電子部品２８の下側に位置するように、リード３１ａ〜３１ｄを屈曲させても良い。このような方法であっても、電子部品２７、２８を、その搭載面の高さを変えて立体的に配置することができるため、樹脂パッケージ５５の大型化の抑制に寄与することができる。
（４）第４実施形態
上記の第１、第２実施形態では２フレーム方式を、第３実施形態では４フレーム方式について説明した。しかしながら、本発明は、複数の分割リードフレームを重ねて１つのリードフレームを構成する方式（即ち、複数フレーム方式）に限定されるものではない。例えば、１つのリードフレームを用いて複数の電子部品を搭載する「１フレーム方式」であっても良い。以下、この点について例を挙げて説明する。
図２１（ａ）〜（ｄ）は、本発明の第４実施形態に係る電子デバイスの製造方法を示す図である。図２１（ａ）に示すように、まず始めに、例えば、リード１１ａ〜１１ｃ、２１ａ〜２１ｅ、３１ａ〜３１ｅ、リード４１ａ〜４１ｃ、を有するリードフレーム７０を用意する。
図２１（ａ）に示すように、リード１１ａ〜１１ｃと、リード４１ａ〜４１ｃは、それぞれ対向するダムバー１３、４３により支えられている。また、リード１１ａ〜１１ｃと、リード４１ａ〜４１ｃはそれぞれＸ軸方向に沿って延びており、リード１１ａ〜１１ｃとリード４１ａ〜４１ｃとが平面視で交互に入れ違う形状（即ち、櫛歯状）に配置されている。
このようなリードフレーム７０は、１枚の銅板をエッチング、又は、金型を用いて打ち抜くことにより形成する。これにより、１枚の銅板から、リード１１ａ〜１１ｃ、２１ａ〜２１ｅ、３１ａ〜３１ｅ、４１ａ〜４１ｃと、ダムバー１３、２３、３３、４３と、支持枠７５とが、一体となって形成される。
次に、図２１（ｂ）に示すように、各リード１１ａ〜１１ｃ、２１ａ〜２１ｅ、３１ａ〜３１ｅにそれぞれ電子部品１７、１８、２７を取り付ける。そして、図２１（ｃ）に示すように、電子部品１７と、リード１１ａ〜１１ｃの電子部品１７が取り付けられた被取付部が第１の領域の外側に位置するように、リード１１ａ〜１１ｃを屈曲させる。リード１１ａ〜１１ｃの屈曲角度は断面視で例えば９０°である。
なお、リード２１ａ〜２１ｅ、３１ａ〜３１ｅ、４１ａ〜４１ｃについては、これらを屈曲させずに、そのまま水平方向に延びている状態を維持させる。特に、リード１１ａ〜１１ｃを屈曲させた後、後述するように電子部品２８を取り付ける前に、リード４１ａ〜４１ｃの少なくとも一部が第１の領域に位置するようにする。次に、図２１（ｄ）に示すように、電子部品２８をリード４１ａ〜４１ｃの第１の領域に位置する部分の少なくとも一部に取り付ける。このとき、電子部品１７及びリード１１ａ〜１１ｃの被取付部は既に第１の領域の外側に移動しているため、これらと接触することなく、電子部品２８をリード４１ａ〜４１ｃの第１の領域に位置する部分上に取り付けることができる。
これ以降の工程は、上記の第１〜第３実施形態と同じである。即ち、電子部品１７、１８、２７、２８を立体的な配置で搭載したリードフレーム７０を上金型及び下金型の間に配置し、ダムバー１３、２３、３３、４３を上下から挟み込むように両金型を型締めして、キャビティを形成する。そして、このキャビティの内部にモールド樹脂を注入し硬化させる。これにより、電子部品を樹脂封止する。その後、樹脂パッケージの外側にあるダムバー１３、２３、３３、４３を切断してリード１１ａ〜１１ｃ、２１ａ〜２１ｅ、３１ａ〜３１ｅ、４１ａ〜４１ｃをそれぞれ分離させる。また、各リード１１ａ〜１１ｃ、２１ａ〜２１ｅ、３１ａ〜３１ｅ、４１ａ〜４１ｃをそれぞれ支持枠７５から切断して、支持枠７５から樹脂パッケージを分離させる。これにより、電子部品１７、１８、２７、２８を有する電子デバイスを完成させる。
このように、本発明の第４実施形態によれば、１つのリードフレーム７０を用いて、電子部品１７、１８、２７、２８を立体的に配置することができる。即ち、複数個の電子部品をその搭載面の高さや角度を変えて、１つのリードフレーム７０内に密に配置することができる。このため、１つの樹脂パッケージ内に複数個の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制することができる。
さらに、この第４実施形態でも、リードフレーム７０において、隣り合うダムバーの間に隙間を設けておくことが好ましい。また、このような隙間は、１つのリードフレーム７０について複数設けておくことが好ましい。これにより、第１〜第３実施形態と同様、樹脂封止を安定して行うことができる。
（５）第５実施形態
上記の第１〜第４実施形態では、リードフレーム５０、５０´、６０、７０の各々について、隣り合うダムバーの間に隙間を設けることについて説明したが、本発明では、上記の隙間に続くダミーキャビティをリードフレーム５０、５０´、６０、７０に設けても良い。これにより、樹脂封止の工程をより安定して行うことができる。
図２２（ａ）〜（ｃ）は、本発明の第５実施形態に係るリードフレームの構成例と、樹脂封止の工程を示す図である。
図２２（ａ）に示すリードフレーム６０´は、例えば、分割リードフレーム１０、２０、３０、４０を重ねることにより形成されたものである。このリードフレーム６０´において、隙間Ｓは、例えば、分割リードフレーム２０が有するダムバー２３と、分割リードフレーム４０が有するダムバー４３との間に設けられている。また、図２２（ａ）では示さないが、同様の隙間Ｓが、分割リードフレーム１０が有するダムバー１３と、分割リードフレーム３０が有するダムバー３３との間に設けられている（例えば、図１６を参照。）。
図２２（ａ）に示すように、このリードフレーム６０´では、隙間Ｓに連続して、ダミーキャビティ６１と流路６２とが設けられている。ここで、ダミーキャビティ６１とは、キャビティ５３（例えば、図１７を参照。）から流出したモールド樹脂が、金型の外まで流出することを防ぐことを目的として設けられたものである。また、流路６２は、ダミーキャビティ６１でモールド樹脂を収容しきれない場合に、モールド樹脂の一部をダミーキャビティ６１からさらに先へ流すことを目的として設けられたものである。図２２（ａ）に示すように、ダミーキャビティ６１と流路６２は、ダムバー１３、２３、３３、４３で囲まれた領域の外側に設けられており、例えば、ダムバー２３、４３と、分割リードフレーム１０、２０、３０、４０の各支持枠とにより、その輪郭が形成されている。
図２２（ｂ）に示すように、樹脂封止の工程では、ダムバー２３、４３と、隙間Ｓと、ダミーキャビティ６１と、流路６２の一部とを、上金型５１及び下金型５２（例えば、図１７を参照。）で上下から挟み込むように、両金型を型締めしてキャビティ５３を形成する。そして、図２２（ｃ）に示すように、このキャビティ５３の内部にモールド樹脂５５を注入する。ここで、キャビティ５３内のモールド樹脂５５は、その注入圧により周囲へ広がろうとするが、その広がりは分割リードフレーム１０、２０、３０、４０の各ダムバーによって抑えられる。しかしながら、隙間Ｓではダムバーが無いため、モールド樹脂５５の一部はキャビティ５３から隙間Ｓを通ってダミーキャビティ６１へと流れる。
また、ダミーキャビティ６１でモールド樹脂５５を収容しきれない場合は、その一部がダミーキャビティ６１から流路６２へと流れる。しかしながら、流路６２は支持枠の外に向かって遠回りするように設けられており、また、その一部は平面視で蛇行した形状となっている。このため、図２２（ｃ）の矢印で示すように、モールド樹脂５５は蛇行しながら遠回りに進むので、モールド樹脂５５が金型の外まで流出することを抑制することができる。
なお、図２２（ａ）において、流路６２の出口付近の幅Ｗは、例えば、モールド樹脂５５に含まれるフィラー（粒子）の径と同じ、又は、それよりも小さい値に設定しておくことが好ましい。例えば、フィラーの径が例えば５０μｍの場合は、流路６２の幅Ｗを５０μｍ以下に設定しておくことが好ましい。その理由は、幅Ｗがフィラーの径よりも大きいと、モールド樹脂５５の排出が円滑になるからである。幅Ｗの値を上記のようにフィラーの径と同じ、又は、それよりも小さい値に設定することにより、モールド樹脂５５の流出をさらに抑制することができる。
図２３（ａ）〜（ｃ）は、第５実施形態に係るリードフレームの構成例と、樹脂封止の工程を示す図である。
図２３（ａ）に示すリードフレーム６０´´において、図２２（ａ）に示したリードフレーム６０´との相違点は、流路６２の出口付近の形状にある。具体的には、図２３（ｂ）に示すように、流路６２の出口付近では、例えば分割リードフレーム３０、４０が各々ハーフエッチング（又は、金型を用いた押圧処理により薄く加工）されており、この薄く加工された部分同士が重なりあって、流路６２の出口６２ａ、６２ｂをそれぞれ構成している。
このような構成であっても、図２２（ａ）〜（ｃ）に示したリードフレーム６０´と同様、流路６２は支持枠の外に向かって遠回りするように設けられており、また、その一部は平面視で蛇行した形状となっている。このため、図２３（ｃ）の矢印で示すように、ダミーキャビティ６１でモールド樹脂５５を収容しきれない場合でも、モールド樹脂５５が金型の外まで流出することを抑制することができる。
また、このリードフレーム６０´´においても、出口６２ａ、６２ｂの幅Ｗ１、Ｗ２は、図２２（ａ）に示した幅Ｗと同様、モールド樹脂５５に含まれるフィラー（粒子）の径と同じ、又は、それよりも小さい値に設定しておくことが好ましい。例えば、フィラーの径が例えば５０μｍの場合は、幅Ｗ１、Ｗ２をそれぞれ５０μｍ以下に設定しておくことが好ましい。これにより、モールド樹脂の流出をさらに抑えることができる。
なお、この第５実施形態の各構成は、４フレーム方式に限らず、２フレーム方式やそれ以外の複数フレーム方式、１フレーム方式に適用可能である。即ち、第５実施形態で例示したダミーキャビティ６１及び流路６２を、上記の第１、第２、第４実施形態で説明したリードフレーム５０、５０´、７０にそれぞれ適用することが可能である。これにより、第１、第２、第４実施形態で、電子部品の樹脂封止をさらに安定して行うことができる。
（６）その他
上記の第１〜第５実施形態では、各電子部品１７、１８、２７、２８として、ジャイロセンサーや加速度センサーを用いることを例示したが、各電子部品１７、１８、２７、２８はこれらジャイロセンサー、加速度センサーに限らず、能動部品や受動部品（抵抗器やキャパシタなど）等の他の電子部品を用いてもよい。このとき、電子部品１７、１８、２７としてジャイロセンサーを用いた場合は、特に上記の第１〜第５実施形態によれば、１つの樹脂パッケージ内に配置される電子部品１７をＸ軸方向のジャイロセンサーに使用し、電子部品２７をＹ軸方向のジャイロセンサーに使用し、電子部品１８をＺ軸方向のジャイロセンサーに使用することができる。そして、特に、電子部品１７、２７のそれぞれの傾き（即ち、Ｘ軸方向、Ｙ軸方向への向き）をリード１１ａ〜１１ｅ、２１ａ〜２１ｅをそれぞれ屈曲させることで調整することができる。このため、電子部品１７、１８、２７のそれぞれの傾きは、電子デバイスの完成時には既に設定がなされており、電子デバイスを配線基板に取り付ける工程（即ち、実装工程）では、電子部品１７、１８、２７のそれぞれの傾きを個々に調整する必要がない。実装工程で、１個の電子デバイスを配線基板に取り付けるだけで、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向の各ジャイロセンサーと、加速度センサーの取り付けが全て完了する。それゆえ、これらの各センサーを個々に配線基板に取り付ける場合と比較すると、実装工程の作業負荷を大幅に軽減することができる。
１ 金線、２ バンプ、３ ハンダ、４ 接着剤、１０、２０、３０、４０ 分割リードフレーム、１１、１１ａ〜１１ｅ、１２ａ〜１２ｅ、２１ａ〜２１ｅ、２２ａ〜２２ｅ、３１ａ〜３１ｅ、４１ａ〜４１ｅ リード、１３、２３、３３、４３ ダムバー、１５、２５、３５、４５ 支持体、１６ａ〜１６ｃ、２６ａ〜２６ｃ、３６ａ〜３６ｃ、４６ａ〜４６ｃ 貫通穴、１７、１８、２７、２８ 電子部品、１７ａ、１８ａ、２７ａ 樹脂パッケージ、１７ｂ、１８ｂ、２７ｂ 金属キャップ、２９ａ、２９ｂ ピン、５０、５０´、６０、６０´、６０´´、７０ リードフレーム、５１ 上金型、５２ 下金型、５５ 樹脂パッケージ（モールド樹脂）、６１ ダミーキャビティ、６２ 流路、６２ａ、６２ｂ 出口、８０、９０ 電子デバイス、１１０ リードフレーム、１１１ ダイパッド、１１２ リード、１１３ ダムバー、１２１ 電子部品、１３１ 金線、１４１ 上金型、１４２ 下金型、１４３ キャビティ、Ｅ、Ｅ１、Ｅ２ 先端、Ｐ、Ｐ１、Ｐ２ 点、Ｓ 隙間、Ｗ、Ｗ１、Ｗ２ 幅

Claims (5)

  1. 第１の領域に第１の部分が位置する第１のリードを有する第１のリードフレームを用意する工程と、
    第２の領域に第２の部分が位置する第２のリードを有する第２のリードフレームを用意する工程と、
    第３の部分を具備する第３のリードを有する第３のリードフレームを用意する工程と、
    前記第１のリードと第１の電子部品とを電気的に接続する工程と、
    前記第２のリードと第２の電子部品とを電気的に接続する工程と、
    前記第３のリードと第３の電子部品とを電気的に接続する工程と、
    前記第１の部分が前記第１の領域の外側に位置するように、前記第１のリードを屈曲させる工程と、
    前記第１のリードフレームと前記第３のリードフレームとを重ねる工程と、
    前記第３のリードフレームと前記第２のリードフレームとを重ねる工程と、
    と含み、
    前記第３のリードフレームと前記第２のリードフレームとを重ねる工程の前に、
    前記第３のリードを、前記第３の部品と前記第２の部品とが重ならないように、屈曲させておく工程と、を有することを特徴とする電子デバイスの製造方法。
  2. 前記第３のリードを屈曲させる工程では、
    断面視で、前記第３のリードの前記第３の部分が前記第２の電子部品の上側又は下側に位置するように前記第３のリードを屈曲させること、を特徴とする請求項１に記載の電子デバイスの製造方法。
  3. 前記第３のリードを屈曲させる工程では、
    前記第３のリードを複数の点で屈曲させる、ことを特徴とする請求項１乃至２に記載の電子デバイスの製造方法。
  4. 前記第１のリードフレームを前記第３のリードフレームに重ねる工程では、前記第１のリードフレームが有する第１のダムバーと、前記第３のリードフレームが有する第３のダムバーとが、前記第１の電子部品と前記第３の電子部品とを平面視で囲む枠体の少なくとも一部を構成し、
    前記枠体で囲まれる領域に樹脂を注入して、前記第１の電子部品と前記第３の電子部品とを封止する工程、をさらに含み、
    前記枠体には、隙間を設けておく、ことを特徴とする請求項１乃至請求項３の何れか一項に記載の電子デバイスの製造方法。
  5. 第１の点で屈曲している第１のリード、を有する第１のリードフレームと、
    第２のリードを有する第２のリードフレームと、
    第３の点で屈曲している第３のリード、を有する第３のリードフレームと、
    前記第１の点と前記第１のリードの先端の間である第１の部分に搭載された第１の電子部品と、
    前記第２のリードの第２の部分に搭載された第２の電子部品と、
    を有し、
    前記第１のリードフレームと前記第３のリードフレームとが重なり、
    前記第３のリードフレームと前記第２リードフレームとが重なり、
    前記第１の点から前記第１のリードの前記先端までの距離より、前記第１の点から前記第２の電子部品までの距離の方が短いこと、を特徴とする電子デバイス。
JP2009128603A 2009-05-28 2009-05-28 電子デバイスの製造方法及び電子デバイス Active JP5278166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009128603A JP5278166B2 (ja) 2009-05-28 2009-05-28 電子デバイスの製造方法及び電子デバイス
US12/786,778 US8537567B2 (en) 2009-05-28 2010-05-25 Method of manufacturing electronic device and electronic device
CN201410409592.2A CN104167402B (zh) 2009-05-28 2010-05-26 电子设备
CN201010190455.6A CN101901772B (zh) 2009-05-28 2010-05-26 电子设备的制造方法
US13/962,428 US9474180B2 (en) 2009-05-28 2013-08-08 Method of manufacturing electronic device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009128603A JP5278166B2 (ja) 2009-05-28 2009-05-28 電子デバイスの製造方法及び電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013078458A Division JP5553122B2 (ja) 2013-04-04 2013-04-04 電子デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2010278186A JP2010278186A (ja) 2010-12-09
JP2010278186A5 JP2010278186A5 (ja) 2012-06-21
JP5278166B2 true JP5278166B2 (ja) 2013-09-04

Family

ID=43219985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128603A Active JP5278166B2 (ja) 2009-05-28 2009-05-28 電子デバイスの製造方法及び電子デバイス

Country Status (3)

Country Link
US (2) US8537567B2 (ja)
JP (1) JP5278166B2 (ja)
CN (2) CN101901772B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678727B2 (ja) 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
DE102014100110A1 (de) * 2014-01-07 2015-07-09 Infineon Technologies Ag Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
JP6571411B2 (ja) * 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement
JP2020136324A (ja) 2019-02-13 2020-08-31 セイコーエプソン株式会社 電子デバイスの製造方法
JP2021071294A (ja) * 2019-10-29 2021-05-06 セイコーエプソン株式会社 振動デバイス、電子機器および移動体
JP7292241B2 (ja) * 2020-06-23 2023-06-16 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231069A (ja) 1994-02-17 1995-08-29 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用されるリードフレーム
US5497032A (en) 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
JPH0831998A (ja) 1994-07-15 1996-02-02 Hitachi Ltd 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置
JP3970377B2 (ja) * 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
JPH1187781A (ja) 1997-09-12 1999-03-30 Sumitomo Electric Ind Ltd 発光モジュールおよび発光モジュールの製造方法
AU1310399A (en) * 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
JP3034517B1 (ja) * 1999-03-11 2000-04-17 沖電気工業株式会社 半導体装置およびその製造方法
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
US7536909B2 (en) 2006-01-20 2009-05-26 Memsic, Inc. Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
JP5164015B2 (ja) 2006-08-24 2013-03-13 セイコーエプソン株式会社 多軸ジャイロセンサ

Also Published As

Publication number Publication date
CN104167402A (zh) 2014-11-26
CN101901772B (zh) 2014-09-17
CN104167402B (zh) 2017-04-05
CN101901772A (zh) 2010-12-01
US9474180B2 (en) 2016-10-18
US8537567B2 (en) 2013-09-17
US20100302756A1 (en) 2010-12-02
US20130322046A1 (en) 2013-12-05
JP2010278186A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5278166B2 (ja) 電子デバイスの製造方法及び電子デバイス
JP4674113B2 (ja) 半導体装置及びその製造方法
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR100445073B1 (ko) 듀얼 다이 패키지
JP4969113B2 (ja) 回路装置の製造方法
JP7448754B2 (ja) 半導体デバイスにおけるプレモールドリードフレーム
JP2002110898A (ja) 半導体装置
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
JP2012230981A (ja) 半導体装置及びその製造方法
TWI458062B (zh) 電子封裝組件及電子裝置
JP5494947B2 (ja) 電子デバイスの製造方法及び電子モジュールの製造方法
JP5865220B2 (ja) 半導体装置
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP5205173B2 (ja) 半導体装置及びその製造方法
JP5553122B2 (ja) 電子デバイスの製造方法
JP2007227596A (ja) 半導体モジュール及びその製造方法
JP3842241B2 (ja) 半導体装置
JP2840166B2 (ja) 半導体装置
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
JP3994084B2 (ja) 半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法
JP4658988B2 (ja) 半導体装置
JP2007180594A (ja) 半導体装置
JP2011077169A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350