JP4801243B2 - リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法 - Google Patents

リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法 Download PDF

Info

Publication number
JP4801243B2
JP4801243B2 JP2000239396A JP2000239396A JP4801243B2 JP 4801243 B2 JP4801243 B2 JP 4801243B2 JP 2000239396 A JP2000239396 A JP 2000239396A JP 2000239396 A JP2000239396 A JP 2000239396A JP 4801243 B2 JP4801243 B2 JP 4801243B2
Authority
JP
Japan
Prior art keywords
lead
forming
semiconductor device
deformation
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000239396A
Other languages
English (en)
Other versions
JP2002057365A (ja
Inventor
宏希 平沢
洋之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2000239396A priority Critical patent/JP4801243B2/ja
Priority to TW090119367A priority patent/TW506141B/zh
Priority to KR10-2001-0047613A priority patent/KR100486126B1/ko
Priority to US09/923,394 priority patent/US7291905B2/en
Priority to DE10138982A priority patent/DE10138982A1/de
Publication of JP2002057365A publication Critical patent/JP2002057365A/ja
Application granted granted Critical
Publication of JP4801243B2 publication Critical patent/JP4801243B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法に関し、特に、光結合素子を搭載したリードフレームおよびそれを用いて製造した半導体装置並びにその製造方法に関する。
【０００２】
【従来の技術】
従来、リードフレームに発光素子、受光素子を対向配置して搭載し、光透過性樹脂による１次封止と光遮断性樹脂による２次封止を行って形成した半導体装置である、二重封止構造の光結合装置（フォトカプラ）が知られている。
【０００３】
図１２は、従来の二重封止構造フォトカプラの製造工程を説明する断面図である（なお、フォトカプラの製造は、リードフレーム上で行われるが、リードフレーム全体の図示を省略する）。
【０００４】
図１２に示すように、先ず、押し下げ加工（デプレス）されて発光素子１が搭載された発光側のリードフレーム１ａと、同様にデプレスされて受光素子２が搭載された受光側のリードフレーム２ａを組合せ（（ａ）参照）、発光素子１と受光素子２が対向するように、重ね合わせた状態に配置する（（ｂ）参照）。
【０００５】
次に、発光素子１と受光素子２を、光透過性の１次封止樹脂３ａにより封止する。この１次封止により光の伝達経路を確保する。１次封止樹脂３ａは、上下間ほぼ中央の頂部から各リードフレーム１ａ，２ａが突出する菱形状立方体に形成される（（ｃ）参照）。
【０００６】
更に、１次封止樹脂３ａを、光遮断性の２次封止樹脂３ｂにより封止し、外部からの光を遮断する２次封止を行う（（ｄ）参照）。その後、実装用に各リードフレーム１ａ，２ａをフォーミングして、平面実装型のフォトカプラ４を形成する（（ｅ）参照）。
【０００７】
また、同様な二重封止構造を有するものとして、リード形成部分となるリードフレームを２次モールド内に取り込むことによって、より小型化を図った光結合装置（特開平９−８３０１３号公報参照）が知られている。
【０００８】
図１３は、従来の他の光結合装置を示す断面図である。図１３に示すように、光結合装置５は、光透過性樹脂による１次モールド体３ａを形成する１次封止後に、発光素子１を搭載したリードフレーム１ａと受光素子２を搭載したリードフレーム２ａを折り曲げるリードフォーミングを行い、その後、これらのリードフレーム１ａ，２ａを２次モールド体３ｂの内部に取り込む２次封止を行って形成される。
【０００９】
これらフォトカプラ４或いは光結合装置５においては、２次封止後（フォトカプラ４の場合）或いは１次封止後（光結合装置５の場合）にリードフォーミングが行われるが、このリードフォーミングの一例を、１次封止後に行う場合について説明する。
【００１０】
図１４は、従来の光結合装置の製造工程におけるリードフォーミングを説明する斜視図である。図１４に示すように、光結合装置６は、その両側端面から２本ずつ突出するリード（端子）形成部７ａを介して、リードフレーム７に接続されている。
【００１１】
各リード形成部７ａは、第１及び第２タイバー７ｂ，７ｃ、更に補強用のインナータイバー７ｄに接続されており、各タイバー７ｂ，７ｃ，７ｄは、両外枠（フレーム）７ｅ，７ｅ間に掛け渡されている（（ａ）参照）。
【００１２】
各タイバー７ｂ，７ｃ，７ｄは、複数の光結合装置６（図中、一例として４個を示す）の両側に、３本一組ずつほぼ平行に、且つ、各リード形成部７ａにほぼ直交して配置されており、両外枠７ｅ，７ｅは、複数の光結合装置６の両外側に位置している。また、両外枠７ｅ，７ｅには、リードフレーム７の位置決めの基準となる位置決め基準孔８が開けられている（（ａ）参照）。
【００１３】
この光結合装置の製造工程においては、１次封止の後に（（ａ）参照）、インナータイバー７ｄを切断して第１及び第２タイバー７ｂ，７ｃを残し（（ｂ）参照）、その後、光結合装置６と第１タイバー７ｂの間で各リード形成部７ａを折り曲げるリードフォーミングを行う（（ｃ）参照）。
【００１４】
特に、リードフレーム１ａ，２ａを２次モールド体３ｂの内部に取り込む構造（図１３参照）を得る場合は、１次封止後にリードフォーミングを行って、光結合素子を内包する１次モールド体３ａを持ち上げる必要がある。
【００１５】
【発明が解決しようとする課題】
しかしながら、リードフレーム７上で各リード形成部７ａを折り曲げるリードフォーミングを行うと、第１及び第２タイバー７ｂ，７ｃと両外枠７ｅ，７ｅの接合部分が変形（図１４（ｃ）参照）してしまう。これは、リードフォーミングすることにより、各リード形成部７ａの屈曲変形に伴って第１及び第２タイバー７ｂ，７ｃが内側に引き寄せられるからである。
【００１６】
このように、両外枠７ｅ，７ｅと第１及び第２タイバー７ｂ，７ｃの接合部近傍で不規則な変形が発生すると、両外枠７ｅ，７ｅに開けられた位置決め基準孔８の位置がずれてしまう。位置決め基準孔８の位置ずれは、リードフォーミングの次の工程からの正確な位置決めを不可能にする。また、製品部である光結合装置に、リードフォーミングによるストレスが残ってしまい、パッケージクラック等の発生原因となる。
【００１７】
特に、各リードフレーム１ａ，２ａを２次モールド体３ｂの内部に取り込む構造（図１３参照）の場合、リード折り曲げ状態で２次封止することが必要であるが、折り曲げ時のストレスによって光結合装置を搭載したリードフレーム７についても、例えば０．２ｍｍ程度の変形を受けてしまう。この変形により、光結合装置と位置決め基準孔８との位置関係がずれてしまい、２次封止以降の工程において正確な位置決めが不可能となり、事実上、光結合装置が製造できなくなる。
【００１８】
つまり、リードフォーミングは、リードフレーム７に位置決め基準孔８を開けた後に行われるので、リードフォーミングによる曲げの際、位置決め基準孔８にストレスが加わって変形しその位置がずれてしまう。この位置決め基準孔８は、リードフォーミングの前後各工程において位置決めの基準となるものであって、リードフレーム７上の個々の光結合装置に対し相対的な位置関係を有し、ほぼ等間隔で繰り返し配置されている。
【００１９】
従って、位置決め基準孔８と光結合装置との間に正確な位置関係（距離）を保持することが重要であり、各工程毎に位置決め基準孔８に基づく位置決めを行って全ての製造工程が進められる。
【００２０】
この発明の目的は、搭載される半導体装置の小型化を図りつつ、リードフォーミングに際し変形を生じさせないリードフレームおよびそれを用いて製造した半導体装置並びにその製造方法を提供することである。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、この発明に係るリードフレームは、半導体素子を搭載する素子搭載部が、リード形成部を介してタイバーに接合され、前記タイバーが、位置決め用の基準孔を有する外枠に接合されたリードフレームにおいて、前記リード形成部を折り曲げるリードフォーミング時において前記タイバーに加わる変形応力を変形により吸収することができる変形吸収形状を有する変形許容部が前記タイバーに設けられ、前記変形吸収形状は、少なくとも一部が前記タイバーの前記リード形成部が接合された部分より細く、前記タイバーに沿った一方の側に前記リード形成部が接合され、他方の側は前記リードフレームを構成するいずれの部材によっても固定されていないことを特徴としている。
【００２２】
上記構成を有することで、半導体素子を搭載する素子搭載部は、外枠で発生するフレーム変形を防止するための変形許容部を設けたタイバーにより、位置決め用の基準孔を有する外枠に接合される。これにより、搭載される半導体装置の小型化を図りつつ、リードフォーミングに際し変形を生じさせないリードフレームとすることができる。
【００２３】
また、この発明に係るリードフレームを用いた半導体装置の製造方法により、上記リードフレームを用いて半導体装置を製造することができる。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２５】
図１は、この発明の一実施の形態に係るリードフレームを示す斜視図である。図１に示すように、リードフレーム１０ａは、発光側リードフレームであり（（ａ）参照）、リードフレーム１０ｂは、受光側リードフレームである（（ｂ）参照）。半導体装置形成フレーム１０ｃは、半導体装置である光結合装置を形成するためのフレームである（（ｃ）参照）。なお、図１は、後述する発光素子及び受光素子を搭載した状態を示す。
【００２６】
リードフレーム１０ａには、例えば発光ダイオード（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＬＥＤ）等の発光素子が搭載され、リードフレーム１０ｂには、例えばフォトトランジスタ等の受光素子が搭載される。また、リードフレーム１０ａを逆向きにしてリードフレーム１０ｂと離間して重ね合わせることにより、発光素子と受光素子が対向した構造が形成される。
【００２７】
リードフレーム１０ａは、離間して配置された一対の外枠（フレーム）１１ａ，１１ｂと、両外枠１１ａ，１１ｂ間に掛け渡された、第１及び第２タイバー１２ａ，１２ｂ、補強用のインナータイバー１２ｃからなる３本のタイバーと、複数（図中、一例として４個を示す）の素子搭載部１３ａとを有する。
【００２８】
図１（ａ）において、各素子搭載部１３ａは、押し下げ加工（デプレス）された２本のリード（端子）形成部１４，１４により、インナータイバー１２ｃと第２タイバー１２ｂに接続されている。各素子搭載部１３ａの裏面側には、受光素子（図示しない）が、受光面を下側に向けて搭載され、所定の場所に金属製のワイヤで結線されている。
【００２９】
図１（ｂ）においては、各素子搭載部１３ｂは、２本のリード形成部１４，１４によりインナータイバー１２ｃと第２タイバー１２ｂに接続されている。各素子搭載部１３ａには発光素子１７が搭載され、図示しないが所定の場所に金属製のワイヤで結線され、且つ、保護樹脂で周囲がコーティングされている。
【００３０】
板状に形成された第１及び第２タイバー１２ａ，１２ｂは、棒状に形成されたインナータイバー１２ｃより幅広の、ほぼ同一の幅を有している。そして、リード形成部１４が接合された第２タイバー１２ｂの両端部分は、変形許容部１５を介して両外枠１１ａ，１１ｂに接合されている。
【００３１】
この変形許容部１５は、インナータイバー１２ｃとほぼ同様の太さの棒状に形成され、接合された両外枠１１ａ，１１ｂに対し、少なくとも両外枠１１ａ，１１ｂに沿う方向に容易に変形する。変形許容部１５の一例として、その幅に対して長さが１倍以上か、或いはその幅が約０．３ｍｍでリードフレームの厚みが約０．２ｍｍ以下に設計される。
【００３２】
一方の外枠１１ａには、リードフレーム１０ａの位置決めの基準となる基準孔１６が開けられ、両外枠１１ａ，１１ｂは、複数の素子搭載部１３ａの両外側に位置している。第１、第２及びインナーの各タイバー１２ａ，１２ｂ，１２ｃは、各素子搭載部１３ａの両側に、３本一組ずつほぼ平行、且つ、各リード形成部１４にほぼ直交して配置される。両リード形成部１４，１４は、インナータイバー１２ｃに接続されている。
【００３３】
また、リードフレーム１０ｂは、リードフレーム１０ａを１８０度回転した状態に形成され、リードフレーム１０ａの各素子搭載部１３ａに対応する、押し下げ加工（デプレス）されずに形成された複数の素子搭載部１３ｂを有し、基準孔１６をリードフレーム１０ａの基準孔１６と同じ側に配置している。従って、一対の外枠１１ａ，１１ｂ、第１及び第２タイバー１２ａ，１２ｂ、インナータイバー１２ｃを有する構成は、リードフレーム１０ａと同様である。
【００３４】
各素子搭載部１３ｂの表面側には、リードフレーム１０ａの各素子搭載部１３ａに搭載された受光素子から離間し、且つ、対向するように、発光素子１７が発光面を上側に向けて搭載されている（（ｂ）参照）。
【００３５】
半導体装置形成フレーム１０ｃは、リードフレーム１０ａを上にしリードフレーム１０ｂを下にして、両リードフレーム１０ａ，１０ｂを上下に重ね合わせ、例えば溶接することにより形成される。このとき、両リードフレーム１０ａ，１０ｂは、各素子搭載部１３ａが各素子搭載部１３ｂの上に位置すると共に、互いに基準孔１６が露出するように重ね合わされ、外枠１１ａと外枠１１ｂがそれぞれ一体化される（（ｃ）参照。なお、図中、重ね合わされた状態の詳細な図示を省略する）。
【００３６】
つまり、半導体装置形成フレーム１０ｃは、組み合わされるリードフレームの一方（リードフレーム１０ａ）のみがリード形成部１４に対し素子搭載部１３ａを段差形成加工した、フレーム片側曲げ構造を有する。
【００３７】
上述した半導体装置形成フレーム１０ｃを用いて、例えばフォトカプラや光ＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等、光により発光側と受光側の素子を結合させている光結合装置を製造することができる。この光結合装置の製造工程を以下に説明する。
【００３８】
図２は、図１のリードフレームを用いた半導体装置の製造方法を説明する断面図である。図３は、図１のリードフレームを用いた半導体装置の製造方法を説明する斜視図（その１）、図４は、図１のリードフレームを用いた半導体装置の製造方法を説明する斜視図（その２）である。
【００３９】
図２から図４に示すように、先ず、リード形成部１４先端の素子搭載部１３ｂに、例えば発光ダイオード（ＬＥＤ）等の発光素子１７が搭載された発光側のリードフレーム１０ｂと、リード形成部１４先端の素子搭載部１３ａに、例えばフォトトランジスタ等の受光素子１８が搭載された受光側のリードフレーム１０ａを形成する（図２（ａ）参照）。
【００４０】
そして、リードフレーム１０ａとリードフレーム１０ｂを組合せて、発光素子１８と発光素子１７が離間し、且つ、対向するように、両リードフレーム１０ａ，１０ｂを重ね合わせた状態に配置し、光結合素子が搭載された半導体装置形成フレーム１０ｃを形成する（図２（ｂ）参照）。
【００４１】
受光素子１８は、ワイヤ１９により素子搭載部１３ａにボンディングされており、発光素子１７は、例えば透明シリコーン樹脂等によりプリコートされて、ワイヤ１９により素子搭載部１３ｂにボンディングされている。
【００４２】
次に、半導体装置形成フレーム１０ｃの光結合素子を、光透過性の１次封止樹脂２０により封止する。この１次封止により光の伝達経路を確保する。１次封止樹脂２０は、底面近傍の両側斜面から各リード形成部１４が突出する台形状立方体に形成される（図２（ｃ）、図３（ａ）参照）。
【００４３】
１次封止の後、インナータイバー１２ｃを切断する。インナータイバー１２ｃの切断により、３本のタイバーの内、第１及び第２タイバー１２ａ，１２ｂが残る。従って、光結合素子を内包する１次封止樹脂２０は、それぞれ２本のリード形成部１４，１４を介して第２タイバー１２ｂに接合され、更に、第２タイバー１２ｂは、両端の変形許容部１５を介して両外枠１１ａ，１１ｂに接合される。
【００４４】
つまり、１次封止樹脂２０は、例えば吊りピン状に形成されて両外枠１１ａ，１１ｂに沿う方向に容易に変形する変形許容部１５のみを介して、両外枠１１ａ，１１ｂに接合されている（図３（ｂ）参照）。
【００４５】
次に、１次封止樹脂２０と第２タイバー１２ｂの間で、各リード形成部１４を折り曲げるリードフォーミング（インナーリードフォーミング）を行い、１次封止樹脂２０を持ち上げる（図２（ｄ）、図４（ｃ）参照）。このとき、潰しながら折り曲げて局部的に薄く延ばす潰し曲げによるリードフォーミングが行われる。
【００４６】
この半導体装置形成フレーム１０ｃを用いて製造される光結合装置は、２本のリード形成部１４，１４を、後述する２次封止樹脂２１の内部に取り込む構造（図２（ｅ）、図４（ｄ）参照）を有するため、１次封止後にリードフォーミングを行って、光結合素子を内包する１次封止樹脂２０を持ち上げる必要がある。つまり、このリードフォーミングにより、２次封止後の２次封止樹脂２１底面部の肉厚分にほぼ相当する段差を形成する。
【００４７】
図５は、この発明に係る光結合装置の製造方法における潰し曲げによるリードフォーミングを説明する断面図である。図５に示すように、潰し曲げは、１次封止後のインナータイバー１２ｃ切断後に、１次封止樹脂２０と両外枠１１ａ，１１ｂとが変形許容部１５のみを介して支持される状態で、上下に挟み込んだ金型２２によりリード形成部（インナーリード）１４を潰しながら押し下げることにより行われる。
【００４８】
これにより、リード形成部１４の潰し曲げ実施個所は、局部的にリード形成部１４本来の厚みのほぼ３／５程度の厚みに薄く延ばされることになる。従って、変形時に引っ張られる距離がここで吸収されるため変形を緩和抑制することができ、変形許容部１５が許容範囲以上変形することを阻止して、リードフォーミングによる影響が半導体装置形成フレーム１０ｃに及ぶことを防止する。例えば、変形量は、設計値が約０．２２３ｍｍであったのに対し実績値は約０．０７ｍｍとなり、ほぼ１／３に低減された。
【００４９】
この潰し曲げによるリードフォーミング時、各リード形成部１４の屈曲変形に伴って第２タイバー１２ｂが内側（１次封止樹脂２０側）に引き寄せられるが、潰し曲げに加えて、更に、変形許容部１５が変形することにより（図４（ｃ）参照）、第２タイバー１２ｂを引き寄せる力は、確実、且つ、十分に吸収される。
【００５０】
つまり、変形許容部１５は、リード形成部１４を折り曲げるリードフォーミングを行う際に、第２タイバー１２ｂに加わる変形応力を、変形許容部１５それ自身が変形により吸収することができる変形吸収形状を有している。この変形吸収形状は、両外枠１１ａ，１１ｂに沿う方向に容易に変形して、第２タイバー１２ｂを素子搭載部の方向へ引き寄せる力を吸収することができる。
【００５１】
従って、リードフォーミング時に、第２タイバー１２ｂと両外枠１１ａ，１１ｂの接合部分が変形（図１３（ｃ）参照）することはなく、両外枠１１ａ，１１ｂと第２タイバー１２ｂの接合部近傍で不規則な変形が発生して、両外枠１１ａ，１１ｂに開けられた基準孔１６の位置がずれてしまうこともない。
【００５２】
このリードフォーミングを行った後、更に、１次封止樹脂２０を光遮断性の２次封止樹脂２１により封止して、外部からの光を遮断する２次封止を行う（図２（ｅ）、図４（ｄ）参照）。
【００５３】
このとき、変形許容部１５（図４（ｄ）においては、４ヶ所）も同時に、２次封止樹脂２１により封止して、変形許容部１５を補強する樹脂補強部２３を形成する。つまり、２次封止の際に、変形許容部１５を封止用樹脂で一緒に固めてしまうことにより、製品が入っていないダミーパッケージである樹脂補強部２３を形成する。
【００５４】
図６は、この発明に係る光結合装置の製造方法における樹脂補強部を説明する平面図である。図６に示すように、樹脂補強部２３は、リードフォーミングにより変形した、両外枠１１ａ，１１ｂと第２タイバー１２ｂを接合する変形許容部１５と共に、変形許容部１５に隣接する、第１タイバー１２ａの両外枠１１ａ，１１ｂとの接合部分も含むように、第１及び第２タイバー１２ａ，１２ｂに跨った状態で表面及び裏面の両側から挟み込むようにして行われる。
【００５５】
その後、２次封止された製品形成部に対し、例えばウォータージェットによるバリ取りを行う。バリ取り後、リードに外挿めっきを施し製品形成部であるパッケージの先端のリード形成部１４をリード２４に必要な長さに切断して、半導体装置形成フレーム１０ｃから製品形成部を取り外し、平面実装型の光結合装置であるフォトカプラ２５を形成する。
【００５６】
形成されたフォトカプラ２５のリード２４は、２次封止樹脂２１により形成されたパッケージの底面又はその延長上に露出するように、配置される（図４（ｅ）参照）。
【００５７】
このバリ取り時、２次封止樹脂２１により封止された製品形成部に下向きの押圧力が加わるが、製品形成部を半導体装置形成フレーム１０ｃに保持する、第２タイバー１２ｂと両外枠１１ａ，１１ｂとの接合部である変形許容部１５は、樹脂補強部２３により補強されているため、押圧力に抗して下方への変形を阻止することができる。
【００５８】
図７は、バリ取り時における影響を説明する斜視図である。図７に示すように、バリ取り時、２次封止樹脂２１により封止された製品形成部に下向きの押圧力が加わると、製品形成部は、容易に変形する変形許容部１５を介して両外枠１１ａ，１１ｂに保持されているので、第２タイバー１２ｂと共に押し下げられ下方へと変形してしまう。
【００５９】
つまり、製品形成部を、変形許容部１５によって両外枠１１ａ，１１ｂに接続したため、製品形成部はその位置が変化し易い構造となり、特に、外装めっき工程の前処理時に行われる高圧水噴射による洗浄工程において、製品形成部の変形が発生する。
【００６０】
しかしながら、そのままでは容易に変形してしまう変形許容部１５を、樹脂補強部２３を設けて補強することにより、高圧水噴射による洗浄工程時における変形許容部１５の変形、即ち、変形許容部１５を有する第２タイバー１２ｂを介した製品形成部の変形を、阻止することができる。
【００６１】
図８は、この発明に係る変形許容部の他の例を示す説明図である。図８に示すように、変形許容部１５は、吊りピン状の細い棒状に形成されているが、これに限るものではなく、例えば、両端を太く中央を細くした２段構造の変形許容部１５ａや、細い階段状に屈曲させた変形許容部１５ｂや、より細くして複数本（例えば２本を図示する）を並ベた変形許容部１５ｃとしても良く、両外枠１１ａ，１１ｂに対し、少なくとも、第２タイバー１２ｂが内側（素子搭載部側）に引き寄せられる力を吸収することができるように、両外枠１１ａ，１１ｂに沿う方向に容易に変形する構造を有すればよい。
【００６２】
また、半導体装置形成フレーム１０ｃは、押し下げ加工（デプレス）されたリードフレーム１０ａと、押し下げ加工されないリードフレーム１０ｂを組み合わせた、フレーム片側深曲げ構造を有している。
【００６３】
図９は、この発明に係るフレーム片側深曲げ構造を説明する断面図（その１）である。図９に示すように、フレーム片側深曲げ構造の場合、フレーム（リード形成部１４）は、一方のみが押し下げ加工されて他方はフラットのままであり（（ａ）参照）、従来のフレーム両側を曲げた構造の場合、フレーム双方（発光側リードフレーム１ａ、受光側リードフレーム１ｂ）共にほぼ同量押し下げ加工されている（（ｂ）参照）。
【００６４】
つまり、従来のリードフレームのように、発光側・受光側共に同等のデプレスを施すのではなく、片側のフレームのみを大きくデプレスすることで、他方のフレームをデプレスせずに済む。また、リードフォーミング時、２次封止用樹脂の肉厚を稼ぐために製品形成部を持ち上げるシフト量ａを、共にデプレスした場合のシフト量ｂに比べ低減する（ａ＜ｂ）ことができる。これにより、リードフォーミングの折り曲げによるフレーム変形を緩和することができ、また、フレーム加工が容易となる。
【００６５】
図１０は、この発明に係るフレーム片側深曲げ構造を説明する断面図（その２）である。図１０に示すように、この構造において、通電時に発熱するものは、発光素子であり、この発光素子の熱を逃がすことが半導体装置の信頼度向上の上で重要である。一般に、発光素子の熱の大半は、リードフレーム（１３ｂ）を伝っており（図中、斜線部参照）、この発光素子と実装面ｃ迄の距離を短くすることで、製品の発熱を実装基板に効率よく逃すことができる。
【００６６】
つまり、この発明に係る製品（フォトカプラ２５、図４（ｅ）参照）は、リード（リード形成部１４）を２次封止用の封止樹脂２１の内側に格納し、底面に端子を露出させ実装部位とした構造になっている。よって、発光素子から実装面ｃ迄の距離（熱経路ｄ）は、従来の製品より短くすることができる。また、従来の他の例（図１３参照）と比べてみても、フォトカプラ２５の熱経路は短くなっている。
【００６７】
これにより、チップが消費する電力に対するチップ自体の上昇温度である熱抵抗が、従来品に比べてより低下し、製品の信頼性が向上する。
【００６８】
このように、この発明によれば、リードフレームは、製品形成部との接続部である変形許容部１５を塑性変形可能に形成され、このリードフレームを用いた光結合装置は、潰し曲げによるリード加工工程、及び２次樹脂封入時において変形許容部１５に樹脂補強部２３を形成する工程を経て製造される。
【００６９】
つまり、１次封止後のインナーリードフォーミング工程で、リードフレームの基準孔１６と２次封止された製品形成部の位置関係が変わらないように、両者の間に予め変形し易い形状・材質のものを設け、その部分が変形することにより変形がフレームに伝わるのを防ぐことができる。
【００７０】
また、樹脂補強部２３により変形許容部１５が補強されるため、変形許容部１５をリードフレームに設けたことによる製品形成部の強度低下から、その後の工程（特に水圧バリ取り工程）で製品形成部が変形するのを防止することができる。
【００７１】
このため、例えば、フォトカプラ二重モールド品等の光結合装置の実装面積を縮小して小型化することができる。加えて、リードフォーミングに際し、リードフォーミングによる変形がリードフレームに伝わるのを防止することができるため、位置決め用の基準孔１６と製品形成部の位置ずれを生じさせず、位置関係を適正に維持することができる。
【００７２】
特に、変形量が約０．２２３ｍｍから約０．０７ｍｍとほぼ１／３に低減したことは、大きな意義を持つ。つまり、リードフレームの肉厚が約０．２ｍｍまで微細化された現状において、その厚さに相当する約０．２ｍｍのずれを生じさせることは、例えば、光を遮蔽するための２次封止樹脂が無くなってしまうことを意味し、大きな影響を受ける。
【００７３】
また、変形許容部１５を設けたことにより、製品形成部とリードフレームとの接続部分が多少曲がっても緩和することができ、更に、潰し曲げを行い、素子搭載部の一方のみをリードの上方に屈曲させた段差形状とする片側深曲げ構造を採ることにより、リードフォーミング時にリードフレームが引っ張られる量を減らすことができる。これにより、製品形成部とリードフレームとの相対的な位置関係のずれを解消して、基準孔１６のずれのために後工程に進めなくなるのを防止することができる。
【００７４】
なお、上記実施の形態において、半導体装置形成フレーム１０ｃは、リードフレーム１０ａを上にしリードフレーム１０ｂを下にして、両リードフレーム１０ａ，１０ｂを上下に重ね合わせた構造を示したが、これに限るものではない。例えば、両リードフレーム１０ａ，１０ｂを互いに横にずらして、外枠１１ａと外枠１１ｂが重なり合わず横に並んだ状態で一体的に形成された構造にしても良い。
【００７５】
また、同様に、二重モールド構造に限らず、Ｗ型構造のフォトカプラにおいてもこの発明を適用することができる。図１１は、この発明を適応することができるＷ型構造のフォトカプラを説明する断面図である。Ｗ型構造のフォトカプラ２６は、１次モールドの代わりに液状樹脂２７を用いて封止し、光の伝達経路を形成している。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、半導体素子を搭載する素子搭載部は、外枠で発生するフレーム変形を防止するための変形許容部を設けたタイバーを含む複数のタイバーにより、位置決め用の基準孔を有する外枠に接合されるので、搭載される半導体装置の小型化を図りつつ、リードフォーミングに際し変形を生じさせないリードフレームとすることができる。
【００７７】
また、この発明に係るリードフレームを用いた半導体装置の製造方法により、上記リードフレームを用いて半導体装置を製造することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係るリードフレームを示す斜視図である。
【図２】図１のリードフレームを用いた半導体装置の製造方法を説明する断面図である。
【図３】図１のリードフレームを用いた半導体装置の製造方法を説明する斜視図（その１）である。
【図４】図１のリードフレームを用いた半導体装置の製造方法を説明する斜視図（その２）である。
【図５】この発明に係る光結合装置の製造方法における潰し曲げによるリードフォーミングを説明する断面図である。
【図６】この発明に係る光結合装置の製造方法における樹脂補強部を説明する平面図である。
【図７】バリ取り時における影響を説明する斜視図である。
【図８】この発明に係る変形許容部の他の例を示す説明図である。
【図９】この発明に係るフレーム片側深曲げ構造を説明する断面図（その１）である。
【図１０】この発明に係るフレーム片側深曲げ構造を説明する断面図（その２）である。
【図１１】この発明を適応することができるＷ型構造のフォトカプラを説明する断面図である。
【図１２】従来の二重封止構造フォトカプラの製造工程を説明する断面図である。
【図１３】従来の他の光結合装置を示す断面図である。
【図１４】従来の光結合装置の製造工程におけるリードフォーミングを説明する斜視図である。
【符号の説明】
１０ａ，１０ｂ リードフレーム
１０ｃ 半導体装置形成フレーム
１１ａ，１１ｂ 外枠
１２ａ 第１タイバー
１２ｂ 第２タイバー
１２ｃ インナータイバー
１３ａ，１３ｂ 素子搭載部
１４ リード形成部
１５ 変形許容部
１６ 基準孔
１７ 受光素子
１８ 発光素子
１９ ワイヤ
２０ １次封止樹脂
２１ ２次封止樹脂
２２ 金型
２３ 樹脂補強部
２４ リード
２５，２６ フォトカプラ

Claims (17)

  1. 半導体素子を搭載する素子搭載部が、リード形成部を介してタイバーに接合され、前記タイバーが、位置決め用の基準孔を有する外枠に接合されたリードフレームにおいて、
    前記リード形成部を折り曲げるリードフォーミング時において前記タイバーに加わる変形応力を変形により吸収することができる変形吸収形状を有する変形許容部が前記タイバーに設けられ、
    前記変形吸収形状は、少なくとも一部が前記タイバーの前記リード形成部が接合された部分より細く、
    前記タイバーに沿った一方の側に前記リード形成部が接合され、他方の側は前記リードフレームを構成するいずれの部材によっても固定されていないことを特徴とするリードフレーム。
  2. 前記変形吸収形状は、前記タイバーの前記リード形成部が接合された部分より細い棒状であることを特徴とする請求項１に記載のリードフレーム。
  3. 前記変形吸収形状は、前記タイバーの前記リード形成部が接合された部分より細い、階段状に屈曲させた形状であることを特徴とする請求項１に記載のリードフレーム。
  4. 前記素子搭載部には、光結合素子が搭載されることを特徴とする請求項１から３のいずれかに記載のリードフレーム。
  5. 請求項１から４のいずれかに記載のリードフレームを組み合わせ、前記素子搭載部を上下に配置して形成されることを特徴とする半導体装置形成フレーム。
  6. 組み合わされる前記リードフレームの一方のみが前記リード形成部に対し前記素子搭載部を段差形成加工した、フレーム片側曲げ構造を有することを特徴とする請求項５に記載の半導体装置形成フレーム。
  7. 前記リード形成部は、潰しながら折り曲げて局部的に薄く延ばす潰し曲げによりリードフォーミングされることを特徴とする請求項５または６に記載の半導体装置形成フレーム。
  8. 前記リードフォーミングが行われており、前記リードフォーミング後の前記変形許容部を樹脂封止し、前記リードフォーミング後の前記変形許容部の変形を阻止する樹脂補強部を形成したことを特徴とする請求項６に記載の半導体装置形成フレーム。
  9. 前記樹脂補強部は、前記変形許容部と共に、前記変形許容部と前記外枠との接合部分も含んで形成されることを特徴とする請求項８に記載の半導体装置形成フレーム。
  10. 前記変形許容部により、前記基準孔と前記素子搭載部との位置ずれの発生を阻止し、前記基準孔と前記素子搭載部との位置関係が適正に維持されていることを特徴とする請求項５から９のいずれかに記載の半導体装置形成フレーム。
  11. 請求項１から４のいずれかに記載のリードフレームを組み合わせ、前記素子搭載部を上下に配置して形成される半導体装置形成フレームを用いて製造され、
    上下に配置されそれぞれ半導体素子が搭載された一対の前記素子搭載部を封止樹脂により封止し、前記各半導体素子に接続された各リードを前記封止樹脂から露出させた前記素子搭載部の一方のみを前記リードの上方に屈曲させた段差形状とする片側曲げ構造を有することを特徴とする半導体装置。
  12. 前記リードは、前記封止樹脂の底面延長上に配置されることを特徴とする請求項１１に記載の半導体装置。
  13. 前記半導体素子は、発光方向と受光方向を対向させて配置した発光素子と受光素子からなる光結合素子であることを特徴とする請求項１１または１２に記載の半導体装置。
  14. 半導体素子を搭載する素子搭載部が、リード形成部を介してタイバーに接合され、前記タイバーが、位置決め用の基準孔を有する外枠に接合されており、前記リード形成部を折り曲げるリードフォーミング時、前記タイバーに加わる変形応力を変形により吸収することができる変形吸収形状を有する変形許容部が前記タイバーに設けられ、前記変形吸収形状の少なくとも一部が前記タイバーの前記リード形成部が接合された部分より細いリードフレームを組み合わせ、前記素子搭載部を上下に配置して形成される半導体装置形成フレームを用意する工程と、
    透光性樹脂による１次封止後に前記リード形成部を折り曲げるリードフォーミング工程と、
    前記リードフォーミング工程の後、前記リードフレームに形成された変形許容部を樹脂封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
  15. 前記変形許容部を樹脂封止する工程を、前記リードフォーミング工程後の遮光性樹脂による２次封止と同時に行うことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記リードフォーミング工程により、前記２次封止後の２次封止樹脂底面部の肉厚分に相当する段差を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記リードフォーミング工程を、潰しながら折り曲げて局部的に薄く延ばす潰し曲げにより行うことを特徴とする請求項１４から１６のいずれかに記載の半導体装置の製造方法。
JP2000239396A 2000-08-08 2000-08-08 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法 Expired - Fee Related JP4801243B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000239396A JP4801243B2 (ja) 2000-08-08 2000-08-08 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
TW090119367A TW506141B (en) 2000-08-08 2001-08-08 Lead frame, semiconductor device produced by using the same and method of producing the semiconductor device
KR10-2001-0047613A KR100486126B1 (ko) 2000-08-08 2001-08-08 리드프레임, 이를 사용하여 제조된 반도체장치 및반도체장치의 제조방법
US09/923,394 US7291905B2 (en) 2000-08-08 2001-08-08 Lead frame, semiconductor device produced by using the same and method of producing the semiconductor device
DE10138982A DE10138982A1 (de) 2000-08-08 2001-08-08 Zuleitungsrahmen, unter Verwendung desselben hergestelltes Halbleiter-Bauelement und Verfahren zum Herstellen des Halbleiter-Bauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000239396A JP4801243B2 (ja) 2000-08-08 2000-08-08 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2002057365A JP2002057365A (ja) 2002-02-22
JP4801243B2 true JP4801243B2 (ja) 2011-10-26

Family

ID=18730947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000239396A Expired - Fee Related JP4801243B2 (ja) 2000-08-08 2000-08-08 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法

Country Status (5)

Country Link
US (1) US7291905B2 (ja)
JP (1) JP4801243B2 (ja)
KR (1) KR100486126B1 (ja)
DE (1) DE10138982A1 (ja)
TW (1) TW506141B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586203B (en) * 2002-11-04 2004-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP4683826B2 (ja) * 2003-02-27 2011-05-18 三洋電機株式会社 リードフレーム及びそれを備える受光モジュール
JP4369204B2 (ja) * 2003-10-30 2009-11-18 シャープ株式会社 光結合装置用リードフレームの製造方法、この方法により接続されたリードフレーム、およびこのリードフレームを使用した光結合装置の製造方法
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4763477B2 (ja) * 2005-02-25 2011-08-31 セイコーインスツル株式会社 リードフレーム及びそれを用いた表面実装型圧電振動子の製造方法、及び圧電振動子の樹脂モールド構造
TWI307416B (en) * 2006-05-05 2009-03-11 Everlight Electronics Co Ltd Method of manufacturing photo coupler
WO2008042214A1 (en) * 2006-09-29 2008-04-10 Grote Industries, Inc. Lighting systems using light active sheet material with integrated leadframe, and methods for manufacturing the same
US9367712B1 (en) 2007-03-01 2016-06-14 Amkor Technology, Inc. High density memory card using folded flex
JP5278166B2 (ja) * 2009-05-28 2013-09-04 セイコーエプソン株式会社 電子デバイスの製造方法及び電子デバイス
JP5621301B2 (ja) * 2010-04-06 2014-11-12 セイコーエプソン株式会社 電子装置および電子装置の製造方法
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置
US8853658B2 (en) 2012-08-08 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Face-to-face opto-coupler device and method of manufacture
JP2014041865A (ja) * 2012-08-21 2014-03-06 Toshiba Corp 半導体装置
JP5553122B2 (ja) * 2013-04-04 2014-07-16 セイコーエプソン株式会社 電子デバイスの製造方法
JP6114134B2 (ja) * 2013-07-29 2017-04-12 トヨタ自動車株式会社 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
JP6387318B2 (ja) * 2015-03-27 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6525835B2 (ja) * 2015-09-24 2019-06-05 Ｔｏｗａ株式会社 電子部品の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2304148A1 (de) 1973-01-29 1974-08-01 Siemens Ag Optoelektronisches bauelement
JPS5766655A (en) 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
JPS59198782A (ja) * 1983-04-25 1984-11-10 Sharp Corp 多連型ホトカプラ
JPS61141165A (ja) 1984-12-14 1986-06-28 Toshiba Corp 半導体装置用リ−ドフレ−ム
US4694183A (en) 1985-06-25 1987-09-15 Hewlett-Packard Company Optical isolator fabricated upon a lead frame
US5148243A (en) * 1985-06-25 1992-09-15 Hewlett-Packard Company Optical isolator with encapsulation
JPS6163047A (ja) 1985-06-28 1986-04-01 Hitachi Ltd 樹脂封止型形半導体装置用リ−ドフレ−ム
US4633582A (en) 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
JPH02294058A (ja) * 1989-05-08 1990-12-05 Nec Kyushu Ltd Ｉｃ用リードフレーム
JPH0749815Y2 (ja) * 1990-07-23 1995-11-13 シャープ株式会社 表面実装型光結合装置
US5245198A (en) * 1990-10-12 1993-09-14 Sharp Kabushiki Kaisha Optoelectronic device, metal mold for manufacturing the device and manufacturing method of the device using the metal mold
JPH04155734A (ja) * 1990-10-19 1992-05-28 Nec Kagoshima Ltd 蛍光表示管
JP2608192B2 (ja) * 1991-04-26 1997-05-07 三菱電機株式会社 リードフレーム
JP3016658B2 (ja) * 1992-04-28 2000-03-06 ローム株式会社 リードフレーム並びに半導体装置およびその製法
JPH05326782A (ja) 1992-05-21 1993-12-10 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JPH0685313A (ja) 1992-09-03 1994-03-25 Sharp Corp 光結合装置のリード抜け防止構造
JPH06275764A (ja) * 1993-03-19 1994-09-30 Fujitsu Miyagi Electron:Kk リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
JPH07254728A (ja) 1994-03-15 1995-10-03 Sharp Corp 光結合素子用リードフレーム
JPH07297344A (ja) * 1994-04-25 1995-11-10 Toshiba Corp リードフレーム
JPH07321370A (ja) * 1994-05-26 1995-12-08 Sharp Corp 光結合素子
US5647034A (en) * 1994-10-03 1997-07-08 Matsushita Electric Works, Ltd. Operation displaying semiconductor switch
US5519596A (en) * 1995-05-16 1996-05-21 Hewlett-Packard Company Moldable nesting frame for light emitting diode array
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム
JPH0983013A (ja) * 1995-09-14 1997-03-28 Sharp Corp 光結合装置及びその製造方法
JPH09148620A (ja) * 1995-09-20 1997-06-06 Sharp Corp 光反射型検出器及びその製造方法
US5734197A (en) * 1995-09-27 1998-03-31 Texas Instruments Incorporated Deformable leadframe for overcurrent protection
SG46955A1 (en) * 1995-10-28 1998-03-20 Inst Of Microelectronics Ic packaging lead frame for reducing chip stress and deformation
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
MY122101A (en) 1997-03-28 2006-03-31 Rohm Co Ltd Lead frame and semiconductor device made by using it
JP3970377B2 (ja) * 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
US6008528A (en) * 1997-11-13 1999-12-28 Texas Instruments Incorporated Semiconductor lead frame with channel beam tie bar
JPH11258467A (ja) * 1998-03-16 1999-09-24 Sumitomo Electric Ind Ltd 光モジュール用リードフレーム、光モジュールの製造方法、及び光モジュール
EP1020933B1 (en) * 1999-01-13 2003-05-02 Sharp Kabushiki Kaisha Photocoupler device
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP3741935B2 (ja) * 2000-05-11 2006-02-01 シャープ株式会社 光結合素子

Also Published As

Publication number Publication date
KR100486126B1 (ko) 2005-04-29
JP2002057365A (ja) 2002-02-22
TW506141B (en) 2002-10-11
KR20020013423A (ko) 2002-02-20
US20020020906A1 (en) 2002-02-21
US7291905B2 (en) 2007-11-06
DE10138982A1 (de) 2002-04-04

Similar Documents

Publication Publication Date Title
JP4801243B2 (ja) リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
US8310042B2 (en) Heatsink moldlocks
US9583455B2 (en) Semiconductor device
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
EP2581937A1 (en) Resin-sealed semiconductor device and method for manufacturing same
TW201603336A (zh) 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框
JP6413709B2 (ja) 半導体装置およびその製造方法
JP2010524260A (ja) 光カプラ・パッケージ
KR19980041965A (ko) 반도체 패키지 및 제조방법
WO2015141325A1 (ja) 半導体装置及びその製造方法
JP5978631B2 (ja) 発光装置
US20050285240A1 (en) Semiconductor device and method of manufacturing the same
CN112335025B (zh) 半导体装置
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
US20080116549A1 (en) Transmission type photo interrupter and manufacturing method for same
JP3833996B2 (ja) 光結合装置
JP2004235541A (ja) 光素子の製造方法および光素子多連ワーク
US20050023489A1 (en) Chip type photo coupler
JP2006237289A (ja) リードフレーム構造体及びその製造方法
JP6717079B2 (ja) 発光装置及びその製造方法、並びにパッケージの製造方法
JP2512441Y2 (ja) 合成樹脂封止型半導体装置
JP5401242B2 (ja) 半導体パッケージ及びその製造方法
JP2002026194A (ja) 電子部品のパッケージ構造
JP3824696B2 (ja) フォトカプラ及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070516

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees