JP2512441Y2 - 合成樹脂封止型半導体装置 - Google Patents
合成樹脂封止型半導体装置Info
- Publication number
- JP2512441Y2 JP2512441Y2 JP1989082034U JP8203489U JP2512441Y2 JP 2512441 Y2 JP2512441 Y2 JP 2512441Y2 JP 1989082034 U JP1989082034 U JP 1989082034U JP 8203489 U JP8203489 U JP 8203489U JP 2512441 Y2 JP2512441 Y2 JP 2512441Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- mold portion
- terminal portions
- mold
- synthetic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、半導体チップの部分を合成樹脂のモールド
部にて封止して成る形式のいわゆる合成樹脂封止型半導
体装置のうち、面実装に適するように構成した合成樹脂
封止型半導体装置の改良に関するものである。
部にて封止して成る形式のいわゆる合成樹脂封止型半導
体装置のうち、面実装に適するように構成した合成樹脂
封止型半導体装置の改良に関するものである。
従来、面実装に適する合成樹脂封止型半導体装置で
は、その各リード端子を、合成樹脂製モールド部の側面
から突出し、この各リード端子のモールド部から突出す
る部分を、モールド部の底面と略同一平面に沿うように
屈曲する構成にしているから、モールド部から突出する
各リード端子の占有面積が大きくて、プリント基板に対
する高密度実装を妨げると共に、リード端子の強度が低
くて変形し易く、且つ、前記モールド部の成形後におい
て各リード端子を屈曲するためのフォーミング加工工程
を必要とするから、製造コストが嵩む等の不具合があっ
た。
は、その各リード端子を、合成樹脂製モールド部の側面
から突出し、この各リード端子のモールド部から突出す
る部分を、モールド部の底面と略同一平面に沿うように
屈曲する構成にしているから、モールド部から突出する
各リード端子の占有面積が大きくて、プリント基板に対
する高密度実装を妨げると共に、リード端子の強度が低
くて変形し易く、且つ、前記モールド部の成形後におい
て各リード端子を屈曲するためのフォーミング加工工程
を必要とするから、製造コストが嵩む等の不具合があっ
た。
そこで、先行技術としての特開昭57−176751号公報
は、第５図及び第６図に示すように、半導体チップ１に
対して細い金線等の金属細線５を介して電気的に接続し
た少なくとも左右一対のリード端子2,3を、合成樹脂製
のモールド部４内において、内部リード端子部2a,3a
と、モールド部４における底面4aに沿って当該モールド
部４における左右両側面4b,4cから外向きに突出する外
部リード端子部2b,3bとに屈曲した構成にすることによ
って、前記不具合を解消することを提案している。
は、第５図及び第６図に示すように、半導体チップ１に
対して細い金線等の金属細線５を介して電気的に接続し
た少なくとも左右一対のリード端子2,3を、合成樹脂製
のモールド部４内において、内部リード端子部2a,3a
と、モールド部４における底面4aに沿って当該モールド
部４における左右両側面4b,4cから外向きに突出する外
部リード端子部2b,3bとに屈曲した構成にすることによ
って、前記不具合を解消することを提案している。
しかし、この先行技術における半導体装置は、各リー
ド端子2,3を、モールド部４内において、内部リード端
子部2a,3aと、モールド部４における底面4aに沿って当
該モールド部４における左右両側面4b,4cから外向きに
突出する外部リード端子部2b,3bとに屈曲すると言う構
成したことにより、各リード端子2,3の外部リード端子
部2b,3bにおけるモールド部４の両側面4b,4cからの突出
寸法を短くすることができて、その変形を低減できると
共に、モールド部の成形後におけるフォーミング加工工
程を省略できる等の利点を有するが、その反面、 ．左右一対の各リード端子2,3における内部リード端
子部2a,3aを、モールド部４内において突き合せ状に配
設し、該各内部リード端子部2a,3aと半導体チップ１と
の間を、細い金線等の金属細線５にてワイヤボインデイ
ングしたもので、前記モールド部４における各リード端
子2,3の長手方向の長さ寸法（Ｌ）が、前記両内部リー
ド端子部2a,3aを突き合せ状に配設した分だけ長くなる
から、半導体装置の大型化を招来する。
ド端子2,3を、モールド部４内において、内部リード端
子部2a,3aと、モールド部４における底面4aに沿って当
該モールド部４における左右両側面4b,4cから外向きに
突出する外部リード端子部2b,3bとに屈曲すると言う構
成したことにより、各リード端子2,3の外部リード端子
部2b,3bにおけるモールド部４の両側面4b,4cからの突出
寸法を短くすることができて、その変形を低減できると
共に、モールド部の成形後におけるフォーミング加工工
程を省略できる等の利点を有するが、その反面、 ．左右一対の各リード端子2,3における内部リード端
子部2a,3aを、モールド部４内において突き合せ状に配
設し、該各内部リード端子部2a,3aと半導体チップ１と
の間を、細い金線等の金属細線５にてワイヤボインデイ
ングしたもので、前記モールド部４における各リード端
子2,3の長手方向の長さ寸法（Ｌ）が、前記両内部リー
ド端子部2a,3aを突き合せ状に配設した分だけ長くなる
から、半導体装置の大型化を招来する。
．そのモールド部４の成形に際して、このモールド部
の成形用金型におけるキャビティー内に溶融状態の合成
樹脂を注入するとき、当該溶融合成樹脂が、両リード端
子2,3における内部リード端子部2a,3aと半導体チップ１
とを接続する金属細線５を直撃し、これにより、金属細
線５と半導体チップ１及び両内部リード端子部2a,3aと
の接合部が外れたり、或いは、金属細線５が途中で切れ
たりするから、不良品の発生率が高い。
の成形用金型におけるキャビティー内に溶融状態の合成
樹脂を注入するとき、当該溶融合成樹脂が、両リード端
子2,3における内部リード端子部2a,3aと半導体チップ１
とを接続する金属細線５を直撃し、これにより、金属細
線５と半導体チップ１及び両内部リード端子部2a,3aと
の接合部が外れたり、或いは、金属細線５が途中で切れ
たりするから、不良品の発生率が高い。
また、このモールド部４の成形に際しての不良品の発
生率を低減するには、成形用金型におけるキャビティー
内への溶融合成樹脂の注入を遅い速度で行うようにする
等の特殊の手段を採用しなければならず、モールド部４
の成形に要する時間が長くなるから、製造コストのアッ
プを招来する。
生率を低減するには、成形用金型におけるキャビティー
内への溶融合成樹脂の注入を遅い速度で行うようにする
等の特殊の手段を採用しなければならず、モールド部４
の成形に要する時間が長くなるから、製造コストのアッ
プを招来する。
．前記各リード端子2,3における外部リード端子部2b,
3bの下面を、モールド部４における底面4aと略同一平面
にしていることにより、プリント基板への実装に際し
て、モールド部４を、プリント基板に接着剤にて仮接着
したとき、各リード端子2,3の外部リード端子部2b,3bが
プリント基板におけるプリント配線から浮き上がり気味
になる。
3bの下面を、モールド部４における底面4aと略同一平面
にしていることにより、プリント基板への実装に際し
て、モールド部４を、プリント基板に接着剤にて仮接着
したとき、各リード端子2,3の外部リード端子部2b,3bが
プリント基板におけるプリント配線から浮き上がり気味
になる。
．モールド部４の底面4aと同一平面状に延びる外部リ
ード端子部2b,3bと、モールド部４内における内部リー
ド端子2a,3aとの屈曲部は、その曲げ加工に際して半径
Ｒの丸角状なるにもかかわらず、前記各リード端子2,3
における外部リード端子部2b,3bの下面を、モールド部
４における底面4aと略同一平面にしていることにより、
前記モールド部４の成形に際して、前記半径Ｒの丸角状
屈曲部の外周面と、モールド成形用キャビティーの内底
面との間に、先窄まりの狭い隙間ができ、この先窄まり
の狭い隙間に合成樹脂が充填されるから、前記モールド
部４のうち、各リード端子2,3における前記半径Ｒの丸
角状屈曲部に該当する部分4d,4eは、バリ状にきわめて
薄肉の状態になる。
ード端子部2b,3bと、モールド部４内における内部リー
ド端子2a,3aとの屈曲部は、その曲げ加工に際して半径
Ｒの丸角状なるにもかかわらず、前記各リード端子2,3
における外部リード端子部2b,3bの下面を、モールド部
４における底面4aと略同一平面にしていることにより、
前記モールド部４の成形に際して、前記半径Ｒの丸角状
屈曲部の外周面と、モールド成形用キャビティーの内底
面との間に、先窄まりの狭い隙間ができ、この先窄まり
の狭い隙間に合成樹脂が充填されるから、前記モールド
部４のうち、各リード端子2,3における前記半径Ｒの丸
角状屈曲部に該当する部分4d,4eは、バリ状にきわめて
薄肉の状態になる。
このために、前記各外部リード端子部2b,3bの下面に
おけるモールド部４の底面4aに対する露出面積が狭くな
るから、前記で述べた各外部リード端子部2b,3bがプ
リント基板におけるプリント配線から浮き上がり気味に
なることと相俟って、半田付けの確実性及び強度が低い
のであり、しかも、前記モールド部成形後における各種
の取扱等に際して、モールド部４のうち前記のように薄
肉状になる部分4d,4eに、合成樹脂の剥離や欠けが発生
して、各外部リード端子部2b,3bと、モールド部４との
境界線が、第６図に二点鎖線で示すように、ギザギザに
なるから、商品価値が低下するばかりか、各外部リード
端子部2b,3bの下面におけるモールド部４の底面4aに対
する露出面積が可成り不揃いになる。
おけるモールド部４の底面4aに対する露出面積が狭くな
るから、前記で述べた各外部リード端子部2b,3bがプ
リント基板におけるプリント配線から浮き上がり気味に
なることと相俟って、半田付けの確実性及び強度が低い
のであり、しかも、前記モールド部成形後における各種
の取扱等に際して、モールド部４のうち前記のように薄
肉状になる部分4d,4eに、合成樹脂の剥離や欠けが発生
して、各外部リード端子部2b,3bと、モールド部４との
境界線が、第６図に二点鎖線で示すように、ギザギザに
なるから、商品価値が低下するばかりか、各外部リード
端子部2b,3bの下面におけるモールド部４の底面4aに対
する露出面積が可成り不揃いになる。
と言う問題があった。
本考案は、前記先行技術が有する問題を解消した半導
体装置を提供するものである。
体装置を提供するものである。
この目的を達成するため本考案は、 「半導体チップに対して電気的に接続する少なくとも
左右一対のリード端子を、合成樹脂製のモールド部内に
おいてモールド部の底面と略平行に延びる内部リード端
子部と、前記モールド部の左右両側面よりモールド部の
底面と略平行に外向きに突出する外部リード端子部とで
構成して成る半導体装置において、前記各リード端子に
おける内部リード端子部と外部リード端子とを、内部リ
ード端子部がモールド部の底面よりも上方に位置し、外
部リード端子部の下面がモールド部の底面よりも僅かな
寸法だけ下方に位置するようにモールド部内において屈
曲し、更に、前記各リード端子における内部リード端子
部を、上下に互いに重ね合せて、その間の部分に前記半
導体チップを、当該半導体チップを前記各内部リード端
子部に対して接続するように挿入する。」 と言う構成にした。
左右一対のリード端子を、合成樹脂製のモールド部内に
おいてモールド部の底面と略平行に延びる内部リード端
子部と、前記モールド部の左右両側面よりモールド部の
底面と略平行に外向きに突出する外部リード端子部とで
構成して成る半導体装置において、前記各リード端子に
おける内部リード端子部と外部リード端子とを、内部リ
ード端子部がモールド部の底面よりも上方に位置し、外
部リード端子部の下面がモールド部の底面よりも僅かな
寸法だけ下方に位置するようにモールド部内において屈
曲し、更に、前記各リード端子における内部リード端子
部を、上下に互いに重ね合せて、その間の部分に前記半
導体チップを、当該半導体チップを前記各内部リード端
子部に対して接続するように挿入する。」 と言う構成にした。
このように、各リード端子における内部リード端子部
を、互いに重ね合せたことにより、モールド部における
各リード端子の長手方向の長さを、前記先行技術のよう
に各内部リード端子部を突き合せた場合よりも、各内部
リード端子部の重ね合せ寸法だけ短くすることができる
のである。
を、互いに重ね合せたことにより、モールド部における
各リード端子の長手方向の長さを、前記先行技術のよう
に各内部リード端子部を突き合せた場合よりも、各内部
リード端子部の重ね合せ寸法だけ短くすることができる
のである。
また、前記互いに重ね合せた各内部リード端子部の間
に、半導体チップを挿入したことにより、互いに重ねた
各内部リード端子部が、その間に挿入した半導体チップ
に対するガードカバーの役目をするから、前記モールド
部の成形に際して、成形用のキャビティー内に注入した
溶融合成樹脂が、半導体チップと各内部リード端子部と
の接合部に対して直撃することを回避できるのである。
に、半導体チップを挿入したことにより、互いに重ねた
各内部リード端子部が、その間に挿入した半導体チップ
に対するガードカバーの役目をするから、前記モールド
部の成形に際して、成形用のキャビティー内に注入した
溶融合成樹脂が、半導体チップと各内部リード端子部と
の接合部に対して直撃することを回避できるのである。
従って本考案によると、半導体装置を、前記先行技術
の場合よりも大幅に小型化できるのであり、しかも、モ
ールド部の成形に際して、溶融合成樹脂が半導体チップ
と各内部リード端子部との接合部に対して直撃すること
を回避できることにより、不良品の発生率の増大を招来
することなく、モールド部の成形を短い時間で行うこと
ができるから、製造コストの大幅な低減を達成できる効
果を有する。
の場合よりも大幅に小型化できるのであり、しかも、モ
ールド部の成形に際して、溶融合成樹脂が半導体チップ
と各内部リード端子部との接合部に対して直撃すること
を回避できることにより、不良品の発生率の増大を招来
することなく、モールド部の成形を短い時間で行うこと
ができるから、製造コストの大幅な低減を達成できる効
果を有する。
しかも、各リード端子における内部リード端子部と外
部リード端子とを、内部リード端子部がモールド部の底
面よりも上方に位置し、外部リード端子部の下面がモー
ルド部の底面よりも僅かな寸法だけ下方に位置するよう
にモールド部内において屈曲したことにより、前記先行
技術と同様に当該外部リード端子部におけるモールド部
の側面からの突出寸法を短くできると共にモールド部の
成形後におけるリード端子のフォーミング加工を省略で
きるものでありながら、各リード端子における外部リー
ド端子部を、モールド部の底面から僅かな寸法だけ突出
することができるから、プリント基板への実装に際し
て、各リード端子における外部リード端子部が浮き上が
ることを確実に防止できる。
部リード端子とを、内部リード端子部がモールド部の底
面よりも上方に位置し、外部リード端子部の下面がモー
ルド部の底面よりも僅かな寸法だけ下方に位置するよう
にモールド部内において屈曲したことにより、前記先行
技術と同様に当該外部リード端子部におけるモールド部
の側面からの突出寸法を短くできると共にモールド部の
成形後におけるリード端子のフォーミング加工を省略で
きるものでありながら、各リード端子における外部リー
ド端子部を、モールド部の底面から僅かな寸法だけ突出
することができるから、プリント基板への実装に際し
て、各リード端子における外部リード端子部が浮き上が
ることを確実に防止できる。
その上、各リード端子における外部リード端子部の下
面を、モールド部の底面よりも僅かな寸法だけ下方に位
置するように構成したことにより、モールド部の成形に
際して、そのモールド部成形用キャビティーにおける内
底面が、各リード端子における外部リード端子部の下面
から上方に上がることにより、各リード端子における外
部リード端子部と内部リード端子部との屈曲部の外周面
に、合成樹脂の薄肉状のバリが発生することを、前記先
行技術のように、各外部リード端子部の下面をモールド
部の底面と同一平面したした場合よりも確実に低減する
ことができる。
面を、モールド部の底面よりも僅かな寸法だけ下方に位
置するように構成したことにより、モールド部の成形に
際して、そのモールド部成形用キャビティーにおける内
底面が、各リード端子における外部リード端子部の下面
から上方に上がることにより、各リード端子における外
部リード端子部と内部リード端子部との屈曲部の外周面
に、合成樹脂の薄肉状のバリが発生することを、前記先
行技術のように、各外部リード端子部の下面をモールド
部の底面と同一平面したした場合よりも確実に低減する
ことができる。
このために、各リード端子の外部リード端子部におけ
るモールド部の底面に対する露出面積を確保することが
できるから、前記したように当該外部リード端子部にお
ける浮き上がりを防止できることと相俟って、半田付け
の確実性及び強度を大幅にアップすることができるので
あり、しかも、モールド部における底面のうち外部リー
ド端子部の下面の境界部に、合成樹脂の剥離や欠けが発
生することを大幅に低減できるから、商品価値を向上で
きると共に、各リード端子におけるモールド部の底面に
対する露出面積が不揃いになることを確実に改善できる
効果をも有する。
るモールド部の底面に対する露出面積を確保することが
できるから、前記したように当該外部リード端子部にお
ける浮き上がりを防止できることと相俟って、半田付け
の確実性及び強度を大幅にアップすることができるので
あり、しかも、モールド部における底面のうち外部リー
ド端子部の下面の境界部に、合成樹脂の剥離や欠けが発
生することを大幅に低減できるから、商品価値を向上で
きると共に、各リード端子におけるモールド部の底面に
対する露出面積が不揃いになることを確実に改善できる
効果をも有する。
以下、本考案の実施例を、ダイオードに適用した場合
の図面（第１図及び第２図）について説明する。
の図面（第１図及び第２図）について説明する。
図において符号11は半導体チップを、符号12,13は左
右一対のリード端子を、そして、符号14は合成樹脂製の
モールド部を各々示す。
右一対のリード端子を、そして、符号14は合成樹脂製の
モールド部を各々示す。
前記両リード端子12,13を、前記モールド部14内にお
いて、当該モールド部14における底面14aと略平行にし
た内部リード端子部12a,13aと、前記モールド部14にお
ける底面14aに沿ってモールド部14の左右両側面14b,14c
から外向きに突出する外部リード端子部12b,13bとに屈
曲する。
いて、当該モールド部14における底面14aと略平行にし
た内部リード端子部12a,13aと、前記モールド部14にお
ける底面14aに沿ってモールド部14の左右両側面14b,14c
から外向きに突出する外部リード端子部12b,13bとに屈
曲する。
この場合において、両リード端子12,13における内部
リード端子部12a,13aと外部リード端子12b,13bとを、内
部リード端子部12a,13aがモールド部14の底面14aよりも
上方に位置し、外部リード端子部12b,13bの下面がモー
ルド部14の底面14aよりも僅かな寸法だけＴ（例えば、
0.05m/m程度）下方に位置するようにモールド部14内に
おいて屈曲する。
リード端子部12a,13aと外部リード端子12b,13bとを、内
部リード端子部12a,13aがモールド部14の底面14aよりも
上方に位置し、外部リード端子部12b,13bの下面がモー
ルド部14の底面14aよりも僅かな寸法だけＴ（例えば、
0.05m/m程度）下方に位置するようにモールド部14内に
おいて屈曲する。
これにより、各外部リード端子部12b,13bの下面は、
モールド14の底面14aよりも僅かな寸法Ｔ（例えば、0.0
5m/m程度）だけ突出することになるから、プリント基板
への実装に際して、両外部リード端子部12b,13bが、プ
リント基板の表面におけるプリント配線に確実に接触す
ることになる。
モールド14の底面14aよりも僅かな寸法Ｔ（例えば、0.0
5m/m程度）だけ突出することになるから、プリント基板
への実装に際して、両外部リード端子部12b,13bが、プ
リント基板の表面におけるプリント配線に確実に接触す
ることになる。
また、前記モールド部14の成形に際して、そのモール
ド部成形用キャビティーにおける内底面が、各リード端
子12,13における外部リード端子部12b,13bの下面から前
記僅かな寸法Ｔ（例えば、0.05m/m程度）だけ上方に上
がることになって、各リード端子12,13における外部リ
ード端子部12b,13bと内部リード端子部12a,13aとの屈曲
部の外周面に、合成樹脂の薄肉状のバリが発生すること
を回避できるから、当該部分に合成樹脂の剥離や欠けが
発生することを大幅に低減できると共に、各リード端子
12,13の外部リード端子部12b,13bの下面におけるモール
ド部14の底面14aに対する露出面積を増大することがで
きるのである。
ド部成形用キャビティーにおける内底面が、各リード端
子12,13における外部リード端子部12b,13bの下面から前
記僅かな寸法Ｔ（例えば、0.05m/m程度）だけ上方に上
がることになって、各リード端子12,13における外部リ
ード端子部12b,13bと内部リード端子部12a,13aとの屈曲
部の外周面に、合成樹脂の薄肉状のバリが発生すること
を回避できるから、当該部分に合成樹脂の剥離や欠けが
発生することを大幅に低減できると共に、各リード端子
12,13の外部リード端子部12b,13bの下面におけるモール
ド部14の底面14aに対する露出面積を増大することがで
きるのである。
そして、前記両リード端子12,13における内部リード
端子部12a,13aを、適宜寸法（L1）だけ互いに重ね合
せ、この間の部位に、前記半導体チップ11を、当該半導
体チップ11を両内部リード端子部12a,13aに対して直接
的に接続するようにして挿入する。
端子部12a,13aを、適宜寸法（L1）だけ互いに重ね合
せ、この間の部位に、前記半導体チップ11を、当該半導
体チップ11を両内部リード端子部12a,13aに対して直接
的に接続するようにして挿入する。
このように、両リード端子12,13における内部リード
端子部12a,13aを、適宜寸法（L1）だけ互いに重ね合せ
たことにより、モールド部14における両リード端子12,1
3の長手方向の長さ（Ｌ）を、前記両内部リード端子部1
2a,13aを互いに重ね合せることなく突き合せた場合より
も、前記重ね合せ寸法（L1）だけ短くすることができ
る。
端子部12a,13aを、適宜寸法（L1）だけ互いに重ね合せ
たことにより、モールド部14における両リード端子12,1
3の長手方向の長さ（Ｌ）を、前記両内部リード端子部1
2a,13aを互いに重ね合せることなく突き合せた場合より
も、前記重ね合せ寸法（L1）だけ短くすることができ
る。
また、前記互いに重ね合せた両内部リード端子部12a,
13aの間に、半導体チップ11を挿入して、この半導体チ
ップ11を、両内部リード端子部12a,13aに対して接続し
たことにより、互いに重ねた両内部リード端子部12a,13
aが、その間に挿入した半導体チップ11に対するガード
カバーの役目をするから、前記モールド部14の成形に際
して、成形用のキャビティー内に注入した溶融合成樹脂
が、半導体チップ11と両内部リード端子部12a,13aとの
接合部に対して直撃することを回避できる。
13aの間に、半導体チップ11を挿入して、この半導体チ
ップ11を、両内部リード端子部12a,13aに対して接続し
たことにより、互いに重ねた両内部リード端子部12a,13
aが、その間に挿入した半導体チップ11に対するガード
カバーの役目をするから、前記モールド部14の成形に際
して、成形用のキャビティー内に注入した溶融合成樹脂
が、半導体チップ11と両内部リード端子部12a,13aとの
接合部に対して直撃することを回避できる。
なお、前記実施例は、一つの半導体チップ11に対して
二本のリード端12,13を有するダイオードに適用した場
合を示したが、本考案は、これに限らず、第３図及び第
４図に示すように、二本のリード端子12′,12″と、一
本のリード端子13′とを、モールド部14′の内部におい
て互いに重ね合せて、その間に一つの半導体チップ11′
を挿入したトランジスタに適用できるほか、他の半導体
装置に対しても同様に適用できることは云うまでもな
い。
二本のリード端12,13を有するダイオードに適用した場
合を示したが、本考案は、これに限らず、第３図及び第
４図に示すように、二本のリード端子12′,12″と、一
本のリード端子13′とを、モールド部14′の内部におい
て互いに重ね合せて、その間に一つの半導体チップ11′
を挿入したトランジスタに適用できるほか、他の半導体
装置に対しても同様に適用できることは云うまでもな
い。
第１図〜第４図は本考案の実施例を示し、第１図はダイ
オードの縦断正面図、第２図は第１図の底面図、第３図
はトランジスタの縦断正面図、第４図は第３図の底面
図、第５図は従来の半導体装置の縦断正面図、第６図は
第５図の底面図である。 11,11′……半導体チップ、12,12′,12″,13,13′……
リード端子、12a,13a……内部リード端子部、12b,13b…
…外部リード端子部、14,14′……モールド部、14a……
モールド部の底面、14b,14c……モールド部の左右両側
面。
オードの縦断正面図、第２図は第１図の底面図、第３図
はトランジスタの縦断正面図、第４図は第３図の底面
図、第５図は従来の半導体装置の縦断正面図、第６図は
第５図の底面図である。 11,11′……半導体チップ、12,12′,12″,13,13′……
リード端子、12a,13a……内部リード端子部、12b,13b…
…外部リード端子部、14,14′……モールド部、14a……
モールド部の底面、14b,14c……モールド部の左右両側
面。
Claims (1)
- 【請求項１】半導体チップ11に対して電気的に接続する
少なくとも左右一対のリード端子12,13を、合成樹脂製
のモールド部14内においてモールド部14の底面14aと略
平行に延びる内部リード端子部12a,13aと、前記モール
ド部14の左右両側面14b,14cよりモールド部14の底面14a
と略平行に外向きに突出する外部リード端子部12b,13b
とで構成して成る半導体装置において、前記各リード端
子12,13における内部リード端子部12a,13aと外部リード
端子12b,13bとを、内部リード端子部12a,13aがモールド
部14の底面14aよりも上方に位置し、外部リード端子部1
2b,13bの下面がモールド部14の底面14aよりも僅かな寸
法Ｔだけ下方に位置するようにモールド部14内において
屈曲し、更に、前記各リード端子12,13における内部リ
ード端子部12a,13aを、上下に互いに重ね合せて、その
間の部分に前記半導体チップ11を、当該半導体チップ11
を前記各内部リード端子部12a,13aに対して接続するよ
うに挿入したことを特徴とする合成樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989082034U JP2512441Y2 (ja) | 1989-07-11 | 1989-07-11 | 合成樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989082034U JP2512441Y2 (ja) | 1989-07-11 | 1989-07-11 | 合成樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0321854U JPH0321854U (ja) | 1991-03-05 |
| JP2512441Y2 true JP2512441Y2 (ja) | 1996-10-02 |
Family
ID=31628492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989082034U Expired - Lifetime JP2512441Y2 (ja) | 1989-07-11 | 1989-07-11 | 合成樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512441Y2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5362658B2 (ja) * | 1999-10-28 | 2013-12-11 | ローム株式会社 | 半導体装置 |
| JP4651153B2 (ja) * | 1999-10-28 | 2011-03-16 | ローム株式会社 | 半導体装置 |
| JP4494654B2 (ja) * | 2001-01-17 | 2010-06-30 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6060454B2 (ja) * | 2013-01-08 | 2017-01-18 | キム，ジェク | リード線が改良されたダイオードパッケージ及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176751A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Semiconductor device |
| JPS58216448A (ja) * | 1982-06-09 | 1983-12-16 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1989
- 1989-07-11 JP JP1989082034U patent/JP2512441Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0321854U (ja) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937265B2 (ja) | 半導体装置 | |
| US5493151A (en) | Semiconductor device, lead frame and method for manufacturing semiconductor devices | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| CN100416815C (zh) | 包括无源器件的引线框架及其形成方法 | |
| US6242798B1 (en) | Stacked bottom lead package in semiconductor devices | |
| JP2512441Y2 (ja) | 合成樹脂封止型半導体装置 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2010177272A (ja) | 半導体装置及びその製造方法 | |
| JPS60161646A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0831556B2 (ja) | 半導体装置用リードフレーム | |
| JP4162758B2 (ja) | 半導体装置の製造方法 | |
| JP2006229263A (ja) | 半導体装置 | |
| JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPH0290558A (ja) | リードフレーム | |
| KR200148118Y1 (ko) | 적층형 반도체 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPS6334289Y2 (ja) | ||
| KR970008530A (ko) | 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법 | |
| JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
| JP2005183492A (ja) | 半導体装置 | |
| JPS6020546A (ja) | 半導体装置 | |
| JP3957722B2 (ja) | 半導体装置の製造方法 | |
| KR100246368B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0575010A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |