JPS6020546A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6020546A JPS6020546A JP12763683A JP12763683A JPS6020546A JP S6020546 A JPS6020546 A JP S6020546A JP 12763683 A JP12763683 A JP 12763683A JP 12763683 A JP12763683 A JP 12763683A JP S6020546 A JPS6020546 A JP S6020546A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- mold
- width
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置、特に高密度実装に適した樹−脂封
止型半導体装置に適用して有す１な技術に関するもので
ある。
止型半導体装置に適用して有す１な技術に関するもので
ある。
［背景技術］
半導体装置に対する高精度、高性能の要求が強まるにつ
れ、半導体素子の多機能化、高４ＪＳ積化が要望される
ことになると考えられ、それに伴いベレットの大型化さ
らには、ペレットを収納するパッケージの大型化が必要
になると考えられる。
れ、半導体素子の多機能化、高４ＪＳ積化が要望される
ことになると考えられ、それに伴いベレットの大型化さ
らには、ペレットを収納するパッケージの大型化が必要
になると考えられる。
しかし、デュアルインライン（Ｄ Ｉ Ｒ）型等の樹脂
封止型半導体装置（Ｄ Ｉ Ｌ Ｐ）では実装用外部リ
ードのピン間の寸法は規定されている。
封止型半導体装置（Ｄ Ｉ Ｌ Ｐ）では実装用外部リ
ードのピン間の寸法は規定されている。
そこで、製品の安全性保持の上から確保されているパッ
ケージ側端部からリード折り曲げ部までの寸法を短（し
、それに相当するパッケージ中を広げることでＪパンケ
ージの大型化ができると名えられる。
ケージ側端部からリード折り曲げ部までの寸法を短（し
、それに相当するパッケージ中を広げることでＪパンケ
ージの大型化ができると名えられる。
ところが、この構造では、外部リードの折り曲げ部と、
パッケージ側端部が接近しているため、リード折り曲げ
の際、パッケージ側部の外部リード接触部近傍にクラッ
ク等の欠陥が発生し易くなるということが本発明者によ
って見い出された。
パッケージ側端部が接近しているため、リード折り曲げ
の際、パッケージ側部の外部リード接触部近傍にクラッ
ク等の欠陥が発生し易くなるということが本発明者によ
って見い出された。
また、樹脂封止型半導体装置は連続した自動組立で製造
され、そのパッケージの樹脂モールドによる一体成型で
製造される。これを具体的に第１図によって説明すれば
、すなわち、リードフレームのタブ５に半導体ペレット
６を取り付け、そのペレット６のポンディングパッドと
内部リード４をポンディングワイヤ７で接続する。その
リードフレームを、上下一対のモールド金型（図示せず
）で挟んだ後、エポキシ樹脂等を注入し、ペレット６、
ワイヤ７等をパッケージ下部２と上部３との間に埋設し
て封止するよう一体成型が行われる。
され、そのパッケージの樹脂モールドによる一体成型で
製造される。これを具体的に第１図によって説明すれば
、すなわち、リードフレームのタブ５に半導体ペレット
６を取り付け、そのペレット６のポンディングパッドと
内部リード４をポンディングワイヤ７で接続する。その
リードフレームを、上下一対のモールド金型（図示せず
）で挟んだ後、エポキシ樹脂等を注入し、ペレット６、
ワイヤ７等をパッケージ下部２と上部３との間に埋設し
て封止するよう一体成型が行われる。
この樹脂封止の後、折り曲げローラ（図示せず）等によ
り、パッケージ側面部で外部リード４ａを二点鎖線の位
置から下方に曲げることによりＤＩＬＰ等の完成された
樹脂封止型半導体装置を提供することができる。
り、パッケージ側面部で外部リード４ａを二点鎖線の位
置から下方に曲げることによりＤＩＬＰ等の完成された
樹脂封止型半導体装置を提供することができる。
ところが、このような半導体装置の樹脂封止工程におい
ては、次の理由によりモールド金型の上型と下型の間に
ズレが生しることが本発明者によって発見された。その
理由は、金型製作時に生しる金型そのものの寸法ズレ、
成型時における作業精度上止じる上下型間のズレ、リー
ドフレームの製作精度の誤差によるズレ、又はリードフ
レームと金型の位置関係から生じるズレ等によるもの点
者えられ、実際の作業工程上現れるズレは、上記ズレが
相互に関連して生じているものと考えられる。
ては、次の理由によりモールド金型の上型と下型の間に
ズレが生しることが本発明者によって発見された。その
理由は、金型製作時に生しる金型そのものの寸法ズレ、
成型時における作業精度上止じる上下型間のズレ、リー
ドフレームの製作精度の誤差によるズレ、又はリードフ
レームと金型の位置関係から生じるズレ等によるもの点
者えられ、実際の作業工程上現れるズレは、上記ズレが
相互に関連して生じているものと考えられる。
この上下金型のズレにより、成型後のパッケージにおい
て、リード面を境にしてパッケージ」二部とパッケージ
下部との間にズレが発生ずると、パッケージ上部とパッ
ケージ下部のリード接触面における中が同一の場合には
、第１図に示すようにパッケージ上部のせり出し部８が
生じる。このパッケージ１の外部リード４ａをパッケー
ジ側面でほぼ直角下方に折り曲げると、パッケージ−に
１部３のせり出し部８が原因でその折り曲げ部近傍のパ
ッケージと内部リード４との界面で剥がれが生じたり、
せり出し部８と折り曲げローラが接触することによりパ
ッケージに欠けが生じたりする。また、折り曲げの際生
じる応力によりその近傍のパンケージ内にクラック等の
欠陥が発生することが本発明者によって見い出された。
て、リード面を境にしてパッケージ」二部とパッケージ
下部との間にズレが発生ずると、パッケージ上部とパッ
ケージ下部のリード接触面における中が同一の場合には
、第１図に示すようにパッケージ上部のせり出し部８が
生じる。このパッケージ１の外部リード４ａをパッケー
ジ側面でほぼ直角下方に折り曲げると、パッケージ−に
１部３のせり出し部８が原因でその折り曲げ部近傍のパ
ッケージと内部リード４との界面で剥がれが生じたり、
せり出し部８と折り曲げローラが接触することによりパ
ッケージに欠けが生じたりする。また、折り曲げの際生
じる応力によりその近傍のパンケージ内にクラック等の
欠陥が発生することが本発明者によって見い出された。
特に−前記したように、規格化された外部リードのピン
間隔で、パンケージの大型化を図ろうとすると、パッケ
ージの側端部と外部リードの折り曲げ部が接近するので
、モールド金型の上下型のズレが少しでも生じると、パ
ッケージ上部にせり出し部８が発生し易く、リード折り
曲げによるクラ・ツク等の欠陥を生じ易いことが本発明
者により解明された。
間隔で、パンケージの大型化を図ろうとすると、パッケ
ージの側端部と外部リードの折り曲げ部が接近するので
、モールド金型の上下型のズレが少しでも生じると、パ
ッケージ上部にせり出し部８が発生し易く、リード折り
曲げによるクラ・ツク等の欠陥を生じ易いことが本発明
者により解明された。
［発明の目的］
本発明の目的は、外部リード折り曲げの際、パンケージ
のリード接触部に発生するクラック等の欠陥を有効に防
止し、装置の信頼性向上を可能にする技術を提供するこ
とにある。
のリード接触部に発生するクラック等の欠陥を有効に防
止し、装置の信頼性向上を可能にする技術を提供するこ
とにある。
本発明の他の目的は、パッケージ側面部がリード折り曲
げ部に一致するパンケージ＋１１を有し、配線基板上に
高密度に実装可能な半導体装置を提供することにある。
げ部に一致するパンケージ＋１１を有し、配線基板上に
高密度に実装可能な半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
し発明の概要〕
本願において開示される発明のうら代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、樹脂封止型パッケージの外部リードをパッケ
ージ側面で、所望の方向に折り曲げた形状の半導体装置
において、リード埋設面における外部リード折り曲げ側
のパッケージ）１】より反対側のパンケージＩＩＪＯ方
を小さく形成することにより、上部パッケージのリード
接触部近傍にクランク等の欠陥が発生ずることを防止し
、信頼性向上とパッケージの大型化を達成するものであ
る。
ージ側面で、所望の方向に折り曲げた形状の半導体装置
において、リード埋設面における外部リード折り曲げ側
のパッケージ）１】より反対側のパンケージＩＩＪＯ方
を小さく形成することにより、上部パッケージのリード
接触部近傍にクランク等の欠陥が発生ずることを防止し
、信頼性向上とパッケージの大型化を達成するものであ
る。
し実施例］
第２図は、本発明の一実施例にかかる半導体装置の概略
斜視図、第３図はその概略断面図である。
斜視図、第３図はその概略断面図である。
本実施例において、樹脂封止型半導体装Ｆｉｌはパッケ
ージ下部２とパッケージ上部３との間に内部り−Ｆ４、
タブ５、該タブ５上に取り（＝ｔ ｋ）られた半導体ペ
レット６、該半導体ペレット６と内部リード４とをボン
ディングして電気的に接続するポンディングワイヤ７が
樹脂封止により埋設されている。さらに、リード４はパ
ッケージ下部２の側面でほぼ直角に下方に折り曲げられ
、外部リード４ａを形成している。
ージ下部２とパッケージ上部３との間に内部り−Ｆ４、
タブ５、該タブ５上に取り（＝ｔ ｋ）られた半導体ペ
レット６、該半導体ペレット６と内部リード４とをボン
ディングして電気的に接続するポンディングワイヤ７が
樹脂封止により埋設されている。さらに、リード４はパ
ッケージ下部２の側面でほぼ直角に下方に折り曲げられ
、外部リード４ａを形成している。
本実施例における半導体装置は第２図および第３図から
明らかなように、リードフレームを境にその接触面にお
けるパッケージ下部２の１１よりパンケージ上部３の中
を小さく形成したものである。
明らかなように、リードフレームを境にその接触面にお
けるパッケージ下部２の１１よりパンケージ上部３の中
を小さく形成したものである。
パッケージ上部３の縮小中は、作業上発生ずる」二下金
型間のズレを吸収するに十分な寸法であればよい。この
ようなパッケージ形状を与えるよう上型のモールドキャ
ビティに下型のモールドキャビティより小さくしたモー
ルド金型を使用すれば、作業上必然的に上型と下型のズ
レが生じたとしても、第４図に示すように、下部パッケ
ージ側端部よりも上部パッケージ側端部９が突出しない
範囲内であれば、リード折り曲げによるクラック等の生
じない樹脂封止型パッケージの成型が可能となる。
型間のズレを吸収するに十分な寸法であればよい。この
ようなパッケージ形状を与えるよう上型のモールドキャ
ビティに下型のモールドキャビティより小さくしたモー
ルド金型を使用すれば、作業上必然的に上型と下型のズ
レが生じたとしても、第４図に示すように、下部パッケ
ージ側端部よりも上部パッケージ側端部９が突出しない
範囲内であれば、リード折り曲げによるクラック等の生
じない樹脂封止型パッケージの成型が可能となる。
従って、本実施例で示すパンケージの半導体装置におい
ては、最大限の上下金型間のズレが生じたとしても、第
１図に示すようなパッケージ上部のせり出し部８が生じ
ることがないためパッケージ下部の側面に一致する位置
で外部リードを折り曲げても、パッケージ上部のリード
接触部に、剥がれやクラック等の欠陥が発生することを
有効に防止することができる。
ては、最大限の上下金型間のズレが生じたとしても、第
１図に示すようなパッケージ上部のせり出し部８が生じ
ることがないためパッケージ下部の側面に一致する位置
で外部リードを折り曲げても、パッケージ上部のリード
接触部に、剥がれやクラック等の欠陥が発生することを
有効に防止することができる。
その結果、半導体装置の信頼性向上と大型化、高密度実
装化が可能となる。
装化が可能となる。
［効果］
（１）、外部リード埋設部における外部リード折り曲げ
側のパッケージ中より該リード折り曲げ方向と反対側の
パンケージ中を小さく形成することにより、リード折り
曲げの際に折り曲げ部にストレスが生じない。したがっ
て、リート−折り曲げ近傍にはがれ、クラック等の欠陥
が発生することを有効に防止でき、信頼性が向上すると
いう効果がｆｑられる。
側のパッケージ中より該リード折り曲げ方向と反対側の
パンケージ中を小さく形成することにより、リード折り
曲げの際に折り曲げ部にストレスが生じない。したがっ
て、リート−折り曲げ近傍にはがれ、クラック等の欠陥
が発生することを有効に防止でき、信頼性が向上すると
いう効果がｆｑられる。
（２）、外部リード接触面におりるパッケージ中をリー
ド折り曲げ方向と反対側の方を小さくすることにより、
リード折り曲げの際パッケージのリード折り曲げ部近傍
゛にクラック等の欠陥の発生を防止できるので、外観不
良の防止が図れる。
ド折り曲げ方向と反対側の方を小さくすることにより、
リード折り曲げの際パッケージのリード折り曲げ部近傍
゛にクラック等の欠陥の発生を防止できるので、外観不
良の防止が図れる。
（３）、パンケージ上部のリード面における１１をパッ
ケージ下部のｉＪより小さくすることにより、外部リー
ドを下部パッケージ側面に一致する位置でほぼ直角下方
に折り曲げることができることから、半導体装置の大型
化ができるという効果が得られる。
ケージ下部のｉＪより小さくすることにより、外部リー
ドを下部パッケージ側面に一致する位置でほぼ直角下方
に折り曲げることができることから、半導体装置の大型
化ができるという効果が得られる。
（４）、パンケージの大型化が図れることにより、パッ
ケージ内に取り付ける半導体ペレットも大型化できるこ
とから、半導体ペレットの高集積化が可能になるという
効果が得られる。
ケージ内に取り付ける半導体ペレットも大型化できるこ
とから、半導体ペレットの高集積化が可能になるという
効果が得られる。
（５）、外部リードのビン間寸法が規格化されているも
のを使用することにより、」二記（３）および（４）か
ら、標準の配線基板上に高集積度で、かつ、高密度実装
が可能な半導体装置を提供できるという効果が得られる
。
のを使用することにより、」二記（３）および（４）か
ら、標準の配線基板上に高集積度で、かつ、高密度実装
が可能な半導体装置を提供できるという効果が得られる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、外部リードの折り曲げ方向は互いに逆方向で
もよく、また、折り曲げる角度は９０゜以下であっても
、さらには９０“以上であっても同様に適用しうる。
もよく、また、折り曲げる角度は９０゜以下であっても
、さらには９０“以上であっても同様に適用しうる。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤＩＰ型の樹脂封止
型半導体装置に適用した場合について説明したが、それ
に限定されるものではなく、たとえば、面付は実装用の
樹脂封止型パッケージ（リード付きプラスチックチップ
キャリア）で、下方に折り曲げられた外部リードの先端
がパッケージ裏面に密着するように折り曲げられた構造
を有する半導体装置に適用できる。
をその背景となった利用分野であるＤＩＰ型の樹脂封止
型半導体装置に適用した場合について説明したが、それ
に限定されるものではなく、たとえば、面付は実装用の
樹脂封止型パッケージ（リード付きプラスチックチップ
キャリア）で、下方に折り曲げられた外部リードの先端
がパッケージ裏面に密着するように折り曲げられた構造
を有する半導体装置に適用できる。
同様に、リードをパッケージ内に埋設して折り曲げた構
造のパッケージにはどのようなものでも広く適用できる
。
造のパッケージにはどのようなものでも広く適用できる
。
第１図は樹脂封止型半導体装置におけるパッケージ下部
と上部のズレを示す概略断面図、第２図は本発明による
半導体装置の一実施例を示す概略斜視図、 第３図はその概略断面図、 第４図は本発明におけるパッケージの下部と上部のズレ
吸収状態を示す概略断面図である。 １・・・半導体装置、２・・・パンケージ下部、３・・
・パッケージ上部、４・・・内部リード、４ａ・・・外
部リード、５・・・タブ、６・・・ベレット、７・・・
ポンディングワイヤ、８・・・せり出し部、９・・・上
部パンケージ側端部。 第 １ 図 第 ２ 図 ？
と上部のズレを示す概略断面図、第２図は本発明による
半導体装置の一実施例を示す概略斜視図、 第３図はその概略断面図、 第４図は本発明におけるパッケージの下部と上部のズレ
吸収状態を示す概略断面図である。 １・・・半導体装置、２・・・パンケージ下部、３・・
・パッケージ上部、４・・・内部リード、４ａ・・・外
部リード、５・・・タブ、６・・・ベレット、７・・・
ポンディングワイヤ、８・・・せり出し部、９・・・上
部パンケージ側端部。 第 １ 図 第 ２ 図 ？
Claims (1)
- 【特許請求の範囲】 ■、一部がパッケージ内に埋設され、他の一部がパッケ
ージ外に突出したリードを有し、リードがパッケージ側
面外部で折り曲げてなる樹脂封止型の半導体装置におい
て、該リード埋設部の折り曲げ側のパンケージ中より反
対側のパンケージ中が小さいことを特徴とする半導体装
置。 ２、リードをパッケージ側面部で下方に折り曲げ、パッ
ケージ下部の巾をリード折り曲げ部に一致せしめ、パッ
ケージ上部の中をパッケージ下部の中より小さくしたこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。 ３、リードのパッケージ埋設面に対し、リードがほぼ直
角下方に折り曲げてなることを特徴とする特許請求の範
囲第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12763683A JPS6020546A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12763683A JPS6020546A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020546A true JPS6020546A (ja) | 1985-02-01 |
Family
ID=14964994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12763683A Pending JPS6020546A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07304510A (ja) * | 1994-05-11 | 1995-11-21 | Yokohama Tokushu Senpaku Kk | 二輪車用昇段装置 |
| US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
-
1983
- 1983-07-15 JP JP12763683A patent/JPS6020546A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
| US5666064A (en) * | 1991-10-17 | 1997-09-09 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| US5736428A (en) * | 1991-10-17 | 1998-04-07 | Fujitsu Limited | Process for manufacturing a semiconductor device having a stepped encapsulated package |
| US5750421A (en) * | 1991-10-17 | 1998-05-12 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| JPH07304510A (ja) * | 1994-05-11 | 1995-11-21 | Yokohama Tokushu Senpaku Kk | 二輪車用昇段装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5328870A (en) | Method for forming plastic molded package with heat sink for integrated circuit devices | |
| KR100242393B1 (ko) | 반도체 패키지 및 제조방법 | |
| KR100237051B1 (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| US10804118B2 (en) | Resin encapsulating mold and method of manufacturing semiconductor device | |
| CN205177808U (zh) | 芯片封装结构 | |
| JPS6020546A (ja) | 半導体装置 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| CN110349918B (zh) | 半导体封装结构及其制造方法 | |
| JP3688440B2 (ja) | 半導体装置 | |
| JP2512441Y2 (ja) | 合成樹脂封止型半導体装置 | |
| US20230046693A1 (en) | Electronic component with moulded package | |
| JP2006229263A (ja) | 半導体装置 | |
| US6276913B1 (en) | Mold for resin sealing | |
| JP4049782B2 (ja) | 半導体装置 | |
| JPH05160297A (ja) | 半導体装置およびその収納容器 | |
| JP4620710B2 (ja) | 半導体装置 | |
| KR100970215B1 (ko) | Ｆｂｇａ 패키지 제조용 금형 | |
| JP2001035987A (ja) | 半導体装置およびその製造方法 | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| KR100268922B1 (ko) | 반도체패키지및그제조방법 | |
| JPS6334289Y2 (ja) | ||
| JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6242551A (ja) | 半導体装置の製造方法 | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPS63273324A (ja) | 樹脂封止型回路装置の製造方法 |