JPH05160297A - 半導体装置およびその収納容器 - Google Patents

半導体装置およびその収納容器

Info

Publication number
JPH05160297A
JPH05160297A JP3347826A JP34782691A JPH05160297A JP H05160297 A JPH05160297 A JP H05160297A JP 3347826 A JP3347826 A JP 3347826A JP 34782691 A JP34782691 A JP 34782691A JP H05160297 A JPH05160297 A JP H05160297A
Authority
JP
Japan
Prior art keywords
tqfp
semiconductor device
storage container
positioning
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3347826A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Yukihiro Sato
幸弘 佐藤
Shinichi Nakamura
伸一 中村
Junji Ishida
順司 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UNIE TECHNO KK
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
UNIE TECHNO KK
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UNIE TECHNO KK, Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical UNIE TECHNO KK
Priority to JP3347826A priority Critical patent/JPH05160297A/ja
Publication of JPH05160297A publication Critical patent/JPH05160297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 薄形のパッケージを備えた半導体装置であっ
ても収納容器内での遊動を確実に防止する。 【構成】 ＴＱＦＰ・ＩＣ２９のパッケージ２５の３つ
のコーナ部に位置決め凹部２６をそれぞれ没設し、これ
ら凹部２６に下段の収納容器５０における凹部５２の底
面に形成された支持部５３を嵌合させることによって、
被収納物としてのＴＱＦＰ・ＩＣ２９の横移動を規制す
る。また、上段の収納容器５０における位置決め部５５
によって下段に収納されたＴＱＦＰ・ＩＣ２９の上下移
動を規制する。 【効果】 収納容器５０での収納状態において被収納物
としてのＴＱＦＰ・ＩＣの遊動を全方向について確実に
防止することができるため、被収納物としてのＴＱＦＰ
・ＩＣの破損事故等を未然かつ確実に防止することがで
きるとともに、多数個のものを安全に収納することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置および収納
容器、特に、表面実装形パッケージを備えている半導体
装置を多数個安全に収納する技術に関し、例えば、シン
・クワッド・フラット・パッケージを備えている半導体
集積回路装置（以下、ＴＱＦＰ・ＩＣという。）を収納
するのに利用して有効なものに関する。
【０００２】
【従来の技術】従来のこの種の収納容器として、実開昭
６４−５３０９１号公報に記載されている電子部品保護
トレイ、がある。すなわち、このトレイは、電子部品パ
ッケージを縦横マトリックス状に多数個、収納するトレ
イにおいて、電子部品パッケージを収容する多数個の凹
所を有するパレットと、このパレットの上を覆うカバー
とを備え、前記カバーには前記パレットの凹所内に侵入
して電子部品パッケージの上面に当接可能な弾力性のあ
る突起が、前記凹所と対応する位置に設けられているこ
とを特徴とする。
【０００３】一方、電子機器の薄形化を推進するため、
樹脂封止パッケージがきわめて薄く形成することが要求
されており、この要求に応ずるため、ＴＱＦＰ・ＩＣが
開発されている。
【０００４】
【発明が解決しようとする課題】そして、このようなＴ
ＱＦＰ・ＩＣが前記したような電子部品保護トレイに収
納されて搬送される場合においては、パッケージがトレ
イの凹所内で横方向に動くのを充分に防止することがで
きないため、ＴＱＦＰ・ＩＣのリードが変形されるとい
う問題点があることが、本発明者によって明らかにされ
た。
【０００５】本発明の目的は、薄形パッケージを備えた
半導体装置であっても収納容器内での遊動を確実に防止
することができる収納技術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００８】すなわち、半導体ペレットと、半導体ペレ
ットの各ボンディングパッドに電気的に接続されている
複数本のリードと、半導体ペレットおよびリードの一部
を樹脂封止するパッケージとを備えている半導体装置に
おいて、前記樹脂封止パッケージの実装面側を向く主面
に、収納容器への収納時の遊動を防止するための位置決
め凹部が没設されていることを特徴とする。
【０００９】また、この半導体装置を収納する収納容器
であって、同一性を有するものが複数枚用意され、互い
に上下に重ね合わされて使用される収納容器において、
平板形状に形成されている本体と、本体の上面に没設さ
れている凹部と、凹部の底面に上向きに突設され、被収
納物半導体装置をこれに没設された凹部に嵌合した状態
で載置するように構成されている位置決め支持部と、こ
の支持部に対向する本体の下面に下向きに突設され、下
側の収納容器における支持部に載置された被収納物の上
面に近接して上下移動を規制するように構成されている
位置決め部とを備えていることを特徴とする。
【００１０】
【作用】前記した手段によれば、被収納物としての半導
体装置が収納容器本体の凹部に、支持部に載置された状
態で収納されると、被収納物としての半導体装置はその
位置決め凹部に支持部が嵌合されることによって横方向
の遊動を阻止された状態になる。
【００１１】その後、半導体装置が支持部でそれぞれ支
持された収納容器上に別の収納容器が積み重ねられる
と、上側の収納容器における本体下面に突設されている
位置決め部が被収納物である半導体装置の上面に近接す
るため、半導体装置は上下方向の遊動を阻止された状態
になる。
【００１２】このようにして、被収納物としての半導体
装置は支持部および位置決め凹部により全方位について
位置規制されるため、遊動によって互いに破損し合う危
険性がなくなる。
【００１３】
【実施例】図１は本発明の一実施例であるＴＱＦＰ・Ｉ
Ｃ用収納容器のＴＱＦＰ・ＩＣ収納状態を示す拡大部分
縦断面図、図２（ａ）、（ｂ）は本発明の一実施例であ
るＴＱＦＰ・ＩＣを示す一部切断正面図および底面図、
図３〜図６はＴＱＦＰ・ＩＣの製造方法を説明するため
の各工程の説明図、図７はＴＱＦＰ・ＩＣの実装状態を
示す斜視図である。図８（ａ）、（ｂ）はＴＱＦＰ・Ｉ
Ｃ用収納容器を示す一部省略平面図および一部切断正面
図、図９はその拡大部分平面図、図１０はその拡大部分
底面図である。
【００１４】本実施例において、本発明に係る収納容器
は、薄形のクワッド・フラット・パッケージを備えてい
る半導体集積回路装置（ＴＱＦＰ・ＩＣ）２９を多数個
収納するように構成されている。被収納物としてのＴＱ
ＦＩ・ＩＣ２９は、樹脂が用いられて、トランスファ成
形等のような樹脂成形法により略正方形の平盤形状に形
成されている樹脂封止パッケージ２５と、このパッケー
ジ２５の４枚の側面にそれぞれ配されて外部に突設され
ているとともに、所謂ガル・ウィング形状に屈曲成形さ
れているアウタリード１９ｂ群とを備えており、前記パ
ッケージ２５の内部には集積回路を作り込まれたペレッ
ト２２が樹脂封止されている。そして、ペレット２２に
作り込まれた集積回路は、ペレット２２の電極パッドと
各アウタリード１９ｂに一体的に連設されているインナ
リード１９ａとの間に橋絡されているボンディングワイ
ヤ２３を介して、各アウタリード１９ｂによりパッケー
ジ２５の外部に電気的に引き出されるようになってい
る。
【００１５】以下、本発明の一実施例であるＴＱＦＰ・
ＩＣの製造方法を説明する。この説明により、ＴＱＦＰ
・ＩＣについての構成の詳細が共に明らかにされる。
【００１６】本実施例において、ＴＱＦＰ・ＩＣの製造
方法には、図３に示されている多連リードフレーム１１
が使用されている。この多連リードフレーム１１は、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなる薄板が用いられて、打ち
抜きプレス加工またはエッチング加工等のような適当な
手段により一体成形されており、この多連リードフレー
ム１１の表面には銀（Ａｇ）等を用いためっき処理が、
後述するワイヤボンディングが適正に実施されるように
部分的または全体的に施されている（図示せず）。この
多連リードフレーム１１には複数の単位リードフレーム
１２が横方向に１列に並設されている。但し、一単位の
みが図示されている。
【００１７】単位リードフレーム１２は位置決め孔１３
ａが開設されている外枠１３を一対備えており、両外枠
１３は所定の間隔で平行になるように配されて一連にそ
れぞれ延設されている。隣り合う単位リードフレーム１
２、１２間には一対のセクション枠１４が両外枠１３、
１３間に互いに平行に配されて一体的に架設されてお
り、これら外枠、セクション枠により形成される略正方
形の枠体（フレーム）内に単位リードフレーム１２が構
成されている。
【００１８】各単位リードフレーム１２において、外枠
１３およびセクション枠１４の接続部にはダム吊り部材
１５が略直角方向にそれぞれ配されて一体的に突設され
ており、ダム吊り部材１５には４本のダム部材１６が略
正方形の枠形状になるように配されて、一体的に吊持さ
れている。
【００１９】セクション枠１４側の各ダム部材１６には
タブ吊りリード１７がそれぞれの一端に配されて、略４
５度方向に対向して一体的に突設されており、各タブ吊
りリード１７の先端には略正方形の平板形状に形成され
たタブ１８が、ダム部材１６群の枠形状と略同心的に配
されて、これらタブ吊りリード１７により吊持されるよ
うに一体的に連設されている。
【００２０】各タブ吊りリード１７はタブ１８付近にお
いてそれぞれ屈曲されており、このタブ吊りリード１７
の屈曲によって、タブ１８は後記するリード１９群の面
よりも、後記するペレット２２の厚さ分程度下げられて
いる（所謂タブ下げ。）。
【００２１】また、ダム部材１６には電気配線としての
リード１９が複数本、長手方向に等間隔に配されて、互
いに平行で、ダム部材１６と直交するように一体的に突
設されている。各リード１９の内側端部は先端が後記す
るペレットをボンディングするためのタブ１８を取り囲
むように配されることにより、インナ部（以下、インナ
リードということがある。）１９ａをそれぞれ構成して
いる。他方、各リード１９の外側延長部分は、その先端
が外枠１３およびセクション枠１４に接続されており、
アウタ部（以下、アウタリードということがある。）１
９ｂをそれぞれ構成している。そして、ダム部材１６に
おける隣り合うリード１９、１９間の部分は、後述する
パッケージ成形時にレジンの流れをせき止めるダム１６
ａを実質的に構成している。
【００２２】このように構成されている多連リードフレ
ームには各単位リードフレーム毎にペレット・ボンディ
ング作業、続いて、ワイヤ・ボンディング作業が実施さ
れる。これらボンディング作業は多連リードフレームが
横方向にピッチ送りされることにより、各単位リードフ
レーム毎に順次実施される。
【００２３】まず、ペレット・ボンディング作業によ
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図４に示されているように、各単位リ
ードフレーム１２におけるタブ１８上の略中央部に配さ
れて、タブ１８とペレット２２との間に形成されたボン
ディング層２１によって機械的に固着されることにより
ボンディングされる。ペレットボンディング層２１の形
成手段としては、金−シリコン共晶層、はんだ付け層お
よび銀ペースト接着層等々によるボンディング法を用い
ることが可能である。但し、必要に応じて、ペレットか
らタブへの熱伝達の障壁とならないように、ボンディン
グ層２１を形成することが望ましい。
【００２４】続いて、ワイヤボンディング作業により、
図４に示されているように、タブ１８上にボンディング
されたペレット２２のボンディングパッド２２ａと、各
単位リードフレーム１２におけるリード１９のインナ部
１９ａとの間に、ボンディングワイヤ２３が超音波熱圧
着式ワイヤボンディング装置等のような適当なワイヤボ
ンディング装置（図示せず）が使用されることにより、
その両端部をそれぞれボンディングされて橋絡される。
これにより、ペレット２２に作り込まれている集積回路
は、ボンディングパッド２２ａ、ボンディングワイヤ２
３、リード１９のインナ部１９ａおよびアウタ部１９ｂ
を介して電気的に外部に引き出されることになる。
【００２５】このようにしてペレットおよびワイヤ・ボ
ンディングされた組立体２４には、各単位リードフレー
ム毎に樹脂封止するパッケージ２５群が、図５に示され
ているようなトランスファ成形装置３０が使用されて、
単位リードフレーム群について同時成形される。
【００２６】図５に示されているトランスファ成形装置
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。
【００２７】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
【００２８】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。ま
た、下型３２の合わせ面には逃げ凹所３９がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム１１
の外形よりも若干大きめの長方形で、その厚さと略等し
い寸法の一定深さに没設されている。
【００２９】そして、本実施例においては、下型キャビ
ティー凹部３３ｂにおける３つのコーナ部には後述する
位置決め凹部を形成するための凸部４０がそれぞれ突設
されている。各凸部４０は略正方形の薄い角錐形状にそ
れぞれ形成されており、その高さおよび大きさは、これ
により成形された位置決め凹部が後述する位置決め機能
を確実に発揮し得るように設定されている。
【００３０】前記構成にかかる組立体２４が用いられて
樹脂封止形パッケージがトランスファ成形される場合、
上型３１および下型３２における各キャビティー３３は
各単位リードフレーム１２における一対のダム１６ａ、
１６ａ間の空間にそれぞれ対応される。
【００３１】トランスファ成形時において、前記構成に
かかる組立体２４は、多連リードフレーム１１が下型３
２に没設されている逃げ凹所３９内に収容され、各単位
リードフレーム１２におけるペレット２２が各キャビテ
ィー３３内にそれぞれ収容されるように配されてセット
される。
【００３２】続いて、上型３１と下型３２とが型締めさ
れ、ポット３４からプランジャ３５によりレジン４１が
ランナ３７およびゲート３８を通じて各キャビティー３
３に送給されて圧入される。
【００３３】注入後、レジンが熱硬化されて樹脂封止形
パッケージ２５が成形されると、上型３１および下型３
２は型開きされるとともに、エジェクタ・ピン（図示せ
ず）によりパッケージ２５群が離型される。このように
してパッケージ２５群が成形された組立体２８は、トラ
ンスファ成形装置３０から図６に示されているように脱
装される。そして、このように樹脂成形されたパッケー
ジ２５の内部には、タブ１８、ペレット２２、リード１
９のインナ部１９ａおよびワイヤ２３が樹脂封止される
ことになる。そして、樹脂封止パッケージ２５の裏面に
は前記下型キャビティー凹部３３ｂの凸部４０により位
置決め凹部２６が、３つのコーナ部において正方形の浅
い角錐穴形状にそれぞれ成形されている。ちなみに、残
りの１つのコーナ部には方向表示マーク２７が三角形形
状に切設されている。
【００３４】樹脂封止パッケージを成形された半完成品
としての組立体２８は、図示しないが、リード切断成形
工程において各単位リードフレーム毎に順次、外枠１３
およびダム１６ａを切り落とされるとともに、各リード
１９のアウタ部１９ｂをガル・ウイング形状に屈曲形成
される。
【００３５】以上のようにして製造された樹脂封止形Ｔ
ＱＦＰ・ＩＣ２９は図７に示されているようにプリント
配線基板に実装される。
【００３６】プリント配線基板４２にはランド４３が複
数個、実装対象物となる樹脂封止形ＴＱＦＰ・ＩＣ２９
における各アウタリード１９ｂに対応するように配され
て、はんだ材料を用いられて略長方形の薄板形状に形成
されており、このランド４３群にこのＩＣ２９のアウタ
リード１９ｂ群がそれぞれ整合されて当接されていると
ともに、各アウタリード１９ｂとランド４３とがリフロ
ーはんだ処理により形成されたはんだ盛り層（図示せ
ず）によって電気的かつ機械的に接続されている。この
実装状態において、樹脂封止パッケージ２５の下面にお
ける３箇所のコーナ部に形成された位置決め凹部２６は
樹脂封止パッケージ２５の下側に隠されるため、意匠的
外観を損なうことはない。
【００３７】他方、ＴＱＦＰ・ＩＣ用収納容器５０は本
体５１を備えており、本体５１は塩化ビニール等のよう
な樹脂が用いられて、押し出し成形法等のような適当な
手段により一体成形されている。本体５１の上面には凹
部５２が複数個、縦横に規則的に整列されて同一形状に
それぞれ没設されており、この凹部５２はその平面形状
が前記被収納物としてのＴＱＦＰ・ＩＣ２９の最大幅よ
りも若干大きい一辺を有する略正方形形状に形成されて
いるとともに、その深さはＴＱＦＰ・ＩＣ２９の全高よ
りも若干大きく、一定深さに設定されている。さらに、
この凹部５２の４側壁面は上方に行くにしたがって径が
次第に大きくなるようにテーパ形状にそれぞれ形成され
ている。
【００３８】凹部５２の底面上には正方形の角柱形状に
形成された支持部５３が３個、凹部５２の３つのコーナ
部において凹部５２と同心的に配されて垂直上向きにそ
れぞれ突設されている。支持部５３のそれぞれはその外
径が、被収納物としてのＴＱＦＰ・ＩＣ２９における樹
脂封止パッケージ２５の３個のコーナ部に形成された位
置決め凸部２６の外径よりも若干小さめの正方形角柱形
状に形成されているとともに、その高さが樹脂封止パッ
ケージ２５が載置された状態においてリード１９のアウ
タ部１９ｂを凹部５２の底面から浮かせることができる
一定高さに形成されている。凹部５２には窓孔５４が同
心的に配されて、円形形状に開設されており、この窓孔
５４の内径はパッケージ２５の外径よりも小さくなるよ
うに設定されている。
【００３９】本体５１の下面には一定高さの正方形枠形
状に形成された位置決め部５５が凹部５２と同数個、各
凹部５２に対応するようにそれぞれ配されて垂直下向き
に突設されており、各位置決め部５５は支持部５３群お
よび窓孔５４に同心的になるようにそれぞれ配設されて
いる。位置決め部５５はその内径がパッケージ２５の外
径と略等しく形成されているとともに、その高さは積み
重ねられた時にその下端辺がパッケージ２５の上端面よ
りも下方に位置するように設定されている。また、位置
決め部５５の内側側壁面は下方に行くにしたがって次第
にパッケージ２５から離間するように傾斜されている。
【００４０】本体５１の上面および下面の中央には中央
雌嵌合部５６と中央雄嵌合部５７とが、互いに対応する
ようにそれぞれ配されて一体的に形成されており、雌雄
の嵌合部５６および５７は互いに嵌合し得るように真円
形にそれぞれ形成されている。また、本体１１の上面お
よび下面には周辺雌嵌合部５８と周辺雄嵌合部５９とが
４組、中央嵌合部５６、５７の径方向外側における十字
線上の位置において互いに対応するようにそれぞれ配さ
れて一体的に形成されており、雌雄の嵌合部５８および
５９は互いに嵌合し得るようにそれぞれ設定されている
とともに、各雌嵌合部５８は径方向に細長い穴形状にそ
れぞれ形成されている。
【００４１】次に、前記構成に係るＴＱＦＰ・ＩＣ２９
のこのＴＱＦＰ・ＩＣ用収納容器５０への収納方法、並
びにその作用を説明する。
【００４２】前記構成に係るＴＱＦＰ・ＩＣ用収納容器
５０は使用される際、同一性を有する構成のものが多数
個製造されて用意される。
【００４３】この収納容器５０に前記構成に係るＴＱＦ
Ｐ・ＩＣ２９が収納される際、ＴＱＦＰ・ＩＣ２９はア
ウタリード１９ｂの開放側先端を下向きにされた状態、
すなわち、このＴＱＦＰ・ＩＣ２９についての通常の表
面実装状態で、そのパッケージ２５が支持部５３群上に
載置されて、凹部５２内に収められる。このとき、パッ
ケージ２５の３つのコーナ部に没設された各位置決め凹
部２６に、各支持部５３の上端部がそれぞれ嵌入され
る。この各位置決め凹部２６と各支持部５３との嵌合に
より、ＴＱＦＰ・ＩＣ２９は凹部５２内に偏心せずに適
正な姿勢で位置決めされた状態に収容されることにな
る。
【００４４】ある収納容器５０の本体５１における全て
の凹部５２内にＴＱＦＰ・ＩＣ２９が収納された後、そ
の収納容器５０の本体５１上に別の収納容器５０の本体
５１が積み重ねられる。このとき、上段の本体５１にお
ける下面に一体的に形成された雄嵌合部５７および５９
が、下段の本体５１における上面にこれらとそれぞれ対
応するように形成された雌嵌合部５６および５８にそれ
ぞれ嵌入される。この嵌合により、上下の収納容器５０
と５０とにおける本体５１と５１とが適正に位置合わせ
されることになる。このとき、中央の雌雄の嵌合部５６
および５７は互いに嵌合する真円形状にそれぞれ形成さ
れているが、周辺部の雌嵌合部５８は径方向に細長く形
成されているため、本体５１、５１の反り等の変形を吸
収することができる。
【００４５】このようにして、凹部５２にＴＱＦＰ・Ｉ
Ｃ２９が収納された収納容器５０上に、別の収納容器５
０が適正に位置合わせされて積み重ねられると、上段の
収納容器５０の本体５１下面に突設されている位置決め
部５５の内周面が、下段の収納容器５０の凹部５２に収
納されているＴＱＦＰ・ＩＣ２９のパッケージ２５の外
周面に近接して臨む状態になる。そして、上段の収納容
器５０の下面がパッケージ２５に近接するため、ＴＱＦ
Ｐ・ＩＣ２９は横方向および上下方向の移動を規制され
た状態になる。
【００４６】ここで、位置決め部５５の内周面が傾斜面
に形成されているため、ＴＱＦＰ・ＩＣ２９の各位置決
め凹部２６と各支持部５３とが嵌合せずに、パッケージ
２５が凹部５２の中心に対して偏心して収容されていた
場合、位置決め部５５の傾斜面にパッケージ２５の上肩
部が倣うことにより、パッケージ２５は凹部５２に対し
て自動的に心合わせされ、その結果、各位置決め凹部２
６と各支持部５３とは自動的に嵌合されることになる。
【００４７】その結果、ＴＱＦＰ・ＩＣ２９は凹部５２
内において、横方向の移動をパッケージ２５が各位置決
め凹部２６と各支持部５３との嵌合により規制されると
ともに、上下方向の移動を支持部５３および上段の収納
容器５０の下面により規制された状態になるため、その
収納状態における内部の遊動を停止されることになる。
この場合、各支持部５３は各位置決め凹部２６にそれぞ
れ嵌合しているため、凹部５２の深さ、すなわち、収納
容器５０の厚さが増加するのを抑制することができる。
【００４８】このようにして、ＴＱＦＰ・ＩＣ２９は凹
部５２内の収納状態において遊動することを規制される
ため、アウタリード１９ｂの曲がり事故や、パッケージ
２５の破損事故の発生は未然、かつ、確実に防止される
ことになる。
【００４９】収納されたＴＱＦＰ・ＩＣ２９を各収納容
器５０から取り出したい場合には、上段の収納容器５０
の各凹部５２からＴＱＦＰ・ＩＣ２９を順次取り出して
行けばよい。また、上段の収納容器５０を垂直に持ち上
げて下段の収納容器５０上から取り外せば、下段の収納
容器５０の凹部５２からＴＱＦＰ・ＩＣ２９を取り出す
ことができる。
【００５０】ＴＱＦＰ・ＩＣ２９を各収納容器５０の凹
部５２からピックアップする際、本実施例においては、
パッケージ２５が上向きに収納されているため、ピック
アップし易いとともに、各ＴＱＦＰ・ＩＣ２９について
の電気的特性試験や実装作業時等における取り扱いにき
わめて便利である。
【００５１】前記実施例によれば次の効果が得られる。 ＴＱＦＰ・ＩＣのパッケージの３つのコーナ部に位
置決め凹部をそれぞれ没設し、これら凹部に下段の収納
容器における凹部の底面に形成された支持部を嵌合させ
ることによって、被収納物としてのＴＱＦＰ・ＩＣの横
移動を規制する。また、上段の収納容器における位置決
め部によって下段に収納されたＴＱＦＰ・ＩＣの上下移
動を規制する。このように構成することにより、収納容
器での収納状態において被収納物としてのＴＱＦＰ・Ｉ
Ｃの遊動を全方向について確実に防止することができる
ため、被収納物としてのＴＱＦＰ・ＩＣの破損事故等を
未然かつ確実に防止することができるとともに、多数個
のものを安全に収納することができる。
【００５２】 同一性を有する収納容器を多数枚製作
すればよいため、大量生産に適し、コスト増を抑制する
ことができる。
【００５３】 本体に雌雄の嵌合部をそれぞれ設ける
ことにより、収納容器同士を互いに積み重ねた状態にお
いて荷崩れを防止することができるとともに、互いの位
置合わせを確保することができるため、前記の安全な
収納状態を一層確実化させることができる。
【００５４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５５】例えば、本体に没設されている凹部は、本
体上面空間を区画するように複数個形成するに限らず、
全体にわたって一体的に形成してもよい。
【００５６】パッケージに複数個配設される位置決め凹
部は、パッケージのコーナ部にそれぞれ配設するに限ら
ず図１１に示されているように、パッケージの各辺にそ
れぞれ配設してもよい。
【００５７】また、位置決め凹部は正方形穴形状に形成
するに限らず、図１２に示されているように半円形の穴
形状や、一部が切り欠かれている角柱形状等でよく、要
は、被収納物の少なくとも一部に係合することにより、
その横移動を規制し得る構成であればよい。
【００５８】前記に対応させて、収納容器側の支持部は
正方形の角柱形状に形成するに限らず、半円形や、一部
が切り欠かれた角柱形状に形成してもよく、要は、被収
納物としての半導体装置に形成された位置決め凹部に嵌
合した状態で被収納物としての半導体装置を凹部の底面
から浮かせるとともに、複数枚の収納容器が積み重ねら
れた状態において、上段の収納容器における下端面を下
段の収納容器に収納された被収納物半導体装置の上向き
面に近接させ得るように構成すればよい。
【００５９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＴＱＦ
Ｐ・ＩＣに適用した場合について説明したが、それに限
定されるものではなく、通常のＱＦＰ・ＩＣやＴＱＦＩ
・ＩＣ、ＱＦＩ・ＩＣ等の表面実装形パッケージを備え
ているＩＣ、その他の半導体装置、および、これらを収
納する収納容器全般に適用することができる。
【００６０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００６１】半導体装置のパッケージの裏面に位置決め
凹部をそれぞれ没設し、この位置決め凹部に下段の収納
容器における凹部の底面に形成された支持部を嵌合させ
ることによって、被収納物としての半導体装置の横移動
を規制する。また、上段の収納容器における位置決め部
によって下段に収納された半導体装置の上下移動を規制
する。このように構成することにより、収納容器での収
納状態において被収納物としての半導体装置の遊動を全
方向について確実に防止することができるため、被収納
物としての半導体装置の破損事故等を未然かつ確実に防
止することができるとともに、多数個のものを安全に収
納することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるＴＱＦＰ・ＩＣ用収納
容器のＴＱＦＰ・ＩＣ収納状態を示す拡大部分縦断面図
である。
【図２】本発明の一実施例であるＴＱＦＰ・ＩＣを示す
一部切断正面図および底面図である。
【図３】そのＴＱＦＰ・ＩＣの製造方法に使用される多
連リードフレームを示す一部省略平面図である。
【図４】ペレットおよびワイヤ・ボンディング工程後を
示す一部省略平面図である。
【図５】樹脂封止パッケージの成形工程を示す一部省略
縦断面図である。
【図６】樹脂封止パッケージ成形後の組立体を示す一部
省略一部切断平面図である。
【図７】ＴＱＦＰ・ＩＣの実装状態を示す斜視図であ
る。
【図８】ＴＱＦＰ・ＩＣ用収納容器を示す一部省略平面
図および一部切断正面図である。
【図９】その拡大部分平面図である。
【図１０】その拡大部分底面図である。
【図１１】本発明の他の実施例であるＴＱＦＰ・ＩＣを
示す一部切断正面図および底面図である。
【図１２】本発明の別の他の実施例であるＴＱＦＰ・Ｉ
Ｃを示す一部切断正面図および底面図である。
【符号の説明】
１１…多連リードフレーム、１２…単位リードフレー
ム、１３…外枠、１４…セクション枠、１５…ダム吊り
部材、１６…ダム部材、１６ａ…ダム、１７…タブ吊り
リード、１８…タブ、１９…リード、１９ａ…インナ部
（インナリード）、１９ｂ…アウタ部（アウタリー
ド）、２１…ボンディング層、２２…ペレット、２２ａ
…ボンディングパッド、２３…ワイヤ、２４…組立体、
２５…樹脂封止パッケージ、２６…位置決め凹部、２７
…方向表示マーク、２８…樹脂封止パッケージ成形後の
組立体、２９…ＱＦＰ・ＩＣ（半導体装置）、３０…ト
ランスファ成形装置、３１…上型、３２…下型、３３…
キャビティー、３３ａ…上型キャビティー凹部、３３ｂ
…下型キャビティー凹部、３４…ポット、３５…プラン
ジャ、３６…カル、３７…ランナ、３８…ゲート、３９
…逃げ凹所、４０…位置決め凹部形成用凸部、４１…レ
ジン、４２…プリント配線基板、４３…ランド、５０…
収納容器、５１…本体、５２…凹部、５３…支持部、５
４…窓孔、５５…位置決め部、５６…中央雌嵌合部、５
７…中央雄嵌合部、５８…周辺雌嵌合部、５９…周辺雄
嵌合部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 幸弘 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 中村 伸一 東京都豊島区東池袋５丁目７−３ ユニテ クノ株式会社内 (72)発明者 石田 順司 東京都豊島区東池袋５丁目７−３ ユニテ クノ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットと、半導体ペレットの各
    ボンディングパッドに電気的に接続されている複数本の
    リードと、半導体ペレットおよびリードの一部を樹脂封
    止するパッケージとを備えている半導体装置において、 前記樹脂封止パッケージの実装面側を向く主面に収納容
    器への収納時の遊動を防止するための位置決め凹部が没
    設されていることを特徴とする半導体装置。
  2. 【請求項２】 前記位置決め凹部が、複数箇所に配設さ
    れていることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記位置決め凹部が１個、非対称形状に
    形成されていることを特徴とする請求項１に記載の半導
    体装置。
  4. 【請求項４】 請求項１に記載されている半導体装置を
    収納する収納容器であって、同一性を有するものが複数
    枚用意され、互いに上下に重ね合わされて使用される収
    納容器において、 平板形状に形成されている本体と、本体の上面に没設さ
    れている凹部と、凹部の底面に上向きに突設され、被収
    納物半導体装置をこれに没設された凹部に嵌合した状態
    で載置するように構成されている位置決め支持部と、こ
    の支持部に対向する本体の下面に下向きに突設され、下
    側の収納容器における支持部に載置された被収納物半導
    体装置の上面に近接して上下移動を規制するように構成
    されている位置決め部とを備えていることを特徴とする
    収納容器。
JP3347826A 1991-12-03 1991-12-03 半導体装置およびその収納容器 Pending JPH05160297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3347826A JPH05160297A (ja) 1991-12-03 1991-12-03 半導体装置およびその収納容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3347826A JPH05160297A (ja) 1991-12-03 1991-12-03 半導体装置およびその収納容器

Publications (1)

Publication Number Publication Date
JPH05160297A true JPH05160297A (ja) 1993-06-25

Family

ID=18392864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3347826A Pending JPH05160297A (ja) 1991-12-03 1991-12-03 半導体装置およびその収納容器

Country Status (1)

Country Link
JP (1) JPH05160297A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093824A (ja) * 2000-09-13 2002-03-29 Fujitsu Ltd 電子部品、整列パレット、及び、電子部品のアライメント方法
JP2010258308A (ja) * 2009-04-27 2010-11-11 Sharp Corp 半導体装置およびコネクタ
JP2018020828A (ja) * 2016-08-05 2018-02-08 日本航空電子工業株式会社 収納用トレイ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093824A (ja) * 2000-09-13 2002-03-29 Fujitsu Ltd 電子部品、整列パレット、及び、電子部品のアライメント方法
JP2010258308A (ja) * 2009-04-27 2010-11-11 Sharp Corp 半導体装置およびコネクタ
US8608388B2 (en) 2009-04-27 2013-12-17 Sharp Kabushiki Kaisha Semiconductor device and connector
JP2018020828A (ja) * 2016-08-05 2018-02-08 日本航空電子工業株式会社 収納用トレイ

Similar Documents

Publication Publication Date Title
US5665651A (en) Process for encapsulating a semiconductor device and lead frame
US20040150086A1 (en) Semiconductor package having reduced thickness
US6028356A (en) Plastic-packaged semiconductor integrated circuit
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
CN218241836U (zh) 半导体封装器件及引线框架
US20040084757A1 (en) Micro leadframe package having oblique etching
JPH05160297A (ja) 半導体装置およびその収納容器
US5468991A (en) Lead frame having dummy leads
US20020140064A1 (en) Semiconductor chip package and lead frame structure thereof
JPH09121015A (ja) 半導体装置
JP2631520B2 (ja) 樹脂封止パッケージの成形方法
US20060201709A1 (en) Low profile small outline leadless semiconductor device package
JP3784637B2 (ja) 半導体装置およびその収納容器並びに実装構造体
JP3173308B2 (ja) 半導体集積回路装置
KR19980054997A (ko) 적층형 반도체 패키지
JP3747991B2 (ja) 半導体装置の製造方法
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100478679B1 (ko) 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형
JPH11195743A (ja) 半導体装置およびその製造方法
KR20010026512A (ko) 멀티 칩 패키지
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR960003855B1 (ko) 수지봉합형 반도체장치 및 그 리드 플레임
KR0179922B1 (ko) 직립형 패키지
KR970002135B1 (ko) 반도체 장치 및 그 제조방법