JP3784637B2 - 半導体装置およびその収納容器並びに実装構造体 - Google Patents

半導体装置およびその収納容器並びに実装構造体 Download PDF

Info

Publication number
JP3784637B2
JP3784637B2 JP2000349732A JP2000349732A JP3784637B2 JP 3784637 B2 JP3784637 B2 JP 3784637B2 JP 2000349732 A JP2000349732 A JP 2000349732A JP 2000349732 A JP2000349732 A JP 2000349732A JP 3784637 B2 JP3784637 B2 JP 3784637B2
Authority
JP
Japan
Prior art keywords
tcp
semiconductor device
pocket
semiconductor
tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000349732A
Other languages
English (en)
Other versions
JP2002158262A (ja
Inventor
雅子 佐々木
智明 下石
寿雄 中村
誠一 市原
寛 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2000349732A priority Critical patent/JP3784637B2/ja
Publication of JP2002158262A publication Critical patent/JP2002158262A/ja
Application granted granted Critical
Publication of JP3784637B2 publication Critical patent/JP3784637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその収納容器並びに実装構造体に関し、例えば、メモリモジュールを構成するのに好適な半導体装置に利用して有効な技術に関する。
【0002】
【従来の技術】
記憶の容量が大きいメモリモジュールとして、テープ・キャリア・パッケージ(Tape Carrier Package。以下、TCPという。)を備えた半導体集積回路装置(以下、ICという。)が複数個、矩形の平板形状に形成されたモジュール基板に一列横隊に並べられて実装されているものがある。TCPはテープ・オートメイテッド・ボンディング(Tape AutomatedBonding。以下、TABという。)技術を利用したパッケージであり、半導体ペレットがTAB技術のテープ(以下、TABテープという。)にインナリード・ボンディング装置を使用したインナリード・ボンディング方法によって機械的かつ電気的に接続され、半導体ペレットとインナリード・ボンディング部とがポッティング方法または加圧成形方法によって成形された樹脂封止体によって樹脂封止されている。
【0003】
一般に、TCPを備えたIC(以下、TCP・ICという。)がその製造工程からメモリモジュールの組立工程に輸送されるに際してはトレーが使用される。すなわち、TCP・IC用のトレーは長方形の平盤形状に形成された本体に多数個のポケットが碁盤の目のように縦横に配列されて没設されており、TCP・ICはトレーのポケットに一個ずつ収納されて係合部によって位置決め保持されて輸送される。
【0004】
なお、TCPを述べてある例としては、株式会社日経BP社1993年5月31日発行「実践講座VLSIパッケージング技術(下)」P72〜P103、がある。
【0005】
【発明が解決しようとする課題】
従来のメモリモジュールにおいて、記憶容量を増加するためにTCP・ICのモジュール基板への実装数を増加させたい場合には、TCP・ICの縦の寸法を縮小してモジュール基板へ二列横隊に並べることが、考えられる。
【0006】
しかし、TCP・ICの記憶容量を減少させずにTCP・ICの縦の寸法を縮小するのにTCP・ICのTABテープの半導体ペレットからのはみ出し部分の寸法を縮小すると、TCP・ICがトレーによって輸送される際にTCP・ICとポケットとの位置決めを確保するのに必要な係合部の係合代が小さくなるため、トレーでの輸送中に、TCP・ICがポケットに対して遊動したりポケットから飛び出したりする不具合が発生するという問題点があることが本発明者によって明らかにされた。
【0007】
本発明の目的は、半導体装置と収納容器との位置決めを確保することができる半導体装置およびその収納容器を提供することにある。
【0008】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0010】
すなわち、複数本のインナリードと各インナリードにそれぞれ一体のアウタリードとが敷設されたテープに、半導体ペレットが前記複数本のインナリードに機械的かつ電気的に接続されている半導体装置において、
前記テープの互いに平行な一対の辺における前記半導体ペレットからのはみ出し部分に係合凹部がそれぞれ形成されているとともに、各係合凹部の両端部には一対の切込み部がそれぞれ形成されており、これら切込み部の底は前記係合凹部の中央部の底よりも前記半導体ペレット側にそれぞれ位置されていることを特徴とする。
【0011】
前記した手段によれば、テープの半導体ペレットからのはみ出し部分を縮小しても、各係合凹部の両端部に一対の切込み部がそれぞれ形成されている分だけ、収納容器のポケットの係合部との係合代を余計に確保することができるため、収納容器での輸送中に、半導体装置がポケットに対して遊動したり飛び出したりする不具合が発生するのを未然に防止することができる。
【0012】
【発明の実施の形態】
図1は本発明の一実施の形態であるTCP・ICのトレーのポケットでの収納状態を示しており、(a)は平面図、(b)は(a)のb−b線に沿う正面断面図である。図2は本発明の一実施の形態であるトレーを示しており、(a)は一部省略平面図、(b)は一部切断正面図である。図3は本発明の一実施の形態であるTCP・ICを使用したメモリモジュールの正面図である。図4以降は本発明の一実施の形態であるTCP・ICの製造方法を説明するための各説明図である。
【0013】
本実施の形態において、本発明に係る半導体装置は、機能的にはメモリICとして構成され、パッケージ的にはTCP・ICとして構成されている。そして、このメモリ機能を有するTCP・IC(以下、TCP・ICという。)は図2に示されているトレーに図1に示されているように収納されて、図3に示されているメモリモジュールを製造する工程に輸送されるようになっている。まず、本実施の形態に係るTCP・ICの構成を図4以降に示されている製造方法に沿って説明する。
【0014】
本実施の形態に係るTCP・ICの製造方法には、図4に示されている半導体ペレットが使用される。半導体ペレット1は半導体素子を含む集積回路が作り込まれて長方形の平板形状に切り出された半導体集積回路の構造体であり、メモリの機能を発揮するように構築されている。すなわち、半導体ペレット(以下、ペレットという。)1は、TCP・ICの製造方法における所謂前工程において半導体ウエハの状態でメモリ素子を含む集積回路を作り込まれた後に、長方形の平板形状に切り出されて、TCP・ICの製造方法の後工程であるインナリード・ボンディング工程に供給される。ペレット1の一主面(以下、上面とする。)にはバンプ電極2が複数個、長辺に平行な中心線上に配列されて上向きに突設されている。
【0015】
本実施の形態に係るTCP・ICの製造方法には、図5に示されているTABテープが使用される。TABテープ10はポリイミド樹脂等の絶縁性を有する材料が用いられて製造されたテープ本体11を備えており、テープ本体11には送り孔12が多数個、両端辺に沿うように所定の間隔で配列されている。テープ本体11の中心線上にはデバイスホール13が多数個、所定の間隔で配列されて開設されている。但し、便宜上、TABテープ10は一単位のみが図示されている。各デバイスホール13は略長方形の長孔に形成されており、長軸方向がテープ本体11の中心線に直交されている。各デバイスホール13の両長辺の外側(以下、左側および右側とする。)には左右で一対のアウタリードホール14、14が左右対称形に開設されており、両アウタリードホール14、14はデバイスホール13の長辺よりも長い長孔に形成され、長軸方向がテープ本体11の中心線に直交されている。
【0016】
テープ本体11の一主面(以下、上面とする。)には複数本のインナリード15が各デバイスホール13毎に敷設されており、インナリード15群はデバイスホール13の両方の長辺に直交するように配列され、その先端部はデバイスホール13の内部に突き出してペレット1のバンプ電極2のそれぞれに対向するようになっている。各インナリード15にはアウタリード16がそれぞれ一体的に連結されており、アウタリード16群はインナリード15と反対側がアウタリードホール14を横断するように敷設されて、かつ、アウタリードホール14の長手方向(以下、前後方向とする。)に配列されている。
【0017】
デバイスホール13の左右の長辺と左右のアウタリードホール14、14との間には左右で一対のレジン流通孔17、17が左右対称形に開設されており、レジン流通孔17、17はデバイスホール13の長辺よりも若干長めの長孔に形成され、長軸方向がテープ本体11の中心線に直交されている。デバイスホール13の前後の短辺の外側には係合凹部を構成するための前後で一対のスリット18、18が前後対称形に開設されており、前後のスリット18、18の左右方向の寸法は左右のレジン流通孔17、17の左辺と右辺との間隔と略等しくなっている。前後のスリット18、18のデバイスホール13側である内側辺における左右両端部には左右の切込み部19、19がそれぞれ切り込まれており、左右の切込み部19、19の底はスリット18の中央部の底よりもデバイスホール13側にそれぞれ位置されている。
【0018】
以上のように構成されたペレット1およびTABテープ10およびインナリード・ボンディング工程にそれぞれ供給され、インナリード・ボンディング装置によってインナリード・ボンディング方法を実施されることにより、図6に示されているように、TABテープ10にペレット1が接続端子部20によって機械的かつ電気的に接続された組立体21を製造される。すなわち、図6に示されているように、ペレット1はTABテープ10のデバイスホール13にバンプ電極2が各インナリード15の先端部に整合された状態で下方から挿入されており、バンプ電極2がインナリード15にインナリード・ボンディングによって熱圧着されてなる接続端子部20によって機械的かつ電気的に接続されている。
【0019】
インナリード・ボンディング工程においてペレット1がTABテープ10に機械的かつ電気的に接続されてなる組立体21は、樹脂封止体成形工程に供給される。樹脂封止体成形工程において、組立体21には樹脂封止体22が各ペレット1毎にポッティング法によって成形され、図7に示されている成形品23が製造される。
【0020】
すなわち、図7に示されている成形品23において、樹脂封止体22の左右前後の縁辺は左側のアウタリードホール14の右側縁辺、右側のアウタリードホール14の左側縁辺、前側スリット18の後側縁辺および後側スリット18の前側縁辺にそれぞれ沿った状態になっており、樹脂封止体22はペレット1、インナリード15群および接続端子部20群を樹脂封止した状態になっている。また、樹脂封止体22はレジンがレジン流通孔17、17を上下方向に流通することによりTABテープ10の上下方向で一体的に連結した状態になっている。
【0021】
樹脂封止体22が成形された成形品23はテープ切断工程に供給される。テープ切断工程において、成形品23は図7に示されている切断線24に沿って切断されることにより、図1に示されているTCP・IC25が製造される。すなわち、図1に示されているように、TCP・IC25は切断線24によって切断されたTABテープ10の四辺のうち一方の互いに平行な一対の辺である前辺および後辺における樹脂封止体22からのはみ出し部分にスリット18、18からなる係合凹部26、26がそれぞれ形成されているとともに、前後の係合凹部26、26の左右の両端部には一対の切込み部19、19がそれぞれ形成されており、これら切込み部19の底辺は係合凹部の中央部の底辺よりも樹脂封止体22寄りにそれぞれ位置されている。
【0022】
以上のようにして製造されたTCP・IC25は図2に示されているトレーのポケットに図1に示されているように収納されて、メモリモジュール製造工程に輸送される。
【0023】
図2に示されているTCP・IC用収納容器としてのトレー30は、長方形の平板形状に形成された本体31を備えており、本体31は塩化ビニール等の樹脂が用いられて射出成形法や圧縮成形法および押出成形法等の金型成形法(meltforming)によって一体成形されている。本体31の上面には複数個の収納凹部であるポケット32が縦横に規則的に整列されて同一形状にそれぞれ没設されており、各ポケット32は収納しようとするTCP・IC25の外形に大きめに相似した四角形の穴形状に形成されている。ポケット32の深さは収納しようとするTCP・IC25の樹脂封止体22の全高よりも若干だけ深くなるように設定されている。ちなみに、離型の必要上、ポケット32の立ち上がり側面はその内径が上方に行くに従って次第に大きくなるようにテーパ形状に形成されている。
【0024】
本体31の長手方向の左端および右端には左右で一対の把手33、33が径方向外向きにそれぞれ突設されている。また、本体31の短手方向の一方の側面の中央部にはトレー30の向きを表示するための表示溝34が没設されている。さらに、本体31の下面における左右両端部には左右で一対の切欠部35、35が左右対称形に没設されており、両切欠部35、35はトレー30をハンドリング装置(図示せず)によって自動的に搬送する場合にアームの先端部を下側から係合し得るように構成されている。
【0025】
そして、空のトレー30やTCP・IC25が満杯になった実トレー30は複数枚が上下に積み重ねられて多段積みされる。このように多段積みされた際の荷崩れを防止するためや、上下に重ねられたトレー30、30同士の位置合わせを確保するために、図2に示されているように、トレー30の本体31の外周部における上下面には、互いに嵌合する雄嵌合部36と雌嵌合部37とがそれぞれ形成されている。
【0026】
図1に詳示されているように、トレー30のポケット32の四枚の側面のうち一方の互いに平行な一対の側面である前面および後面には、左右で一対の係合凸部38、38がそれぞれ径方向内向きに突設されており、これら係合凸部38は被収納物であるTCP・IC25の各係合凹部26の左右の切込み部19、19に先端部が挿入し得るように設定されている。
【0027】
次に、前記構成に係るトレー30の使用方法および作用効果を説明する。
【0028】
前記構成に係るトレー30は使用される際に、同一の構成を有するものが多数枚製造されて用意される。TCP・IC25がトレー30に収納されるに際して、図1に示されているように、TCP・IC25はペレット1側が上向きにされた状態でポケット32の底面の上に載置されて、ポケット32内に納められる。このTCP・IC25のポケット32への収納に際して、TCP・IC25の係合凹部26の左右の切込み部19、19にはポケット32の左右の係合凸部38、38の先端部がそれぞれ挿入される。
【0029】
以上のようにして収容されたTCP・IC25のポケット32への収納状態において、TCP・IC25の係合凹部26の左右の内側縁辺にはポケット32の左右の係合凸部38、38の外側縁辺がそれぞれ近接して対峙した状態になるため、TCP・IC25はポケット32に対して左右の位置を規制された状態になる。また、TCP・IC25の係合凹部26の左右の切込み部19、19にそれぞれ挿入したポケット32の左右の係合凸部38、38の先端辺は左右の切込み部19、19の底辺にそれぞれ近接して対峙した状態になるため、TCP・IC25はポケット32に対して前後の位置を規制された状態になる。
【0030】
この係合凸部38と係合凹部26との係合による位置規制状態において、ポケット32の左右の係合凸部38、38の先端部がTCP・IC25の係合凹部26の左右の切込み部19、19にそれぞれ挿入して、ポケット32の左右の係合凸部38、38の外側縁辺がTCP・IC25の係合凹部26の左右の内側縁辺に対峙した状態になっているため、図1に示されているように、係合凸部38と係合凹部26との係合代39は充分に確保された状態になっている。
【0031】
このようにしてTCP・IC25はポケット32の内部において係合凹部26と係合凸部38、38との大きな係合代39をもって確実に位置規制された状態になっているため、TCP・IC25はポケット32の内部において遊動することはなく、アウタリード16がポケット32の側面に衝突して曲がったり変形したりする事故や、TCP・IC25がポケット32から飛び出したりする事故は未然に防止されることになる。
【0032】
一番目のトレー30における全てのポケット32内にTCP・IC25が収納された後に、一番目のトレー30の本体31の上に二番目のトレー30の本体31が積み重ねられる。この際、上段の本体31の外周部における下面に一体的に形成された雌嵌合部37が、下段の本体31の外周部における上面に形成された雄嵌合部36に嵌入される。この嵌合によって、上段のトレー30と下段のトレー30とが適正に位置合わせされることになる。
【0033】
このようにして、ポケット32にTCP・IC25が収納された一番目のトレー30の上に、二番目のトレー30が適正に位置合わせされて積み重ねられると、下段のトレー30の各ポケット32にそれぞれ収納されたTCP・IC25が上段のトレー30の下面に近接するため、下段のトレー30の各ポケット32にそれぞれ収納されたTCP・IC25は上下移動が規制された状態になる。
【0034】
以上のようにして、上段のトレー30を被せられた下段のトレー30におけるポケット32に収納されたTCP・IC25は、ポケット32内において横方向の移動を係合凹部26と係合凸部38、38との係合によって規制されるとともに、上下方向の移動を上段のトレー30の下面により規制された状態になるため、その収納状態における内部の遊動を停止されることになる。すなわち、TCP・IC25はポケット32の収納状態において遊動したり飛び出したりする事故を未然かつ確実に防止されることになる。
【0035】
多数個のTCP・IC25が保管されたり輸送されたりする場合には、TCP・IC25が収納された同一のトレー30が多数段に積み上げられることになる。多数段に積み上げられた中間段のトレー30は前述した下段のトレー30の役目と上段のトレー30の役目を同時に果たすことになる。
【0036】
以上のようにしてトレー30に保管された状態でTCP・IC25はメモリモジュール製造工程に供給され、トレー30のポケット32から一個ずつ取り出されて図3に示されているように実装される。
【0037】
図3に示されているように、TCP・IC25の実装構造体としてのメモリモジュール40は本体41を備えており、本体41はガラス含浸エポキシ樹脂やセラミック等の絶縁材料が使用されて長方形の平板形状に形成されている。本体41の短辺はTCP・IC25の長辺の二倍よりも充分に大きく設定されており、TCP・IC25が縦長に配置された状態で二列横隊に並べることができるようになっている。この際、本実施の形態に係るTCP・IC25の縦の寸法は短縮されているため、本体41の短辺の寸法を必要以上に大きく設定しなくとも、TCP・IC25を二列に並べることができる。本体41の正面および背面における一方の長辺(以下、下端辺とする。)には複数個の外部端子42が互いに平行に並べられてそれぞれ形成されている。
【0038】
そして、図3に示されているメモリモジュール40においては、TCP・IC25が十八個ずつ、本体41の正面および背面(但し、図3では正面側だけが図示されている。)にそれぞれ二列横隊に並べられて実装されている。
【0039】
以上のように本実施の形態に係るメモリモジュール40においては、正面および背面にTCP・IC25を二列横隊に並べて実装することができるため、記憶容量を飛躍的に高めることができる。
【0040】
前記実施の形態によれば、次の効果が得られる。
【0041】
1) TCP・ICの前後の辺に両端部に切込み部を有した係合凹部をそれぞれ形成し、このTCP・IC用のトレーのポケットに係合凹部に対応した係合凸部をそれぞれ形成することにより、TCP・ICのポケットへの収納状態において、係合凸部と係合凹部とを大きな係合代をもって係合させることができるため、TCP・ICがポケットに対して遊動したりポケットから飛び出したりする事故が発生するのを防止することができる。
【0042】
2) TCP・ICがポケットに対して遊動したりポケットから飛び出したりする事故が発生するのを未然に防止することにより、TCP・ICのアウタリードがポケットの側面に衝突して曲がったり変形したりする事故や、TCP・ICがポケットから飛び出して破損したりする事故を未然に防止することができる。
【0043】
3) トレーのポケットの係合凸部との大きな係合代を確保するのにTCP・ICの係合凹部の両端部に切込み部を設けることにより、係合代を拡大しつつTCP・ICの縦の寸法を縮小することができる。
【0044】
4) TCP・ICの縦の寸法を縮小することにより、メモリモジュールに対してTCP・ICを二列横隊に実装することができるため、メモリモジュールの記憶容量を飛躍的に高めることができる。
【0045】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0046】
TCP・ICのアウタリードは図1に示されているようにビームリード形状に形成するに限らず、図8に示されているように、ガルウイング形状に形成してもよい。ガルウイング形状のアウタリード16Aを備えたTCP・IC25Aを収納するトレー30Aにおいては、ポケット32の底面上にガルウイング形状のアウタリード16Aを浮かせた状態で下から支持する支持台32Aが突設されている。
【0047】
TCP・ICを収容する収納容器はトレー構造に構成するに限らず、キャリアテープ構造に構成してもよい。
【0048】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリモジュールに使用されるTCP・ICに適用した場合について説明したが、それに限定されるものではなく、他の用途に使用されるTCP・ICやトランジスタアレーおよび電子部品等の半導体装置全般に適用することができる。
【0049】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0050】
半導体装置のテープの前後の辺に両端部に切込み部を有した係合凹部をそれぞれ形成し、この半導体装置の収納容器のポケットに係合凹部に対応した係合凸部をそれぞれ形成することにより、半導体装置のポケットへの収納状態において、係合凸部と係合凹部とを大きな係合代をもって係合させることができるため、半導体装置がポケットに対して遊動したりポケットから飛び出したりする事故が発生するのを防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるTCP・ICのトレーのポケットでの収納状態を示しており、(a)は平面図、(b)は(a)のb−b線に沿う正面断面図である。
【図2】本発明の一実施の形態であるトレーを示しており、(a)は一部省略平面図、(b)は一部切断正面図である。
【図3】本発明の一実施の形態であるTCP・ICを使用したメモリモジュールの正面図である。
【図4】本発明の一実施の形態であるTCP・ICの製造方法に使用されるペレットを示しており、(a)は平面図、(b)は正面図である。
【図5】同じくTABテープを示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
【図6】インナリード・ボンディング後を示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
【図7】樹脂封止体成形後を示しており、(a)は平面図、(b)は(a)のb−b線に沿う断面図である。
【図8】本発明の他の実施の形態であるTCP・ICのトレーのポケットでの収納状態を示しており、(a)は平面図、(b)は(a)のb−b線に沿う正面断面図である。
【符号の説明】
1…ペレット、2…バンプ電極、10…TABテープ、11…テープ本体、12…送り孔、13…デバイスホール、14…アウタリードホール、15…インナリード、16…アウタリード、17…レジン流通孔、18…スリット、19…切込み部、20…接続端子部、21…組立体、22…樹脂封止体、23…成形品、24…切断線、25…TCP・IC(半導体装置)、26…係合凹部、30…トレー(収納容器)、31…本体、32…ポケット、33…把手、34…表示溝、35…切欠部、36…雄嵌合部、37…雌嵌合部、38…係合凸部、39…係合代、40…メモリモジュール、41…本体、42…外部端子、16A…ガルウイング形状のアウタリード、25A…ガルウイング形状のアウタリードを備えたTCP・IC、30A…トレー(収納容器)、32A…支持台。

Claims (5)

  1. 複数本のインナリードと各インナリードにそれぞれ一体のアウタリードとが敷設されたテープに、半導体ペレットが前記複数本のインナリードに機械的かつ電気的に接続されている半導体装置において、
    前記テープの互いに平行な一対の辺における前記半導体ペレットからのはみ出し部分に係合凹部がそれぞれ形成されているとともに、各係合凹部の両端部には一対の切込み部がそれぞれ形成されており、これら切込み部の底は前記係合凹部の中央部の底よりも前記半導体ペレット側にそれぞれ位置されていることを特徴とする半導体装置。
  2. 前記係合凹部は前記テープに予め形成されたスリットによって形成されることを特徴とする請求項1に記載の半導体装置。
  3. 前記一対の係合凹部は前記複数本のアウタリードが配列された辺と直交する二辺にそれぞれ配置されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 請求項1に記載の半導体装置を収納する複数個のポケットを備えている収納容器であって、
    前記ポケットの対向する一対の側壁面に前記係合凹部の両切込み部に係合する一対の係合凸部がそれぞれ突設されていることを特徴とする収納容器。
  5. 請求項1に記載の複数個の半導体装置が隣り合わせに並べられて実装されている半導体装置の実装構造体であって、
    前記複数個の半導体装置が複数列に並べられて実装されているとともに、隣り合わせの列で対向する前記半導体装置同士は前記係合凹部同士が対向されていることを特徴とする半導体装置の実装構造体。
JP2000349732A 2000-11-16 2000-11-16 半導体装置およびその収納容器並びに実装構造体 Expired - Fee Related JP3784637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349732A JP3784637B2 (ja) 2000-11-16 2000-11-16 半導体装置およびその収納容器並びに実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349732A JP3784637B2 (ja) 2000-11-16 2000-11-16 半導体装置およびその収納容器並びに実装構造体

Publications (2)

Publication Number Publication Date
JP2002158262A JP2002158262A (ja) 2002-05-31
JP3784637B2 true JP3784637B2 (ja) 2006-06-14

Family

ID=18823080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349732A Expired - Fee Related JP3784637B2 (ja) 2000-11-16 2000-11-16 半導体装置およびその収納容器並びに実装構造体

Country Status (1)

Country Link
JP (1) JP3784637B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072822B2 (ja) * 2017-06-20 2022-05-23 岐阜プラスチック工業株式会社 運搬用容器
JP2022190600A (ja) * 2021-06-14 2022-12-26 日東電工株式会社 配線回路基板用容器

Also Published As

Publication number Publication date
JP2002158262A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
US5791486A (en) Integrated circuit tray with self aligning pocket
US20060118458A1 (en) Carrier tape for electronic components
US5781415A (en) Semiconductor package and mounting method
US20150115476A1 (en) Module with Stacked Package Components
JP2878564B2 (ja) 半導体パッケージ
US6264037B1 (en) Tray for ball grid array integrated circuit
US6660561B2 (en) Method of assembling a stackable integrated circuit chip
US20150061152A1 (en) Package module with offset stack device
JP3784637B2 (ja) 半導体装置およびその収納容器並びに実装構造体
US6688472B2 (en) Container for electric device
JP3856542B2 (ja) キャリアテープ
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
JPH05160297A (ja) 半導体装置およびその収納容器
JPH092567A (ja) 収納容器
US12051680B2 (en) Semiconductor package aligning interposer and substrate
JP3157249B2 (ja) 半導体装置実装体及び実装方法
JP2002002869A (ja) 収納容器およびそれを使用した半導体装置の収納方法並びに検査方法
JPH08310587A (ja) 収納容器および取出用治具
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
US20020003100A1 (en) Magazine for semiconductor device
JPH01279081A (ja) 収納容器
KR20030001032A (ko) 멀티 스택형 패키지의 실장 구조
JPH08324679A (ja) 収納容器およびヒートシンク付き半導体装置
JPS63152162A (ja) 半導体装置
JPS62249464A (ja) 半導体パツケ−ジ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees