KR100389828B1 - 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이 - Google Patents

Abstract

제조원가를 낮추고, 내부에 포장되는 표면실장형 반도체 패키지의 리드 손상을 억제할 수 있는 트레이에 관하여 개시한다. 이를 위하여 본 발명은, 표면실장형 반도체 패키지가 바둑판형으로 들어가 탑재될 수 있는 복수개의 포켓이 형성되고, 두께가 3-7㎜ 범위인 사각형상의 트레이 본체와, 상기 트레이 본체 귀퉁이에 형성되되, 트레이 본체 위에는 상부 삽입형 슬립락이 형성되고, 트레이 본체 아래에는 하부 삽입형 슬립락이 형성된 슬립락 영역을 구비하는 것을 특징으로 하는 표면실장형 반도체 패키지용 트레이를 제공한다.

Description

표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이{Tray for packing of surface mounting semiconductor package}

본 발명은 반도체 패키지의 제조 및 수납에 사용되는 수단에 관한 것으로, 더욱 상세하게는 표면실장용 반도체 패키지의 제조 및 수납에 사용되는트레이(tray)에 관한 것이다.

반도체 패키징 공정에 있어서, 트레이(tray)는 표면실장형 반도체 패키지의 형상을 조립한 후, 공정간의 이동시에 캐리어(carrier)로 사용되거나, 표면실장형 반도체 패키지의 패키징(packaging) 및 전기적 검사가 완전히 끝난 후, 사용자에게 전달하기 위해 포장시에 캐리어로 사용된다.

도 1은 일반적인 트레이의 평면도이다.

도 1을 참조하면, 일반적인 트레이는, 내구성이 우수한 엔지니어링 플라스틱(engineering plastic)을 재질로 하는 사각형상의 트레이 본체(10)에, 단위 표면실장형 반도체 패키지가 탑재되어 보관될 수 있는 포켓(14)들이 바둑판 형태로 복수개 형성되고, 상기 트레이 본체(10)의 네 귀퉁이에는 사이드 가이더(16)가 각각 네 개가 형성되어 있다.

상기 포켓(10)에는 반도체 패키징 장비에서 상기 트레이 본체를 진공으로 흡착하여 옮길 수 있는 진공 셀(12)들이 일정 위치에 복수개 형성되어 있어서, 상기 트레이를 반도체 패키징 장비에서 자동으로 취급할 수 있다.

도 2는 상기 도1의 X-X'면의 단면도이다.

도 2를 참조하면, 상기 도1에서 사이드 가이더(16) 및 하나의 포켓(14)에 대한 단면 구조를 표시한 도면으로서, 하나의 포켓(14)은, 표면실장형 반도체 패키지 몸체 안착부(18)와, 표면실장형 반도체 패키지 리드 안착부(20)로 이루어진다. 그리고 사이드 가이더(16)는 복수개의 트레이 본체를 상하로 쌓아 처리할 때, 상하에 위치한 트레이가 정 위치로 쌓일 수 있는 홈(groove)을 의미한다. 도면에서 T1은트레이의 두께로서 현재는 국제규격에 의해 7.62㎜로 통일되어 있다.

도 3은 상기 도1의 X-X' 단면방향으로 트레이를 2개 쌓았을 때의 단면도이다.

도 3을 참조하면, 제1 트레이(24)의 포켓에 표면실장형 반도체 패키지(22)를 탑재하여 안착시킨 후, 그 상부에 제2 트레이(26)를 쌓은 상태로서, 사이드 가이더(16)는 상하 방향에서 제1 및 제2 트레이(24, 26)가 올바른 위치에 쌓일 수 있도록 가이드하는 역할을 수행한다.

그러나, 상술한 종래 기술에 의한 표면실장형 반도체 패키지용 트레이는 다음과 같은 문제점들을 지니고 있다.

첫째, 현재 표면실장형 반도체 패키지의 경우, 두께 축소화가 급속히 진행되고 있는 상태이다. 이에 따라, 예전에는 표면실장형 반도체 패키지의 두께가 2㎜에 가까웠으나, 현재를 1㎜ 이하로 떨어지고 있으며, 앞으로는 CSP(Chip Scale Package) 및 마이크로 BGA(Ball Grid Array)의 경우, 약 0.5㎜의 두께로 만들어질 것이 예상되고 있다. 그러나, 이러한 표면실장형 반도체 패키지를 취급하거나 포장하는 캐리어로 사용되는 트레이의 두께는 여전히 7.62㎜로 만들어지고 있기 때문에 트레이를 제조하는 공정에서 제조원가는 여전히 높은 상태이다.

둘째, 상기 사이드 가이더는 상기 트레이가 쌓일 때, 상하 방향에서 트레이가 정위치에 쌓일 수 있도록 가이드(guide) 하지만, 트레이들은 쌓인 상태에서 여전히 일정 간격으로 좌우 방향으로 움직일 수 있다. 따라서, 트레이 형성된 돌출부들에 의하여 포켓 내부에 탑재된 표면실장형 반도체 패키지의 리드가 손상될 수있다. 이렇게 리드가 손상된 반도체 패키지는 인쇄회로기판(PCB)에서 표면 실장(surface mounting)할 때 치명적인 결함이 된다.

본 발명이 이루고자 하는 기술적 과제는 트레이 두께를 얇게하여 원료의 사용량을 줄임으로 말미암아 제조원가를 낮추고, 사이드 가이더 외에 삽입형 슬립락(slip lock)을 추가로 형성함으로써 트레이가 쌓인 상태에서 좌우방향의 움직임을 억제할 수 있는 표면실장형 반도체 패키지용 트레이(tray)를 제공하는데 있다.

도 1 및 도 3은 종래 기술에 의한 표면실장용 반도체 패키지에 사용되는 트레이를 도시한 도면들이다.

도 4 내지 도 10은 본 발명에 의한 표면실장용 반도체 패키지에 사용되는 트레이를 설명하기 위해 도시한 도면들이다.

* 도면의 주요부분에 대한 부호의 설명 *

100: 제1 트레이, 102: 포켓,

104: 진공흡착용 포켓 106: 슬립락(slip lock) 영역,

108: 상부 삽입형 슬립락, 110: 하부 삽입형 슬립락,

112: 제2 트레이, 114: 표면실장형 패키지,

116: 표면실장형 패키지의 리드.

상기 기술적 과제를 달성하기 위하여 본 발명은, 표면실장형 반도체 패키지가 바둑판형으로 들어가 탑재될 수 있는 복수개의 포켓이 형성되고, 두께가 3-7㎜ 범위인 사각형상의 트레이 본체와, 상기 트레이 본체 네귀퉁이에 형성되되, 트레이 본체 위에는 상부 삽입형 슬립락이 형성되고, 트레이 본체 아래에는 하부 삽입형 슬립락이 형성된 슬립락 영역을 구비하는 것을 특징으로 하는 표면실장형 반도체 패키지용 트레이를 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 표면실장형 반도체 패키지는 TQFP(Thin Quad Flat Package), TSOP(Thin Small Out-Line Package), BGA(Ball Grid Array), CSP(Chip Scale Package), 마이크로 BGA, 플랫(flat) BGA중에서 선택된 어느 하나인 것이 적합하다.

바람직하게는, 상기 슬립락 영역의 상부 삽입형 슬립락과 하부 삽입형 슬립락은 인접하여 형성된 것이 적합하다.

본 발명에 따르면, 표면실장형 반도체 패키지용 트레이의 두께를 줄임으로써 트레이의 제조원가를 낮출 수 있고, 상기 슬립락 영역에 형성된 상부 및 하부 삽입형 슬립락에 의해 트레이의 좌우방향 움직임을 방지함으로써 내부 포켓에 담겨지는 표면실장형 반도체 패키지의 리드 손상을 억제할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

본 명세서에서 말하는 표면실장형 반도체 패키지용 트레이는 가장 넓은 의미로 사용하고 있으며 도면에 도시된 것과 특정 형상만을 한정하는 것이 아니다.

본 발명은 그 정신 및 필수의 특징사항을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 진공흡착용 포켓이 중앙 및 그 측면에 각각 한 개씩 형성되어 있지만, 이는 반도체 패키징 장비의 특징에 따라서 얼마든지 변형이 가능하다. 또한 포켓의 형상 및 치수는 표면실장용 반도체 패키지의 구조에 맞게 다른 형태로 치환할 수 있다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.

도 4는 본 발명에 의한 표면실장형 반도체 패키지용 트레이의 평면도이다.

도 4를 참조하면, 트레이 본체(100)에는 복수개의 포켓(102)들이 바둑판형으로 형성되어 있으며, 상기 포켓(102)중에는 트레이 본체를 진공(vacuum)으로 흡착하여 이송하는데 사용되는 진공흡착용 포켓(104)들이 중앙부분 및 좌우방향으로 각각 형성되어 있다. 또한, 트레이 본체(100)의 네 귀퉁이에는 슬립락 영역(106)이각각 형성되어 있어서, 상하방향으로 트레이가 쌓일 때, 가이더 역할을 수행하고, 상하방향으로 트레이가 쌓인 상태에서 좌우 방향으로 움직이는 것을 방지하도록 되어 있다.

도 5는 상기 도4의 슬립락 영역(106)을 포함하는 한 개의 포켓에 대한 확대 평면도이다. 표면실장형 반도체 패키지가 들어가 안착될 수 있는 포켓이 있고 귀퉁이 외곽으로 슬립락 영역이 형성된 것을 확인할 수 있다. 상기 포켓(pocket)의 형상은 표면실장용 반도체 패키지의 크기 및 형태에 따라 많은 방향으로 변형이 가능하다.

도 6은 상기 도4에서 A1-A1' 방향 또는 B1-B1' 방향의 절개 단면도이다.

도 6을 참조하면, 본 발명에 의한 표면실장형 반도체 패키지용 트레이는, 종래 기술에서 사이드 가이더(side guider)로 사용되었던 상부 삽입형 슬립락(108)이, 그 상부에 위치되는 다른 트레이에 삽입될 수 있는 구조를 가지며, 상기 상부 삽입형 슬립락(108)과 인접한 트레이 하부에 형성된 하부 삽입형 슬립락(110)이 하부에 있는 또 다른 트레이에 삽입될 수 있는 구조를 띈다.

따라서, 상기 상부 및 하부 삽입형 슬립락(108, 110)이 단순히 가이드 역할만 하는 것이 아니라, 상하방향에서 쌓이는 트레이 본체에 완전히 삽입되기 때문에, 여러개의 트레이 본체가 쌓인 상태에서 좌우방향의 유동을 방지할 수 있다. 그러므로 트레이 본체(100)의 포켓에 들어가는 표면실장형 반도체 패키지의 리드 손상을 억제할 수 있다.

도 7은 상기 도4에서 A2-A2' 방향 또는 B2-B2' 방향의 절개 단면도이다.

도 7을 참조하면, 트레이 본체(100)의 네 귀퉁이를 제외한 다른 중앙부에서는 스택킹(stacking)에 유리한 상부 삽입형 슬립락(108')만 형성되어 있고, 하부 삽입형 슬립락은 형성되어 있지 않다. 또한, 상부 삽입형 슬립락(108')이 형성된 트레이 본체(100)는 하부 삽입형 슬립락을 포함하지 않기 때문에, 상하 방향에서 트레이가 쌓일 때 단순히 가이드 역할만 수행하고, 삽입되어 고정되지는 않는다. 따라서, 복수개의 트레이를 상하방향으로 쌓을 때, 네 귀퉁이에서만 슬립 락(slip lock)이 발생하고 중앙부에서는 발생하지 않는다. 도면에서 T2는 트레이 본체의 두께로서 종래 기술에서는 이를 7.62㎜로 일정하게 만들었지만, 본 발명에서는 얇아진 표면실장형 반도체 패키지의 두께에 적합하도록 3-7㎜ 범위에서 조절한다. 본 발명의 바람직한 실시예에서는 TQFP(Thin Quad Flat Package), TSOP(Thin Small Out-Line Package), BGA(Ball Grid Array), CSP(Chip Scale Package), 마이크로 BGA, 플랫(flat) BGA와 같은 일반적인 표면실장형 반도체 패키지의 경우에, 상기 T2의 두께를 4.1㎜로 형성한다.

도 8은 슬립락 영역에서 두 개의 트레이가 쌓여진 상태를 나타낸 단면도이고, 도 9는 상기 도8에서 슬립락이 형성되는 K부분의 확대단면도이고, 도 10은 표면실장형 반도체 패키지의 리드가 적재되는 부분인 H부분의 확대단면도이다.

도 8 내지 도 10을 참조하면, 상부 및 하부 삽입형 슬립락(108, 110)이 형성된 제1 트레이에 표면실장형 반도체 패키지(114)를 집어넣고, 그 상부에 제1 트레이(100)와 동일형상의 제2 트레이(112)를 쌓았을 때의 단면이다. 슬립락 부분을 확대한 도 9에서 알 수 있듯이 제1 트레이(100)의 상부 삽입형 슬립락(108)이 제2트레이(112)에 삽입되고, 제2 트레이(112)의 하부 삽입형 슬립락(110)이 제1 트레이(100)로 삽입되기 때문에 제1 및 제2 트레이(110, 112)의 좌우방향 유동을 방지할 수 있다.

따라서, 포켓에 들어있는 표면실장형 반도체 패키지(114)의 리드(116)가 트레이의 좌우 이동에 의해 손상되는 문제를 억제할 수 있다. 또한, 도 10에서 확인하면, 표면실장형 반도체 패키지의 리드(116)는 종래와 동일한 방식으로 트레이 본체의 골격에 의해 보호가 가능하다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 첫째, 표면실장형 반도체 패키지용 트레이의 두께를 줄어든 반도체 패키지의 두께에 맞도록 줄임으로써 트레이의 제조원가를 낮출 수 있다. 둘째, 트레이의 슬립락 영역에 형성된 상부 및 하부 삽입형 슬립락에 의해 트레이의 좌우방향 움직임을 방지함으로써 내부 포켓에 담겨지는 표면실장형 반도체 패키지의 리드 손상을 억제할 수 있다.

Claims (3)

1. 표면실장형 반도체 패키지가 바둑판형으로 들어가 탑재될 수 있는 복수개의 포켓이 형성되고, 두께가 3-7㎜ 범위인 사각형상의 트레이 본체;

   상기 트레이 본체 귀퉁이에 형성되되, 트레이 본체 위에는 상부 삽입형 슬립락이 형성되고, 트레이 본체 아래에는 하부 삽입형 슬립락이 형성된 슬립락 영역을 구비하는 것을 특징으로 하는 표면실장형 반도체 패키지용 트레이.
2. 제1항에 있어서,

   상기 슬립락 영역은 트레이 본체의 네 귀퉁이에 형성되는 것을 특징으로 하는 표면실장형 반도체 패키지용 트레이.
3. 제1항에 있어서,

   상기 슬립락 영역의 상부 삽입형 슬립락과 하부 삽입형 슬립락은 인접하여 형성된 것을 특징으로 하는 표면실장형 반도체 패키지용 트레이.