CN213366546U - 一种ic托盘 - Google Patents
一种ic托盘 Download PDFInfo
- Publication number
- CN213366546U CN213366546U CN202022275623.3U CN202022275623U CN213366546U CN 213366546 U CN213366546 U CN 213366546U CN 202022275623 U CN202022275623 U CN 202022275623U CN 213366546 U CN213366546 U CN 213366546U
- Authority
- CN
- China
- Prior art keywords
- grooves
- tray
- column direction
- row direction
- suction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请提供一种IC托盘，用于盛放小尺寸芯片，改变IC托盘本体中间区域呈阵列排布的凹槽的排布方式，并设置行方向上的凹槽个数大于35个或列方向上的凹槽个数大于14个；通过将沿行方向或沿列方向中至少一个方向上的凹槽的数量设置为吸附IC机台上吸嘴的个数的整数倍，与后续工艺中吸杆的数量相匹配，使得后续工艺如切割、光检、测试、编带等需要用到IC托盘进行吸料、摆放料工序时，能够减少空余吸嘴的量，减少浪费的时间，从而提高芯片的取放效率，进而提高生产效率。
Description
技术领域
本实用新型涉及半导体芯片制造技术领域，尤其涉及一种IC托盘。
背景技术
在IC(芯片)封装技术的发展中，凸块(Bump)构装，如球栅阵列(Ball Grid Array，BGA)、倒装片(Flip Chip)、面栅阵列(Land Grid Array，LGA)及针栅阵列(Pin GridArray，PGA)，是未来极具潜力的发展型态，其中BGA、LGA及PGA 均属于栅格阵列(GridArray，GA)。在处理包装前述的IC的过程中，例如为PGA IC，传统上是使用IC托盘来放置IC。
目前半导体芯片制造行业内IC托盘的设计均按照电子设备工程联合委员会(Joint Electronic Device Engineering Council，JEDEC)的工业标准规格进行制作，JEDEC标准中定义了芯片尺寸为3*3mm至22*22mm的IC托盘上面盛放IC 的凹槽的矩阵分布及数量。
而当芯片尺寸减小时，采用JEDEC标准进行设置，导致芯片的取放效率降低，进而影响生产效率。
实用新型内容
有鉴于此，本实用新型提供一种IC托盘，以解决现有技术中芯片尺寸减小后，采用JEDEC标准进行设置，导致芯片的取放效率降低，进而影响生产效率的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种IC托盘，包括：
托盘本体，所述托盘本体的中间区域为IC放置区；
位于托盘本体中间区域呈阵列排布的多行多列凹槽，每个所述凹槽用于放置IC；
其中，沿所述行方向和所述列方向中的至少一个方向上凹槽的个数为吸附IC机台上吸嘴的个数的整数倍，所述行方向上的凹槽个数大于35个或所述列方向上的凹槽个数大于14个。
优选地，当所述吸附IC机台上吸嘴的个数为4时，所述行方向上或所述列方向上凹槽的个数为4的整数倍。
优选地，当所述吸附IC机台上吸嘴的个数为4时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的个数为4的整数倍。
优选地，当所述吸附IC机台上吸嘴的个数为4时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的个数均为4的整数倍。
优选地，沿所述行方向和所述列方向中的至少一个方向上凹槽的个数为4 的4倍及以上。
优选地，所述行方向上的凹槽的个数为40个；所述列方向上的凹槽的个数为16个。
优选地，当所述吸附IC机台上吸嘴的个数为8时，所述行方向上或所述列方向上凹槽的个数为8的整数倍。
优选地，当所述吸附IC机台上吸嘴的个数为8时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的个数为8的整数倍。
优选地，当所述吸附IC机台上吸嘴的个数为8时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的个数均为8的整数倍。
优选地，每个所述凹槽沿行方向上的尺寸小于3mm；沿所述列方向上的尺寸小于3mm。
经由上述的技术方案可知，本实用新型提供的IC托盘，用于盛放小尺寸芯片，改变IC托盘本体中间区域呈阵列排布的凹槽的排布方式，并设置行方向上的凹槽个数大于35个或列方向上的凹槽个数大于14个；通过将沿行方向或沿列方向中至少一个方向上的凹槽的数量设置为吸附IC机台上吸嘴的个数的整数倍，与后续工艺中吸杆的数量相匹配，使得后续工艺如切割、光检、测试、编带等需要用到IC托盘进行吸料、摆放料工序时，能够减少空余吸嘴的量，减少浪费的时间，从而提高芯片的取放效率，进而提高生产效率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中IC托盘的俯视结构示意图；
图2-图4为现有技术中采用吸嘴吸附芯片后，进行摆放的过程示意图；
图5为本实用新型实施例提供的一种IC托盘俯视结构示意图；
图6为采用本实用新型提供的IC托盘后吸附摆放IC的过程示意图；
图7-图10为本实用新型提供的多种不同吸附摆放方式。
具体实施方式
正如背景技术部分所述，现有技术中芯片尺寸减小后，采用JEDEC标准进行设置，导致芯片的取放效率降低，影响生产效率。
发明人发现，这是由于现有技术中均采用JEDEC中的规定设置IC托盘中凹槽的个数，例如下表1中的设置：
表1芯片尺寸与IC托盘凹槽设置方式
但是，随着芯片尺寸逐渐减小，例如在芯片尺寸＜3mm×3mm时，业内存在技术偏见，依然选择沿用JEDEC中的规定，IC托盘依旧采用短边14个口袋(盛放IC装载体的凹槽)、长边35个口袋，共14*35的矩阵设计，即一片IC 托盘可共装490颗产品。如图1所示，IC托盘包括托盘本体01和位于托盘本体 01中间区域的凹槽02，其中，在行方向X上共有35个凹槽；在列方向Y上共设置有14个凹槽，从而形成阵列排布。
但是，请参见图2-图4所示，为现有技术中采用吸嘴吸附芯片后，进行摆放的过程。通常切割、光检、测试、编带等需要用到IC托盘进行吸料、摆放料工序时，吸嘴的个数为4个或4的倍数，请参见图2，以4个吸嘴3摆放过程为例，吸嘴3将芯片IC吸附住后，转移至IC托盘上方，对位后，将芯片摆放进IC 托盘的凹槽02中；通常吸杆4的连接杆延伸方向与列方向平行，
经过三次摆放后，已经摆放12个芯片，但是IC托盘列方向设置有14个凹槽，因此，需要再进行一次吸附摆放的过程，将第一列中空余的两个凹槽摆放满，如图3所示；然后继续将本次吸嘴3上吸附的多余的两个芯片IC放置到下一列凹槽022中，如图4所示，依次类推，可见，每两列都需要进行两个空余的凹槽单独摆放，然后每两列需要单独依次吸附和摆放过程。这样导致每小时产量(UPH，Units per hour)无法达到最优化。
基于此，本实用新型提供一种IC托盘，包括：
托盘本体，所述托盘本体的中间区域为IC放置区；
位于托盘本体中间区域呈阵列排布的多行多列凹槽，每个所述凹槽用于放置IC；
其中，沿所述行方向和所述列方向中的至少一个方向上凹槽的个数为吸附IC机台上吸嘴的个数的整数倍，所述行方向上的凹槽个数大于35个或所述列方向上的凹槽个数大于14个。
本实用新型提供的IC托盘，用于盛放小尺寸芯片，改变IC托盘本体中间区域呈阵列排布的凹槽的排布方式，并设置行方向上的凹槽个数大于35个或列方向上的凹槽个数大于14个；通过将沿行方向或沿列方向中至少一个方向上的凹槽的数量设置为吸附IC机台上吸嘴的个数的整数倍，与后续工艺中吸杆4的数量相匹配，使得后续工艺如切割、光检、测试、编带等需要用到IC托盘进行吸料、摆放料工序时，能够减少空余吸嘴的量，减少浪费的时间，从而提高芯片的取放效率，进而提高生产效率。
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参见图5，图5为本实用新型提供的一种IC托盘，包括托盘本体1，托盘本体1的中间区域为IC放置区；位于托盘本体1中间区域呈阵列排布的多行多列凹槽2，凹槽2用于放置单个IC；其中，沿行方向X和列方向Y中的至少一个方向上凹槽的个数为吸附IC机台上吸嘴的个数的整数倍，所述行方向上的凹槽个数大于35个或所述列方向上的凹槽个数大于14个。
本实施例中针对的芯片尺寸＜3mm×3mm，由于芯片尺寸较小，因此行或列方向上可以设置凹槽的个数相对于JEDEC中的规定的个数可以更多。
需要说明的是，本实施例中不限定是沿行方向上凹槽的个数设置为吸附 IC机台上吸嘴的个数的整数倍，还是列方向上凹槽的个数设置为吸附IC机台上吸嘴的个数的整数倍。可以根据实际情况，以及IC托盘放置的方式进行设置。例如，吸嘴排布方向与列方向平行进行吸附时，则将IC列方向上的凹槽个数设置为吸嘴个数的整数倍；若吸嘴排布方向与行方向平行进行吸附时，则将IC行方向上的凹槽个数设置为吸嘴个数的整数倍。若IC托盘为正方形设置的，行列方向上的凹槽个数相同，为了避免在吸附过程中出现与吸嘴个数不匹配的问题，则可以将IC托盘的行方向和列方向上的凹槽个数均设置为吸嘴个数的整数倍。
通常情况下，吸附IC机台上吸嘴的个数为4个或8个，当所述吸附IC 机台上吸嘴的个数为4时，可以将行方向上的凹槽个数或列方向上的凹槽个数设置为4的倍数；所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的总个数为4的整数倍。在另外实施例中，本实用新型实施例中当所述吸附IC机台上吸嘴的个数为4时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的总个数均为4的整数倍。
当所述吸附IC机台上吸嘴的个数为8时，可以将行方向上的凹槽个数或列方向上的凹槽个数设置为8的倍数；所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的总个数为8的整数倍。当所述吸附IC机台上吸嘴的个数为8时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的总个数均为8 的整数倍。
为了同时满足吸嘴为4个和8个的情况，本实施例中还可以将沿所述行方向和所述列方向中的至少一个方向上凹槽的总个数为4的4倍及以上，这样保证无论是4个吸嘴的情况还是8个吸嘴的情况均能够满足最优的UPH。如图5中所示，所述行方向上的凹槽的个数为40个；所述列方向上的凹槽的个数为16个。
如图6所示，以吸附机台上吸嘴个数为4个，图5中所示的IC托盘为例进行说明，吸嘴的排列方向与IC托盘的列方向平行，这样刚好经过4次摆放可以全部将列方向凹槽摆放完，从而节省了时间，提高了吸杆4吸嘴的使用率，进而提高了芯片生产时的UPH。
需要说明的是，当吸杆4上具有4个吸嘴时，可以采用如图7所示的吸取方式，当吸杆4上有8个吸嘴时，可以如图8所示，即一次同时吸附相邻的4个或8个芯片；但是本实施例中芯片的尺寸通常为长宽均小于3mm的芯片，由于芯片尺寸减小，若常规吸嘴占据面积较大，吸嘴之间相互影响时，为避免吸嘴之间空间不足，还可以采用如图9和图10所示的吸附方式进行吸附，也即间隔一个芯片进行吸取，本实施例中对此不作限定。在本实用新型的其他实施例中，还可以间隔多个芯片进行吸附，本实施例中对此不再赘述。
本实用新型提供的IC托盘，用于盛放小尺寸芯片，改变IC托盘本体中间区域呈阵列排布的凹槽的排布方式，并设置行方向上的凹槽个数大于35个或列方向上的凹槽个数大于14个；通过将沿行方向或沿列方向中至少一个方向上的凹槽的数量设置为吸附IC机台上吸嘴的个数的整数倍，与后续工艺中吸杆4的数量相匹配，使得后续工艺如切割、光检、测试、编带等需要用到IC托盘进行吸料、摆放料工序时，能够减少空余吸嘴的量，减少浪费的时间，从而提高芯片的取放效率，进而提高生产效率。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种IC托盘，其特征在于，包括：
托盘本体，所述托盘本体的中间区域为IC放置区；
位于托盘本体中间区域呈阵列排布的多行多列凹槽，每个所述凹槽用于放置IC；
其中，沿所述行方向和所述列方向中的至少一个方向上凹槽的个数为吸附IC机台上吸嘴的个数的整数倍，所述行方向上的凹槽个数大于35个或所述列方向上的凹槽个数大于14个。
2.根据权利要求1所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为4时，所述行方向上或所述列方向上凹槽的个数为4的整数倍。
3.根据权利要求2所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为4时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的个数为4的整数倍。
4.根据权利要求2所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为4时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的个数均为4的整数倍。
5.根据权利要求3或4所述的IC托盘，其特征在于，沿所述行方向和所述列方向中的至少一个方向上凹槽的个数为4的4倍及以上。
6.根据权利要求5所述的IC托盘，其特征在于，所述行方向上的凹槽的个数为40个；所述列方向上的凹槽的个数为16个。
7.根据权利要求1所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为8时，所述行方向上或所述列方向上凹槽的个数为8的整数倍。
8.根据权利要求7所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为8时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述列方向上的所述凹槽的个数为8的整数倍。
9.根据权利要求7所述的IC托盘，其特征在于，当所述吸附IC机台上吸嘴的个数为8时，所述托盘本体在所述行方向的长度大于其在所述列方向的长度，所述行方向和所述列方向上的所述凹槽的个数均为8的整数倍。
10.根据权利要求1所述的IC托盘，其特征在于，每个所述凹槽沿行方向上的尺寸小于3mm；沿所述列方向上的尺寸小于3mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022275623.3U CN213366546U (zh) | 2020-10-13 | 2020-10-13 | 一种ic托盘 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022275623.3U CN213366546U (zh) | 2020-10-13 | 2020-10-13 | 一种ic托盘 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213366546U true CN213366546U (zh) | 2021-06-04 |
Family
ID=76127813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022275623.3U Active CN213366546U (zh) | 2020-10-13 | 2020-10-13 | 一种ic托盘 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213366546U (zh) |
-
2020
- 2020-10-13 CN CN202022275623.3U patent/CN213366546U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130021760A1 (en) | Multi-channel package and electronic system including the same | |
| US20110084374A1 (en) | Semiconductor package with sectioned bonding wire scheme | |
| US20040011700A1 (en) | Carrier tape for electronic components | |
| KR20110041115A (ko) | 비지에이 패키지의 전원 노이즈 개선 방법 및 장치 | |
| WO2021078071A1 (zh) | 一种封装结构及封装方法 | |
| KR20000023475A (ko) | 반도체 장치의 제조 방법 | |
| US7884629B2 (en) | Probe card layout | |
| CN213366546U (zh) | 一种ic托盘 | |
| CN215299198U (zh) | 一种用于bga基板植球的装置 | |
| US6921981B2 (en) | Ball grid array package | |
| US7445944B2 (en) | Packaging substrate and manufacturing method thereof | |
| CN212277174U (zh) | 一种球栅阵列封装芯片及封装结构 | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| US7948073B2 (en) | Three-dimensional package | |
| KR100797512B1 (ko) | 언로딩테이블 및 이를 포함하는 반도체 패키지 언로딩장치 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| KR100864590B1 (ko) | 반도체 패키지의 소팅테이블 | |
| CN106783674B (zh) | 超薄晶圆翘曲的控制方法 | |
| CN2884535Y (zh) | 具有斜边焊垫列的晶片结构 | |
| US9806064B2 (en) | Package with multiple plane I/O structure | |
| CN213907043U (zh) | 一种印制电路板 | |
| KR100255180B1 (ko) | 비 장방형 반도체칩을 가진 반도체 장치 | |
| CN220475983U (zh) | 板卡及电子设备 | |
| CN102569108B (zh) | 焊球贴装工具 | |
| KR20090022774A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |