JP2001028391A - 半導体集積回路装置格納用トレー - Google Patents
半導体集積回路装置格納用トレーInfo
- Publication number
- JP2001028391A JP2001028391A JP11199936A JP19993699A JP2001028391A JP 2001028391 A JP2001028391 A JP 2001028391A JP 11199936 A JP11199936 A JP 11199936A JP 19993699 A JP19993699 A JP 19993699A JP 2001028391 A JP2001028391 A JP 2001028391A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- tray
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【課題】ハウジングパッケージの一つの側面に端子を有
する半導体集積回路装置を格納トレイを提供する。 【解決手段】トレイ表裏両面の半導体集積回路装置格納
用区画である各ポケット内において、半導体集積回路装
置搭載時の位置決め方法として、該半導体集積回路装置
の四辺を支持する構造により、トレイ成形時における表
裏の収縮バランスの不釣り合いに起因する反りの発生を
防ぐ。
する半導体集積回路装置を格納トレイを提供する。 【解決手段】トレイ表裏両面の半導体集積回路装置格納
用区画である各ポケット内において、半導体集積回路装
置搭載時の位置決め方法として、該半導体集積回路装置
の四辺を支持する構造により、トレイ成形時における表
裏の収縮バランスの不釣り合いに起因する反りの発生を
防ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置を格納するトレイに関し、より特定的には、端子を一
つの側面に持つ半導体集積回路装置（３）の、格納、保
管、加熱等の処理及び輸送用等に使用されるトレイに関
する。
置を格納するトレイに関し、より特定的には、端子を一
つの側面に持つ半導体集積回路装置（３）の、格納、保
管、加熱等の処理及び輸送用等に使用されるトレイに関
する。
【０００２】
【従来技術】半導体集積回路装置はその要求性能を満た
すために、ハウジングパッケージの形態も変遷してきて
いる。近年は小型軽量化、多端子化、動作速度の高速化
などの要望を満たすため、これまでに高密度表面実装用
パッケージとして広範に使用されてきたＱＦＰ型パッケ
ージ（クワッド・フラット・パッケージ）に代わって、
端子となる半田ボールを配列したＢＧＡ（ボール・グリ
ッド・アレイ）型パッケージや、より小型化を指向した
ＣＳＰ（チップサイズ・パッケージ）型パッケージ、更
にはフリップチップへと、パッケージの一つの側面に配
置された端子をもつ小型のパッケージが新たに実用化の
域に達してきている。
すために、ハウジングパッケージの形態も変遷してきて
いる。近年は小型軽量化、多端子化、動作速度の高速化
などの要望を満たすため、これまでに高密度表面実装用
パッケージとして広範に使用されてきたＱＦＰ型パッケ
ージ（クワッド・フラット・パッケージ）に代わって、
端子となる半田ボールを配列したＢＧＡ（ボール・グリ
ッド・アレイ）型パッケージや、より小型化を指向した
ＣＳＰ（チップサイズ・パッケージ）型パッケージ、更
にはフリップチップへと、パッケージの一つの側面に配
置された端子をもつ小型のパッケージが新たに実用化の
域に達してきている。
【０００３】半導体集積回路装置は力学的衝撃や電気的
衝撃により容易に損傷を受け機能を失ってしまうため、
格納、保管や輸送のための容器として使用する半導体集
積回路装置格納用トレーは、ＱＦＰ型パッケージ用トレ
イ同様に、ＢＧＡ・ＣＳＰ型パッケージ用も、導電性を
持つトレイが半導体集積回路装置の端子に触れぬ様に、
半導体集積回路装置を保持する事が求められている。
衝撃により容易に損傷を受け機能を失ってしまうため、
格納、保管や輸送のための容器として使用する半導体集
積回路装置格納用トレーは、ＱＦＰ型パッケージ用トレ
イ同様に、ＢＧＡ・ＣＳＰ型パッケージ用も、導電性を
持つトレイが半導体集積回路装置の端子に触れぬ様に、
半導体集積回路装置を保持する事が求められている。
【０００４】これらの市場要望を受け、ハウジングパッ
ケージの一つの側面に配置された端子を持つ半導体集積
回路装置（以下単に「半導体集積回路装置」という）を
格納するためのトレイは、特開平１１−１１５７２に見
られるように、縦に積み重ねが可能で、トレイの両面に
半導体集積回路装置を搭載する区画を持ち、トレイを縦
反転しても半導体集積回路装置を格納可能な、半導体集
積回路装置ハウジングパッケージを縦から挟み込むよう
に格納する形態が提案されている。
ケージの一つの側面に配置された端子を持つ半導体集積
回路装置（以下単に「半導体集積回路装置」という）を
格納するためのトレイは、特開平１１−１１５７２に見
られるように、縦に積み重ねが可能で、トレイの両面に
半導体集積回路装置を搭載する区画を持ち、トレイを縦
反転しても半導体集積回路装置を格納可能な、半導体集
積回路装置ハウジングパッケージを縦から挟み込むよう
に格納する形態が提案されている。
【０００５】
【発明が解決しようとする課題】これは半導体集積回路
装置を確実に保持するために、半導体集積回路装置の四
隅及び四辺を使って、半導体集積回路装置の上下、縦方
向から支持する方法である。しかし、この様な支持形態
はトレイの表裏の形状のバランスを悪くするため、得ら
れるトレイに反りが発生しやすくなる問題がある。
装置を確実に保持するために、半導体集積回路装置の四
隅及び四辺を使って、半導体集積回路装置の上下、縦方
向から支持する方法である。しかし、この様な支持形態
はトレイの表裏の形状のバランスを悪くするため、得ら
れるトレイに反りが発生しやすくなる問題がある。
【０００６】半導体集積回路装置では、端子形状の異状
を検出するため、その製造過程の中でトレイに格納され
た状態で端子面の品質検査が行われる。このとき、トレ
イに反りがあると検査の障害となり、場合によっては検
査自体が不能になることがある。そのため、半導体集積
回路装置を格納するトレイには、従来のＱＦＰ型パッケ
ージ用のトレイ以上に反りの少ない、より高度な平坦度
が要求されるようになってきている。
を検出するため、その製造過程の中でトレイに格納され
た状態で端子面の品質検査が行われる。このとき、トレ
イに反りがあると検査の障害となり、場合によっては検
査自体が不能になることがある。そのため、半導体集積
回路装置を格納するトレイには、従来のＱＦＰ型パッケ
ージ用のトレイ以上に反りの少ない、より高度な平坦度
が要求されるようになってきている。
【０００７】
【課題を解決するための手段】本発明の第一はハウジン
グパッケージの一つの側面に端子を有する半導体集積回
路装置を格納する、両面に半導体集積回路装置を搭載す
る区画を有し、縦に積み重ね可能な、そして上限反転し
ても半導体集積回路装置を格納することのできる半導体
集積回路装置格納用トレーであって、該区画の周囲に半
導体集積回路装置の横方向の位置を規定するための位置
決め部を有し、該位置決め部が該半導体集積回路装置の
四辺にのみ接する構造を有することを特徴とする半導体
集積回路装置格納用トレーである。
グパッケージの一つの側面に端子を有する半導体集積回
路装置を格納する、両面に半導体集積回路装置を搭載す
る区画を有し、縦に積み重ね可能な、そして上限反転し
ても半導体集積回路装置を格納することのできる半導体
集積回路装置格納用トレーであって、該区画の周囲に半
導体集積回路装置の横方向の位置を規定するための位置
決め部を有し、該位置決め部が該半導体集積回路装置の
四辺にのみ接する構造を有することを特徴とする半導体
集積回路装置格納用トレーである。
【０００８】また、本発明の第二は第一の発明の、位置
決め部の半導体集積回路装置と接する一辺の両端間の長
さが、半導体集積回路装置の該位置決め部に対応する一
辺の長さの０．５倍以上であることを特徴とする、第一
の発明に記載された半導体集積回路装置格納用トレーで
ある。
決め部の半導体集積回路装置と接する一辺の両端間の長
さが、半導体集積回路装置の該位置決め部に対応する一
辺の長さの０．５倍以上であることを特徴とする、第一
の発明に記載された半導体集積回路装置格納用トレーで
ある。
【０００９】
【発明の実施の形態】以下に本発明を詳細に説明する。
【００１０】本発明の半導体集積回路装置格納用トレイ
は、導電性樹脂を用いて、射出成形により製造すること
ができるが、その樹脂の種類や、成形等の製造方法には
限定されない。導電性樹脂としては、例えばポリスチレ
ン樹脂にゴム成分を添加したＨＩ−ＰＳ（ハイインパク
ト−ポリスチレン）樹脂などのポリスチレン系樹脂や、
ポリスチレン系樹脂を添加して変性したＰＰＥ（ポリフ
ェニレンエーテル）樹脂、ＰＰＳ（ポリフェニルスルフ
ォン）樹脂などの寸法精度が良い樹脂をベースに、導電
性付与剤としてカーボンブラックや炭素繊維、ステンレ
ス等の金属繊維を添加したものを用いることができる。
は、導電性樹脂を用いて、射出成形により製造すること
ができるが、その樹脂の種類や、成形等の製造方法には
限定されない。導電性樹脂としては、例えばポリスチレ
ン樹脂にゴム成分を添加したＨＩ−ＰＳ（ハイインパク
ト−ポリスチレン）樹脂などのポリスチレン系樹脂や、
ポリスチレン系樹脂を添加して変性したＰＰＥ（ポリフ
ェニレンエーテル）樹脂、ＰＰＳ（ポリフェニルスルフ
ォン）樹脂などの寸法精度が良い樹脂をベースに、導電
性付与剤としてカーボンブラックや炭素繊維、ステンレ
ス等の金属繊維を添加したものを用いることができる。
【００１１】
【実施例】本発明の半導体集積回路装置格納用トレイ
（以下単に「トレイ」という）の例としての概略平面図
を、図１及び図２に示す。図１はトレイ（１）の第１面
（表面）、図２は第２面（裏面）であり、トレイ（１）
は両面に半導体集積回路装置を搭載する区画を有し、ト
レイ（１）は図３の様に重ね合わせて、実用に供され
る。
（以下単に「トレイ」という）の例としての概略平面図
を、図１及び図２に示す。図１はトレイ（１）の第１面
（表面）、図２は第２面（裏面）であり、トレイ（１）
は両面に半導体集積回路装置を搭載する区画を有し、ト
レイ（１）は図３の様に重ね合わせて、実用に供され
る。
【００１２】半導体集積回路装置ハウジングパッケージ
の一つの側面に配置された端子を持つ半導体集積回路装
置の例として、図４（Ａ）〜（Ｃ）に平面図を、図５
（Ａ）、（Ｂ）にその側面図を示す。半導体集積回路装
置の一つの側面に、半田ボール（４）が配列しているも
のが典型例であり、図４（Ｂ）の様にコーナーにＲを持
つもの、図４（Ｃ）の様に面取りにより八角形のものな
どがある。また、図５（Ｂ）の様に薄型基板の上にパッ
ケージ部が乗った形のものなど各種のバリエーションが
あり、また半田ボール（４）の配列にも不規則な面を持
つものなどのバリエーションがあるが、本発明はこれら
の半導体集積回路装置のバリエーションに限定されるも
のではない。
の一つの側面に配置された端子を持つ半導体集積回路装
置の例として、図４（Ａ）〜（Ｃ）に平面図を、図５
（Ａ）、（Ｂ）にその側面図を示す。半導体集積回路装
置の一つの側面に、半田ボール（４）が配列しているも
のが典型例であり、図４（Ｂ）の様にコーナーにＲを持
つもの、図４（Ｃ）の様に面取りにより八角形のものな
どがある。また、図５（Ｂ）の様に薄型基板の上にパッ
ケージ部が乗った形のものなど各種のバリエーションが
あり、また半田ボール（４）の配列にも不規則な面を持
つものなどのバリエーションがあるが、本発明はこれら
の半導体集積回路装置のバリエーションに限定されるも
のではない。
【００１３】トレイ（１）の両面には各々の半導体集積
回路装置（３）を搭載するための区画（２）が設けられ
ている。トレイ（１）第１面側の詳細形態の例を図６
に、半導体集積回路装置（３）の搭載状況を図７、図８
に示す。トレイ（１）の第２面側の詳細形態の例を図９
に、半導体集積回路装置（３）の搭載状況を図１０、図
１１に示す。半導体集積回路装置（３）の端子面は上に
向けても、下に向けても搭載することができる。また、
図６の位置決め部（５）、台座（６）を含む区画（２）
の形状をトレイ（１）の第２面に設置することも可能で
ある。この時、対になる図９の位置決め部（７）、台座
（８）を含む区画（２）は第１面に設置される。
回路装置（３）を搭載するための区画（２）が設けられ
ている。トレイ（１）第１面側の詳細形態の例を図６
に、半導体集積回路装置（３）の搭載状況を図７、図８
に示す。トレイ（１）の第２面側の詳細形態の例を図９
に、半導体集積回路装置（３）の搭載状況を図１０、図
１１に示す。半導体集積回路装置（３）の端子面は上に
向けても、下に向けても搭載することができる。また、
図６の位置決め部（５）、台座（６）を含む区画（２）
の形状をトレイ（１）の第２面に設置することも可能で
ある。この時、対になる図９の位置決め部（７）、台座
（８）を含む区画（２）は第１面に設置される。
【００１４】区画（２）は半導体集積回路装置（３）を
搭載し、半導体集積回路装置（３）を安定的に保持す
る。すなわち、例えば図６の（６）あるいは図９の
（８）の様に半導体集積回路装置（３）を載せるための
台座により、半導体集積回路装置（３）の縦方向或いは
上下方向の動きが押さえられる。本発明において台座の
形状は限定されず、半導体集積回路装置の縦方向或いは
上下方向の動きを規定できるものであればよい。
搭載し、半導体集積回路装置（３）を安定的に保持す
る。すなわち、例えば図６の（６）あるいは図９の
（８）の様に半導体集積回路装置（３）を載せるための
台座により、半導体集積回路装置（３）の縦方向或いは
上下方向の動きが押さえられる。本発明において台座の
形状は限定されず、半導体集積回路装置の縦方向或いは
上下方向の動きを規定できるものであればよい。
【００１５】本発明においては図６或いは図９の位置決
め部（５）、（７）により、半導体集積回路装置（３）
の横或いは左右前後の方向への動きは押さえられ、規定
される。位置決め部は図６のように分割して一辺におい
て２或いはそれ以上とすることができるし、図９のよう
に一辺において１つとすることもできる。半導体集積回
路装置は、台座（６）（８）、位置決め部（５）（７）
により、半導体集積回路装置（３）の回転運動も押さえ
られ安定にトレイに格納される。
め部（５）、（７）により、半導体集積回路装置（３）
の横或いは左右前後の方向への動きは押さえられ、規定
される。位置決め部は図６のように分割して一辺におい
て２或いはそれ以上とすることができるし、図９のよう
に一辺において１つとすることもできる。半導体集積回
路装置は、台座（６）（８）、位置決め部（５）（７）
により、半導体集積回路装置（３）の回転運動も押さえ
られ安定にトレイに格納される。
【００１６】トレーは半導体集積回路装置（３）が持つ
端子部を傷つけないために、その内側に凹部構造（１
５）を有することができる。半導体集積回路装置（３）
を搭載する向きが決まっている場合には、図１１に示す
様に半導体集積回路の端子を持たない面側を台座（８）
で支える場合には、記載されている凹部構造（１５）は
必ずしも必要ではない。台座（６）（８）は、半導体集
積回路装置（３）を縦方向に保持する機能さえ損なわぬ
様に、図１３、図１４の様に台座面に切り欠き部（９）
を持たせることも可能である。
端子部を傷つけないために、その内側に凹部構造（１
５）を有することができる。半導体集積回路装置（３）
を搭載する向きが決まっている場合には、図１１に示す
様に半導体集積回路の端子を持たない面側を台座（８）
で支える場合には、記載されている凹部構造（１５）は
必ずしも必要ではない。台座（６）（８）は、半導体集
積回路装置（３）を縦方向に保持する機能さえ損なわぬ
様に、図１３、図１４の様に台座面に切り欠き部（９）
を持たせることも可能である。
【００１７】トレイを積み重ねることにより図１２に示
す通りトレイの第１面と第２面の相対する区画（２）同
士が互いに向き合い、半導体集積回路装置（３）を保持
する空間を規定する。このとき両面の位置決め部（５）
及び（７）は互いにぶつからぬように交互に配置された
噛み合い構造をとることで、より確実な半導体集積回路
装置（３）の格納が可能となる。
す通りトレイの第１面と第２面の相対する区画（２）同
士が互いに向き合い、半導体集積回路装置（３）を保持
する空間を規定する。このとき両面の位置決め部（５）
及び（７）は互いにぶつからぬように交互に配置された
噛み合い構造をとることで、より確実な半導体集積回路
装置（３）の格納が可能となる。
【００１８】また相対する両面の台座構造（６）及び
（８）が作る縦方向の隙間（１３）は、格納される半導
体集積回路装置（３）の支持を受ける部分の厚さ（１
４）より大なることはいうまでもない。縦のトレイが作
る隙間（１３）と、格納される半導体集積回路装置
（３）の支持を受ける部分の厚さ（１４）とが等しいか
あるいは狭い場合には、トレイに半導体集積回路装置
（３）を搭載した上で何らかの外力がトレイにかかった
場合、直接半導体集積回路装置（３）に力が及ぶことに
なり、半導体集積回路装置（３）を保護すべきトレイの
機能が発揮できないからである。
（８）が作る縦方向の隙間（１３）は、格納される半導
体集積回路装置（３）の支持を受ける部分の厚さ（１
４）より大なることはいうまでもない。縦のトレイが作
る隙間（１３）と、格納される半導体集積回路装置
（３）の支持を受ける部分の厚さ（１４）とが等しいか
あるいは狭い場合には、トレイに半導体集積回路装置
（３）を搭載した上で何らかの外力がトレイにかかった
場合、直接半導体集積回路装置（３）に力が及ぶことに
なり、半導体集積回路装置（３）を保護すべきトレイの
機能が発揮できないからである。
【００１９】比較のため、従来から見られる区画（２）
構造の典型例として、図１５を示す。これを第一面と
し、図１０に示す第２面の区画（２）構造と組合わせと
することができる。この場合位置決め部（１０）は半導
体集積回路装置（３）の四辺に接するのみならず、その
隅部にも接する。すなわち半導体集積回路装置（３）の
四隅をＬ字型の位置決め部（１０）によって横方向の動
きを規定していた。この場合、半導体集積回路装置
（３）を保持するには好ましいが、トレイの縦方向に対
する中央基準面から離れた位置に樹脂からなるＬ字型の
位置決め部（１０）が存在することにより、射出成形法
によって得られるトレイは、平坦性を保つことができず
に反りを生じてしまい、不良品となる例が多かった。そ
れに対して本願発明になるトレイは図６、図９の位置決
め部（５）、（７）のように半導体集積回路装置（３）
の四辺とのみ接し、その隅部とは接触していない。この
ような構造のトレーにおいて射出成形によっても反りを
減少させることが可能となる。
構造の典型例として、図１５を示す。これを第一面と
し、図１０に示す第２面の区画（２）構造と組合わせと
することができる。この場合位置決め部（１０）は半導
体集積回路装置（３）の四辺に接するのみならず、その
隅部にも接する。すなわち半導体集積回路装置（３）の
四隅をＬ字型の位置決め部（１０）によって横方向の動
きを規定していた。この場合、半導体集積回路装置
（３）を保持するには好ましいが、トレイの縦方向に対
する中央基準面から離れた位置に樹脂からなるＬ字型の
位置決め部（１０）が存在することにより、射出成形法
によって得られるトレイは、平坦性を保つことができず
に反りを生じてしまい、不良品となる例が多かった。そ
れに対して本願発明になるトレイは図６、図９の位置決
め部（５）、（７）のように半導体集積回路装置（３）
の四辺とのみ接し、その隅部とは接触していない。この
ような構造のトレーにおいて射出成形によっても反りを
減少させることが可能となる。
【００２０】本発明の位置決め部の一辺の両端間の長さ
とは、図９の位置決め部両端間の長さ（１2）のことで
ある。また図６の様に位置決め部が２つ以上の部分に分
かれている場合は、同一辺内の両端間の長さ（１１）の
ことである。この位置決め部両端間の長さ（１１）ある
いは（１２）が搭載する半導体集積回路装置（３）の対
応する一辺の両端間の長さの０．５倍未満の場合、区画
（２）内の半導体集積回路装置（３）の回転運動を有効
に押さえることができず、半導体集積回路装置格納用ト
レー（１）の要求性能を満たすことが難しい。
とは、図９の位置決め部両端間の長さ（１2）のことで
ある。また図６の様に位置決め部が２つ以上の部分に分
かれている場合は、同一辺内の両端間の長さ（１１）の
ことである。この位置決め部両端間の長さ（１１）ある
いは（１２）が搭載する半導体集積回路装置（３）の対
応する一辺の両端間の長さの０．５倍未満の場合、区画
（２）内の半導体集積回路装置（３）の回転運動を有効
に押さえることができず、半導体集積回路装置格納用ト
レー（１）の要求性能を満たすことが難しい。
【００２１】相対する位置決め部（５）（７）の間隔
は、その間に半導体集積回路装置（３）を搭載するため
に、該半導体集積回路装置の巾よりも若干広くとられ
る。半導体集積回路装置（３）と接する位置決め部
（５）（７）の面は半導体集積回路装置（３）が格納さ
れる横方向の面に対して直角或いはテーパー状とすると
よい。図８、図１１及び図１２はいずれもテーパー状と
した例である。
は、その間に半導体集積回路装置（３）を搭載するため
に、該半導体集積回路装置の巾よりも若干広くとられ
る。半導体集積回路装置（３）と接する位置決め部
（５）（７）の面は半導体集積回路装置（３）が格納さ
れる横方向の面に対して直角或いはテーパー状とすると
よい。図８、図１１及び図１２はいずれもテーパー状と
した例である。
【００２２】
【発明の効果】以上の様に、本発明はトレイ表裏両面の
各区画（２）内において、半導体集積回路装置搭載時の
位置決め方法として、該半導体集積回路装置（３）の四
辺を支持する構造により、半導体集積回路装置格納用ト
レー（１）に要求される高度な平坦性を持ったトレイを
得ることができる。
各区画（２）内において、半導体集積回路装置搭載時の
位置決め方法として、該半導体集積回路装置（３）の四
辺を支持する構造により、半導体集積回路装置格納用ト
レー（１）に要求される高度な平坦性を持ったトレイを
得ることができる。
【図１】本発明の半導体集積回路装置格納用トレー
（１）の例の平面図（第１面）
（１）の例の平面図（第１面）
【図２】本発明の半導体集積回路装置格納用トレー
（１）の例の平面図（第２面）
（１）の例の平面図（第２面）
【図３】本発明の半導体集積回路装置格納用トレー
（１）の例の積み重ね図
（１）の例の積み重ね図
【図４】半導体集積回路装置ハウジングパッケージの一
つの側面に配置された端子を持つ半導体集積回路装置
（３）の例の平面図。
つの側面に配置された端子を持つ半導体集積回路装置
（３）の例の平面図。
【図５】半導体集積回路装置ハウジングパッケージの一
つの側面に配置された端子を持つ半導体集積回路装置
（３）の例の側面図。
つの側面に配置された端子を持つ半導体集積回路装置
（３）の例の側面図。
【図６】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例の構造平面図（第１面）。
（１）の区画（２）の例の構造平面図（第１面）。
【図７】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の平面図（第１面）。
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の平面図（第１面）。
【図８】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の断面図（第１面）
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の断面図（第１面）
【図９】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例の構造平面図（第２面）。
（１）の区画（２）の例の構造平面図（第２面）。
【図１０】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の平面図（第２面）。
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の平面図（第２面）。
【図１１】本発明の半導体集積回路装置格納用トレー
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の断面図（第２面）
（１）の区画（２）の例へ半導体集積回路装置（３）を
搭載した時の断面図（第２面）
【図１２】本発明の半導体集積回路装置格納用トレー
（１）の例に半導体集積回路装置（３）を搭載して積み
重ねた時の断面図。
（１）の例に半導体集積回路装置（３）を搭載して積み
重ねた時の断面図。
【図１３】本発明の半導体集積回路装置格納用トレー
（１）の台座構造に切り欠き部を持つ区画（２）の例の
平面図（第１面）。
（１）の台座構造に切り欠き部を持つ区画（２）の例の
平面図（第１面）。
【図１４】本発明の半導体集積回路装置格納用トレー
（１）の台座構造に切り欠き部を持つ区画（２）の例の
平面図（第２面）
（１）の台座構造に切り欠き部を持つ区画（２）の例の
平面図（第２面）
【図１５】従来のＬ字型の位置決め部（８）を持つ半導
体集積回路用装置用トレイの区画（２）の例の平面図
（第１面）。
体集積回路用装置用トレイの区画（２）の例の平面図
（第１面）。
１ 本発明の半導体集積回路装置用トレイの例。 ２ 本発明の半導体集積回路装置用トレイの区画（２）
の例。 ３ ハウジングパッケージの一つの側面に端子を有する
半導体集積回路装置（３）のハウジングパッケージの
例。 ４ ハウジングパッケージの一つの側面に端子を有する
半導体集積回路装置（３）の半田ボール端子の例。 ５ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の位置決め
部の例（第１面）。 ６ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の例
（第１面）。 ７ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）位置決め部
の例（第２面）。 ８ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の例
（第２面）。 ９ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の切
り欠き部分の例（第１面）。 １０ 半導体集積回路装置格納用トレー（１）の区画
（２）にあるＬ字型の半導体集積回路装置（３）の位置
決め部（第１面）。 １１ 本発明の半導体集積回路装置格納用トレー（１）
の区画（２）にある、２つ以上の部分に分かれた半導体
集積回路装置（３）の位置決め部の例の一辺の両端間の
長さ。 １２本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある、半導体集積回路装置（３）の位置決
め部の例の一辺の両端間の長さ。 １３ 相対する両面の台座構造（４）及び（６）が作る
縦方向の隙間。 １４ 半導体集積回路装置格納用トレイの区画（２）に
格納される半導体集積回路装置（３）の支持を受ける部
分の厚さ。 １５ 半導体集積回路装置格納用トレイの区画（２）に
ある半導体集積回路装置（３）の端子部分を避けるため
の凹部構造の例。
の例。 ３ ハウジングパッケージの一つの側面に端子を有する
半導体集積回路装置（３）のハウジングパッケージの
例。 ４ ハウジングパッケージの一つの側面に端子を有する
半導体集積回路装置（３）の半田ボール端子の例。 ５ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の位置決め
部の例（第１面）。 ６ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の例
（第１面）。 ７ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）位置決め部
の例（第２面）。 ８ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の例
（第２面）。 ９ 本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある半導体集積回路装置（３）の台座の切
り欠き部分の例（第１面）。 １０ 半導体集積回路装置格納用トレー（１）の区画
（２）にあるＬ字型の半導体集積回路装置（３）の位置
決め部（第１面）。 １１ 本発明の半導体集積回路装置格納用トレー（１）
の区画（２）にある、２つ以上の部分に分かれた半導体
集積回路装置（３）の位置決め部の例の一辺の両端間の
長さ。 １２本発明の半導体集積回路装置格納用トレー（１）の
区画（２）にある、半導体集積回路装置（３）の位置決
め部の例の一辺の両端間の長さ。 １３ 相対する両面の台座構造（４）及び（６）が作る
縦方向の隙間。 １４ 半導体集積回路装置格納用トレイの区画（２）に
格納される半導体集積回路装置（３）の支持を受ける部
分の厚さ。 １５ 半導体集積回路装置格納用トレイの区画（２）に
ある半導体集積回路装置（３）の端子部分を避けるため
の凹部構造の例。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3E096 AA09 BA15 CA06 CC02 DA23 DA30 EA02X EA02Y FA07 FA09 FA28 5F031 DA05
Claims (2)
- 【請求項１】ハウジングパッケージの一つの側面に端子
を有する半導体集積回路装置を格納する、両面に半導体
集積回路装置を搭載する区画を有し、縦に積み重ね可能
な、そして上下反転しても半導体集積回路装置を格納す
ることのできる半導体集積回路装置格納用トレーであっ
て、該区画の周囲に半導体集積回路装置の横方向の位置
を規定するための位置決め部を有し、該位置決め部が該
半導体集積回路装置の四辺にのみ接する構造を有するこ
とを特徴とする半導体集積回路装置格納用トレー。 - 【請求項２】請求項１において、位置決め部の半導体集
積回路装置と接する一辺の両端間の長さが、半導体集積
回路装置の該位置決め部に対応する一辺の長さの０．５
倍以上であることを特徴とする、請求項１に記載された
半導体集積回路装置格納用トレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11199936A JP2001028391A (ja) | 1999-07-14 | 1999-07-14 | 半導体集積回路装置格納用トレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11199936A JP2001028391A (ja) | 1999-07-14 | 1999-07-14 | 半導体集積回路装置格納用トレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001028391A true JP2001028391A (ja) | 2001-01-30 |
Family
ID=16416069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11199936A Pending JP2001028391A (ja) | 1999-07-14 | 1999-07-14 | 半導体集積回路装置格納用トレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001028391A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630325B1 (ko) | 2004-12-09 | 2006-10-04 | 원용권 | 반도체 패키지 기판 세척용 지그 및 이를 이용한 반도체패키지 기판 세척 이송방법 |
| JP2006273347A (ja) * | 2005-03-28 | 2006-10-12 | Yamaha Corp | 収納容器 |
| US7163104B2 (en) | 2004-06-28 | 2007-01-16 | Fujitsu Limited | Tray for semiconductor device and semiconductor device |
| JP2009094538A (ja) * | 2003-12-09 | 2009-04-30 | Renesas Technology Corp | 半導体装置の搬送方法および半導体装置の製造方法 |
| JP4832568B2 (ja) * | 2007-03-16 | 2011-12-07 | 富士通セミコンダクター株式会社 | 電子部品収納容器 |
| KR101632828B1 (ko) * | 2015-02-12 | 2016-06-23 | 주식회사 케이엠에이치하이텍 | 반도체 칩 트레이 |
| KR20160099793A (ko) * | 2015-02-12 | 2016-08-23 | 주식회사 케이엠에이치하이텍 | 반도체 칩 트레이 |
-
1999
- 1999-07-14 JP JP11199936A patent/JP2001028391A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094538A (ja) * | 2003-12-09 | 2009-04-30 | Renesas Technology Corp | 半導体装置の搬送方法および半導体装置の製造方法 |
| US7163104B2 (en) | 2004-06-28 | 2007-01-16 | Fujitsu Limited | Tray for semiconductor device and semiconductor device |
| KR100630325B1 (ko) | 2004-12-09 | 2006-10-04 | 원용권 | 반도체 패키지 기판 세척용 지그 및 이를 이용한 반도체패키지 기판 세척 이송방법 |
| JP2006273347A (ja) * | 2005-03-28 | 2006-10-12 | Yamaha Corp | 収納容器 |
| JP4736499B2 (ja) * | 2005-03-28 | 2011-07-27 | ヤマハ株式会社 | 収納容器 |
| JP4832568B2 (ja) * | 2007-03-16 | 2011-12-07 | 富士通セミコンダクター株式会社 | 電子部品収納容器 |
| KR101632828B1 (ko) * | 2015-02-12 | 2016-06-23 | 주식회사 케이엠에이치하이텍 | 반도체 칩 트레이 |
| KR20160099793A (ko) * | 2015-02-12 | 2016-08-23 | 주식회사 케이엠에이치하이텍 | 반도체 칩 트레이 |
| KR101658306B1 (ko) * | 2015-02-12 | 2016-09-28 | 주식회사 케이엠에이치하이텍 | 반도체 칩 트레이 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764173B2 (ja) | 自己整列ポケットを備えた集積回路トレイ | |
| US6357595B2 (en) | Tray for semiconductor integrated circuit device | |
| US20060118458A1 (en) | Carrier tape for electronic components | |
| KR20000004339A (ko) | 스택형 패키지 | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| JP2006076617A (ja) | 収納トレイおよび収納装置 | |
| JP2002211683A (ja) | 電気装置用容器 | |
| JP3314918B2 (ja) | 半導体集積回路装置収納用トレイ | |
| JP3405531B2 (ja) | 半導体集積回路装置格納用トレイ | |
| US6653728B1 (en) | Tray for ball grid array semiconductor packages | |
| JP2005132438A (ja) | 電子部品収納用トレイ | |
| JPH10211986A (ja) | チップ型部品収納用トレイ | |
| JP3401990B2 (ja) | 半導体装置とその収納キャリア | |
| JP2004345667A (ja) | 電子部品搬送用キャリアテープ | |
| JP2004155443A (ja) | 半導体集積回路用トレー | |
| JP2013039946A (ja) | キャリアテープ | |
| KR100389828B1 (ko) | 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이 | |
| CN220543885U (zh) | 一种用于晶圆的定位装置 | |
| JP3730384B2 (ja) | 半導体集積回路用トレー | |
| JPH08244877A (ja) | 半導体素子の搬送及び保管用トレイ | |
| KR100891515B1 (ko) | 적층형 패키지 | |
| JP2001097474A (ja) | 電子部品の収納用トレイ | |
| KR100270483B1 (ko) | 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법 | |
| JP2009007055A (ja) | 半導体集積回路装置用トレイおよび半導体装置の製造方法 | |
| JPH02122658A (ja) | 半導体装置 |