JP3730384B2 - 半導体集積回路用トレー - Google Patents
半導体集積回路用トレー Download PDFInfo
- Publication number
- JP3730384B2 JP3730384B2 JP31910097A JP31910097A JP3730384B2 JP 3730384 B2 JP3730384 B2 JP 3730384B2 JP 31910097 A JP31910097 A JP 31910097A JP 31910097 A JP31910097 A JP 31910097A JP 3730384 B2 JP3730384 B2 JP 3730384B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- tray
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はＩＣ等の半導体集積回路を収納するためのトレーに関し、より詳しくは端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーに関する。
【０００２】
【従来の技術とその問題点】
半導体集積回路には、電子回路用プリント基板等の基板上の回路へ配線するための半田よりなる粒状端子が底面に多数配列されたボールグリッドアレイ型のものがある。
このタイプの半導体集積回路は、組み付け工程において集積回路を回路基板上の所定の位置に載せ、ヒータ等で加熱処理をすることにより端子が基板上の回路に融着し、半導体集積回路が基板上に組付けられるようにしたものである。
【０００３】
図８〜１０はボールグリッドアレイ型の半導体集積回路を収納する従来のトレーを示しており、トレー２１上面に設けられたポケット２２内に半導体集積回路を収納し、複数のトレーを上下に積み重ねて使用するものとしてあり、トレーの上面は収納容器としての機能を有し、下面は収納容器の蓋としての機能を有している。
【０００４】
各ポケット２２の４角は十字状の上向きリブ２３で区画されていて、これらの上向きリブ２３によって半導体集積回路２４の４角を保持するようになっており、ポケットの内底面に形成された陥凹部２５と上向きリブ２３の基部との間の支持段部２６によって半導体集積回路２４の底面周縁を支持し、半導体集積回路２６の端子２７は前記陥凹部２５内にトレーとは非接触に収納される。
【０００５】
また、トレー２１の下面にはポケット２２に対応する位置に下向きの矩形枠２８を設けてあって、同矩形枠の４辺の各中央部に下向きリブ２９が形成されており、この下向きリブ２９はトレー上面において隣り合う上向きリブ２３間に相対する位置に設けられていて、トレーどうしを積み重ねた際に、上段トレーの下向きリブ２９が下段トレーの上向きリブ間２３間に入り込むようになっている。
【０００６】
半導体集積回路は、そのメーカやユーザにおいて同集積回路の端子へ実際に電気信号等の電流を流す品質検査が行われ、同検査においては端子を上向きにして検査装置側の端子と接触させる必要があることから、半導体集積回路はトレー内に収納されたままトレーごと上下を逆にされ、それまで蓋として機能していた上段側のトレーの下面に、端子を上に向けた状態で載せられて検査を受ける。
この際、半導体集積回路は上段側のトレーの下面における前記矩形枠２８上に載せられ、前記下向きリブ２９によって半導体集積回路の４辺が囲まれる。
【０００７】
前記端子２７は直径が例えば０．６〜１．０ｍｍ程度で半導体集積回路の底面に数百個設けられ、各端子の間隔も１ｍｍに満たないものが多く、上述した品質検査では、半導体集積回路の位置がずれると検査装置側の端子を半導体集積回路側の端子へ正確に接触させることができなくなって検査に支障を来たすので、前記下向きリブ２９で半導体集積回路２４の４辺を囲むことにより半導体集積回路の水平方向の回転、すなわち位置ずれを防止している。
【０００８】
半導体集積回路の位置ずれをなくすには、理論上では半導体集積回路の寸法と下向きリブ２９の基部間の寸法を同じにして半導体集積回路の周辺と下向きリブの内側面が接するようにすればよいが、実際には両寸法に製造時における寸法誤差や温度変化による膨張、収縮があることと、仮に両寸法を同じにすることができたとしても、検査時にトレーの上下を逆にする際、半導体集積回路を下向きリブ間へスムースに嵌めにくくなるという問題があることから、例えば３５×３５ｍｍの半導体集積回路を収納する場合、トレー下面に半導体集積回路を載せた状態において下向きリブ２９の内側面と半導体集積回路の周辺間に少なくとも０．１０ｍｍ程度の隙間をあける必要がある。
【０００９】
上述した条件下において、下向きリブ２９の長さをそれぞれ１６．０ｍｍとして下向きリブに囲まれた半導体集積回路の位置のずれをシミュレートしたところ、図１１に示されるような結果が得られた。
同図において、４つの下向きリブ２９の中心に位置する半導体集積回路２４が実線で示され、左回りに回転して外周が下向きリブに当接した状態の半導体集積回路が仮想線で示されている。
【００１０】
上述したシミュレートの結果、半導体集積回路の回転角度θ1 が１．８００°となることがわかり、従来のトレーでは半導体集積回路に対して十分な位置ずれ防止ができず、品質検査に支障を来たすおそれがある。
【００１１】
【目的】
本発明の目的とするところは、上述した問題点を解消し、トレーの上下両面に半導体集積回路を殆どずれがないよう正確な位置に保持することができ、半導体集積回路の保管、運搬および品質検査を容易に行える半導体集積回路用トレーを提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明に係る半導体集積回路用トレーは、端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーにおいて、基部が拡がるテーパー状の断面形状を有する縦横の仕切枠で矩形に区画されたポケットがトレー上面に多数設けられ、各ポケットの内底面に陥凹部が形成され、同陥凹部と前記仕切枠の基部との間に半導体集積回路の底面周縁を支承する支持段部が形成され、前記ポケットの下方におけるトレー下面に、ポケットと略相似なる矩形にして下端縁の内側寸法がポケット内底面の内側寸法よりも小なる下向き枠を突設し、同下向き枠の角部のうち、少なくとも対角線上の２か所の角部に、内側面が下方に拡がる断面テーパー状のコーナリブを形成し、同コーナリブの内側面における下向き枠側の基部で囲まれる矩形部分の内側寸法が前記ポケット内底面の内側寸法よりも大なるように形成してなる。
【００１３】
【実施態様】
以下、本発明に係る半導体集積回路用トレーの実施態様を図１〜６に示す具体例に基づいて詳細に説明する。
本発明のトレー１は、ボールグリッドアレイ型の半導体集積回路１０を収納し、複数のトレーどうしを積み重ねて使用するものとしてあり、トレーの上面は収納容器としての機能を有し、下面は収納容器の蓋としての機能を有している。
【００１４】
前記半導体集積回路１０は配線用の端子１１が底面に多数配列されたボールグリッドアレイ型のものとしてあり、半導体集積回路の前記端子は直径が例えば０．６〜１．０ｍｍ程度の粒状の半田球の接点よりなり、扁平な球状のものから略球状のものまであって、本実施態様では半球状のものとしてある。
【００１５】
トレー１の上面には半導体集積回路を収納するためのポケット２が多数設けられており、各ポケット２間は断面形状が下方へ拡がるテーパー状の縦横の仕切枠３で区画されていて、ポケット２の中央には、平面形状が集積回路の底面よりも若干小なる略相似形の陥凹部４を設けてあり、この陥凹部４の上縁と仕切枠３の基部との間に集積回路の底面周縁を支持するための支持段部５が形成されている。
【００１６】
また、トレー上面の縁部には枠辺６を突設してあるとともにトレー下面の全周に縁枠７を突設してあって、トレーどうしを積み重ねた際に、上段側トレー１’の縁枠７’が下段トレー１の枠辺６の外周に嵌まるようになっており、さらに、トレーの前縁にはトレーの方向性を見分けるための凹部１ａが形成され、またトレーの左右には把手１ｂ、１ｃが設けられている。
【００１７】
トレー１下面にはトレー上面の各ポケットに相対する位置に下向き枠８を設けてあり、この下向き枠はトレーの上下を逆転させた場合に半導体集積回路の上面周縁を支持するためのものとしてあり、ポケットと略相似形に形成されている。しかして、前記下向き枠８の４角には内側面が下方へ拡がる断面テーパー状のコーナリブ９が突設されており、寸法の詳細については後述するが、隣り合うコーナリブの基部間の寸法は前記ポケット内底面の内側寸法よりも大なるものとしてある。
【００１８】
上述のように構成されたトレーにおいて、半導体集積回路１０の収納状態では、図５、６に示すように、半導体集積回路１０の底面における端子１１よりも外側の周縁が支持段部５に支承され、端子１１は陥凹部４内に臨むように収納され、上下のトレーはトレー上面の枠辺６の外側に上段トレー１’下面の縁枠７’が嵌合している。
【００１９】
ポケット２の基部と半導体集積回路１０の周辺との間には０．０７ｍｍ程度の隙間ｄ1 をとってあり、半導体集積回路がポケット内へスムースに入り、しかもトレーが温度変化等により収縮しても半導体集積回路を左右から圧迫するようなことがないようにしてある。
【００２０】
前記陥凹部４の縦横の寸法は最も外周に配列されている端子１１の外周を十分に囲むことができるものとなっており、また陥凹部４の深さｄ2 は端子１１の高さｈよりも大に形成されていて、端子がトレーに非接触となるようにしてあり、端子がトレーに触れて破損したり、端子にトレーの素材として使用される合成樹脂材の微粉が付着して導通抵抗が大となり、半導体集積回路の信頼性を低下するのを防止している。
【００２１】
上下に積み重ねられるトレー間の水平方向のずれはトレー上面の枠辺６とトレー下面の縁枠７との嵌合により規制され、枠辺６と縁枠７の寸法は、トレーどうしを積み重ねた際、下段トレー１の枠辺６の外側面と上段トレー１’の縁枠７’の内側面間に０．２５ｍｍ程度の嵌合公差ｄ3 が生じるように設定されている。
【００２２】
半導体集積回路の品質検査を行う際に、上下に積み重ねられた複数のトレーを、半導体集積回路を内部に収納したままの状態で上下逆にすると、下段トレー１のポケット２内における支持段部５に支承されていた半導体集積回路１０は図６中、仮想線で示すように半導体集積回路１０の上面周縁が上段トレー１’の下向き枠８’に支承され、コーナリブ９’によって水平方向の移動が規制される。
【００２３】
コーナリブ９の基部はポケット２の基部よりも外側に形成されていて、仮想線で示される半導体集積回路１０’の周辺と上段トレー下面のコーナリブ９’の基部との間に０．１０ｍｍ程度の隙間ｄ4 が生じるようになっている。
【００２４】
また、半導体集積回路の肩部１０ａは、トレーの上下を逆にした際に肩部１０ａが下向き枠８’の内側に隙間ｄ5 をあけて囲まれるようになっており、この隙間ｄ5 はトレー下面のコーナリブ９’と半導体集積回路１０’の周辺との間の隙間ｄ4 よりも十分に大なるものとしてある。
なお、上述した実施態様においては、コーナリブ９を下向き枠８の４角全てに形成してあるが、コーナリブ９は少なくとも下向き枠８の対角線上に向かい合う２つの角に形成されていれば事が足りる。
【００２５】
トレーの上下を逆にして、トレーの下面に半導体集積回路を載せると、半導体集積回路の水平方向の動きはコーナリブ９によって規制される。
図７は上述した実施態様に基づいて半導体集積回路１０の水平方向のずれ（回転）を図１１に示した従来のトレーにおけるシミュレーションと同条件下、シミュレートしたものである。
【００２６】
すなわち、半導体集積回路の縦横の寸法は３５×３５ｍｍ、コーナリブ９と半導体集積回路間の隙間は０．１０ｍｍ、コーナリブ９が半導体集積回路の１辺に対向する長さは１６．０ｍｍに設定してあり、４つのコーナリブ９の中心に半導体集積回路が位置している状態が実線で示され、半導体集積回路が左回りに回転してコーナリブに当接している状態が仮想線で示されている。
【００２７】
上述したシミュレートの結果、従来のトレーでは半導体集積回路の回転角度θ1 ＝１．８００°であったのに対し、本実施態様におけるトレーでは回転角度θ2 ＝０．６９４°と約５分の２になっており、半導体集積回路の位置ずれを十分に抑えることができることがわかった。
【００２８】
【発明の作用、効果】
本発明のトレーにおいて、ポケット内に半導体集積回路を入れると、半導体集積回路の底面における端子よりも外側の周縁がポケット内の支持段部に支承され、端子は陥凹部内に臨んでトレーと非接触に収納される。
【００２９】
半導体集積回路の搬送、保管時にはポケット内に半導体集積回路を収納した状態の複数のトレーを上下に複数段積み重ね、最上段に空のトレーを蓋として上から載せて使用する。
半導体集積回路の品質検査を行う際には、上述のように積み重ねた複数のトレーを、内部に半導体集積回路を収納したままの状態で上下を逆にする。
【００３０】
積み重ねた状態のトレーを上下逆にすると、各ポケットに収納されていた半導体集積回路は下方のトレー（搬送、保管時における上段のトレー）の下面に移動し、半導体集積回路はその周辺が下向きリブによって支持され、半導体集積回路の周辺はコーナリブによって囲まれ、水平方向への位置ずれが防止される。
この状態で上方のトレーを取りはずすと、半導体集積回路の底面、すなわち端子が上向きに現れ、半導体集積回路の品質検査を行うことができる。
【００３１】
本発明のトレーにおいてはコーナリブが半導体集積回路の角部を囲むので、従来のトレーのように４辺の各中央部を囲む場合に比べて半導体集積回路の水平方向の回転による位置ずれを格段に小とすることができる。
【００３２】
したがって、半導体集積回路の品質検査を行う際、検査装置側の端子を半導体集積回路の端子へ的確に接触せしめることができ、正確な品質検査を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路用トレーの実施態様を示す平面図。
【図２】同上の底面図。
【図３】ポケット部を拡大して示す平面図。
【図４】同上の底面図。
【図５】本発明に係るトレーの実施態様において半導体集積回路を収納した状態を示す拡大断面図。
【図６】図５の要部をさらに拡大して示す断面図。
【図７】本実施例のトレーにおいて半導体集積回路の位置のずれをシミュレートした結果を示す平面図。
【図８】従来のボールグリッドアレイ型半導体集積回路用のトレーを示す平面図。
【図９】同上の一部拡大底面図。
【図１０】従来のトレーにおいて半導体集積回路を収納した状態を示す拡大断面図。
【図１１】従来のトレーにおいて半導体集積回路の位置のずれをシミュレートした結果を示す平面図。
【符号の説明】
１ トレー
２ ポケット
３ 仕切枠
４ 陥凹部
５ 支持段部
６ 枠辺
７ 縁枠
８ 下向き枠
９ コーナリブ
１０ 半導体集積回路
１１ 半導体集積回路の端子
【発明の属する技術分野】
本発明はＩＣ等の半導体集積回路を収納するためのトレーに関し、より詳しくは端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーに関する。
【０００２】
【従来の技術とその問題点】
半導体集積回路には、電子回路用プリント基板等の基板上の回路へ配線するための半田よりなる粒状端子が底面に多数配列されたボールグリッドアレイ型のものがある。
このタイプの半導体集積回路は、組み付け工程において集積回路を回路基板上の所定の位置に載せ、ヒータ等で加熱処理をすることにより端子が基板上の回路に融着し、半導体集積回路が基板上に組付けられるようにしたものである。
【０００３】
図８〜１０はボールグリッドアレイ型の半導体集積回路を収納する従来のトレーを示しており、トレー２１上面に設けられたポケット２２内に半導体集積回路を収納し、複数のトレーを上下に積み重ねて使用するものとしてあり、トレーの上面は収納容器としての機能を有し、下面は収納容器の蓋としての機能を有している。
【０００４】
各ポケット２２の４角は十字状の上向きリブ２３で区画されていて、これらの上向きリブ２３によって半導体集積回路２４の４角を保持するようになっており、ポケットの内底面に形成された陥凹部２５と上向きリブ２３の基部との間の支持段部２６によって半導体集積回路２４の底面周縁を支持し、半導体集積回路２６の端子２７は前記陥凹部２５内にトレーとは非接触に収納される。
【０００５】
また、トレー２１の下面にはポケット２２に対応する位置に下向きの矩形枠２８を設けてあって、同矩形枠の４辺の各中央部に下向きリブ２９が形成されており、この下向きリブ２９はトレー上面において隣り合う上向きリブ２３間に相対する位置に設けられていて、トレーどうしを積み重ねた際に、上段トレーの下向きリブ２９が下段トレーの上向きリブ間２３間に入り込むようになっている。
【０００６】
半導体集積回路は、そのメーカやユーザにおいて同集積回路の端子へ実際に電気信号等の電流を流す品質検査が行われ、同検査においては端子を上向きにして検査装置側の端子と接触させる必要があることから、半導体集積回路はトレー内に収納されたままトレーごと上下を逆にされ、それまで蓋として機能していた上段側のトレーの下面に、端子を上に向けた状態で載せられて検査を受ける。
この際、半導体集積回路は上段側のトレーの下面における前記矩形枠２８上に載せられ、前記下向きリブ２９によって半導体集積回路の４辺が囲まれる。
【０００７】
前記端子２７は直径が例えば０．６〜１．０ｍｍ程度で半導体集積回路の底面に数百個設けられ、各端子の間隔も１ｍｍに満たないものが多く、上述した品質検査では、半導体集積回路の位置がずれると検査装置側の端子を半導体集積回路側の端子へ正確に接触させることができなくなって検査に支障を来たすので、前記下向きリブ２９で半導体集積回路２４の４辺を囲むことにより半導体集積回路の水平方向の回転、すなわち位置ずれを防止している。
【０００８】
半導体集積回路の位置ずれをなくすには、理論上では半導体集積回路の寸法と下向きリブ２９の基部間の寸法を同じにして半導体集積回路の周辺と下向きリブの内側面が接するようにすればよいが、実際には両寸法に製造時における寸法誤差や温度変化による膨張、収縮があることと、仮に両寸法を同じにすることができたとしても、検査時にトレーの上下を逆にする際、半導体集積回路を下向きリブ間へスムースに嵌めにくくなるという問題があることから、例えば３５×３５ｍｍの半導体集積回路を収納する場合、トレー下面に半導体集積回路を載せた状態において下向きリブ２９の内側面と半導体集積回路の周辺間に少なくとも０．１０ｍｍ程度の隙間をあける必要がある。
【０００９】
上述した条件下において、下向きリブ２９の長さをそれぞれ１６．０ｍｍとして下向きリブに囲まれた半導体集積回路の位置のずれをシミュレートしたところ、図１１に示されるような結果が得られた。
同図において、４つの下向きリブ２９の中心に位置する半導体集積回路２４が実線で示され、左回りに回転して外周が下向きリブに当接した状態の半導体集積回路が仮想線で示されている。
【００１０】
上述したシミュレートの結果、半導体集積回路の回転角度θ1 が１．８００°となることがわかり、従来のトレーでは半導体集積回路に対して十分な位置ずれ防止ができず、品質検査に支障を来たすおそれがある。
【００１１】
【目的】
本発明の目的とするところは、上述した問題点を解消し、トレーの上下両面に半導体集積回路を殆どずれがないよう正確な位置に保持することができ、半導体集積回路の保管、運搬および品質検査を容易に行える半導体集積回路用トレーを提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明に係る半導体集積回路用トレーは、端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーにおいて、基部が拡がるテーパー状の断面形状を有する縦横の仕切枠で矩形に区画されたポケットがトレー上面に多数設けられ、各ポケットの内底面に陥凹部が形成され、同陥凹部と前記仕切枠の基部との間に半導体集積回路の底面周縁を支承する支持段部が形成され、前記ポケットの下方におけるトレー下面に、ポケットと略相似なる矩形にして下端縁の内側寸法がポケット内底面の内側寸法よりも小なる下向き枠を突設し、同下向き枠の角部のうち、少なくとも対角線上の２か所の角部に、内側面が下方に拡がる断面テーパー状のコーナリブを形成し、同コーナリブの内側面における下向き枠側の基部で囲まれる矩形部分の内側寸法が前記ポケット内底面の内側寸法よりも大なるように形成してなる。
【００１３】
【実施態様】
以下、本発明に係る半導体集積回路用トレーの実施態様を図１〜６に示す具体例に基づいて詳細に説明する。
本発明のトレー１は、ボールグリッドアレイ型の半導体集積回路１０を収納し、複数のトレーどうしを積み重ねて使用するものとしてあり、トレーの上面は収納容器としての機能を有し、下面は収納容器の蓋としての機能を有している。
【００１４】
前記半導体集積回路１０は配線用の端子１１が底面に多数配列されたボールグリッドアレイ型のものとしてあり、半導体集積回路の前記端子は直径が例えば０．６〜１．０ｍｍ程度の粒状の半田球の接点よりなり、扁平な球状のものから略球状のものまであって、本実施態様では半球状のものとしてある。
【００１５】
トレー１の上面には半導体集積回路を収納するためのポケット２が多数設けられており、各ポケット２間は断面形状が下方へ拡がるテーパー状の縦横の仕切枠３で区画されていて、ポケット２の中央には、平面形状が集積回路の底面よりも若干小なる略相似形の陥凹部４を設けてあり、この陥凹部４の上縁と仕切枠３の基部との間に集積回路の底面周縁を支持するための支持段部５が形成されている。
【００１６】
また、トレー上面の縁部には枠辺６を突設してあるとともにトレー下面の全周に縁枠７を突設してあって、トレーどうしを積み重ねた際に、上段側トレー１’の縁枠７’が下段トレー１の枠辺６の外周に嵌まるようになっており、さらに、トレーの前縁にはトレーの方向性を見分けるための凹部１ａが形成され、またトレーの左右には把手１ｂ、１ｃが設けられている。
【００１７】
トレー１下面にはトレー上面の各ポケットに相対する位置に下向き枠８を設けてあり、この下向き枠はトレーの上下を逆転させた場合に半導体集積回路の上面周縁を支持するためのものとしてあり、ポケットと略相似形に形成されている。しかして、前記下向き枠８の４角には内側面が下方へ拡がる断面テーパー状のコーナリブ９が突設されており、寸法の詳細については後述するが、隣り合うコーナリブの基部間の寸法は前記ポケット内底面の内側寸法よりも大なるものとしてある。
【００１８】
上述のように構成されたトレーにおいて、半導体集積回路１０の収納状態では、図５、６に示すように、半導体集積回路１０の底面における端子１１よりも外側の周縁が支持段部５に支承され、端子１１は陥凹部４内に臨むように収納され、上下のトレーはトレー上面の枠辺６の外側に上段トレー１’下面の縁枠７’が嵌合している。
【００１９】
ポケット２の基部と半導体集積回路１０の周辺との間には０．０７ｍｍ程度の隙間ｄ1 をとってあり、半導体集積回路がポケット内へスムースに入り、しかもトレーが温度変化等により収縮しても半導体集積回路を左右から圧迫するようなことがないようにしてある。
【００２０】
前記陥凹部４の縦横の寸法は最も外周に配列されている端子１１の外周を十分に囲むことができるものとなっており、また陥凹部４の深さｄ2 は端子１１の高さｈよりも大に形成されていて、端子がトレーに非接触となるようにしてあり、端子がトレーに触れて破損したり、端子にトレーの素材として使用される合成樹脂材の微粉が付着して導通抵抗が大となり、半導体集積回路の信頼性を低下するのを防止している。
【００２１】
上下に積み重ねられるトレー間の水平方向のずれはトレー上面の枠辺６とトレー下面の縁枠７との嵌合により規制され、枠辺６と縁枠７の寸法は、トレーどうしを積み重ねた際、下段トレー１の枠辺６の外側面と上段トレー１’の縁枠７’の内側面間に０．２５ｍｍ程度の嵌合公差ｄ3 が生じるように設定されている。
【００２２】
半導体集積回路の品質検査を行う際に、上下に積み重ねられた複数のトレーを、半導体集積回路を内部に収納したままの状態で上下逆にすると、下段トレー１のポケット２内における支持段部５に支承されていた半導体集積回路１０は図６中、仮想線で示すように半導体集積回路１０の上面周縁が上段トレー１’の下向き枠８’に支承され、コーナリブ９’によって水平方向の移動が規制される。
【００２３】
コーナリブ９の基部はポケット２の基部よりも外側に形成されていて、仮想線で示される半導体集積回路１０’の周辺と上段トレー下面のコーナリブ９’の基部との間に０．１０ｍｍ程度の隙間ｄ4 が生じるようになっている。
【００２４】
また、半導体集積回路の肩部１０ａは、トレーの上下を逆にした際に肩部１０ａが下向き枠８’の内側に隙間ｄ5 をあけて囲まれるようになっており、この隙間ｄ5 はトレー下面のコーナリブ９’と半導体集積回路１０’の周辺との間の隙間ｄ4 よりも十分に大なるものとしてある。
なお、上述した実施態様においては、コーナリブ９を下向き枠８の４角全てに形成してあるが、コーナリブ９は少なくとも下向き枠８の対角線上に向かい合う２つの角に形成されていれば事が足りる。
【００２５】
トレーの上下を逆にして、トレーの下面に半導体集積回路を載せると、半導体集積回路の水平方向の動きはコーナリブ９によって規制される。
図７は上述した実施態様に基づいて半導体集積回路１０の水平方向のずれ（回転）を図１１に示した従来のトレーにおけるシミュレーションと同条件下、シミュレートしたものである。
【００２６】
すなわち、半導体集積回路の縦横の寸法は３５×３５ｍｍ、コーナリブ９と半導体集積回路間の隙間は０．１０ｍｍ、コーナリブ９が半導体集積回路の１辺に対向する長さは１６．０ｍｍに設定してあり、４つのコーナリブ９の中心に半導体集積回路が位置している状態が実線で示され、半導体集積回路が左回りに回転してコーナリブに当接している状態が仮想線で示されている。
【００２７】
上述したシミュレートの結果、従来のトレーでは半導体集積回路の回転角度θ1 ＝１．８００°であったのに対し、本実施態様におけるトレーでは回転角度θ2 ＝０．６９４°と約５分の２になっており、半導体集積回路の位置ずれを十分に抑えることができることがわかった。
【００２８】
【発明の作用、効果】
本発明のトレーにおいて、ポケット内に半導体集積回路を入れると、半導体集積回路の底面における端子よりも外側の周縁がポケット内の支持段部に支承され、端子は陥凹部内に臨んでトレーと非接触に収納される。
【００２９】
半導体集積回路の搬送、保管時にはポケット内に半導体集積回路を収納した状態の複数のトレーを上下に複数段積み重ね、最上段に空のトレーを蓋として上から載せて使用する。
半導体集積回路の品質検査を行う際には、上述のように積み重ねた複数のトレーを、内部に半導体集積回路を収納したままの状態で上下を逆にする。
【００３０】
積み重ねた状態のトレーを上下逆にすると、各ポケットに収納されていた半導体集積回路は下方のトレー（搬送、保管時における上段のトレー）の下面に移動し、半導体集積回路はその周辺が下向きリブによって支持され、半導体集積回路の周辺はコーナリブによって囲まれ、水平方向への位置ずれが防止される。
この状態で上方のトレーを取りはずすと、半導体集積回路の底面、すなわち端子が上向きに現れ、半導体集積回路の品質検査を行うことができる。
【００３１】
本発明のトレーにおいてはコーナリブが半導体集積回路の角部を囲むので、従来のトレーのように４辺の各中央部を囲む場合に比べて半導体集積回路の水平方向の回転による位置ずれを格段に小とすることができる。
【００３２】
したがって、半導体集積回路の品質検査を行う際、検査装置側の端子を半導体集積回路の端子へ的確に接触せしめることができ、正確な品質検査を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路用トレーの実施態様を示す平面図。
【図２】同上の底面図。
【図３】ポケット部を拡大して示す平面図。
【図４】同上の底面図。
【図５】本発明に係るトレーの実施態様において半導体集積回路を収納した状態を示す拡大断面図。
【図６】図５の要部をさらに拡大して示す断面図。
【図７】本実施例のトレーにおいて半導体集積回路の位置のずれをシミュレートした結果を示す平面図。
【図８】従来のボールグリッドアレイ型半導体集積回路用のトレーを示す平面図。
【図９】同上の一部拡大底面図。
【図１０】従来のトレーにおいて半導体集積回路を収納した状態を示す拡大断面図。
【図１１】従来のトレーにおいて半導体集積回路の位置のずれをシミュレートした結果を示す平面図。
【符号の説明】
１ トレー
２ ポケット
３ 仕切枠
４ 陥凹部
５ 支持段部
６ 枠辺
７ 縁枠
８ 下向き枠
９ コーナリブ
１０ 半導体集積回路
１１ 半導体集積回路の端子
Claims (2)
- 端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーにおいて、基部が拡がるテーパー状の断面形状を有する縦横の仕切枠で矩形に区画されたポケットがトレー上面に多数設けられ、各ポケットの内底面に陥凹部が形成され、同陥凹部と前記仕切枠の基部との間に半導体集積回路の底面周縁を支承する支持段部が形成され、前記ポケットの下方におけるトレー下面に、ポケットと略相似なる矩形にして下端縁の内側寸法がポケット内底面の内側寸法よりも小なる下向き枠を突設し、同下向き枠の角部のうち、少なくとも対角線上の２か所の角部に、内側面が下方に拡がる断面テーパー状のコーナリブを形成し、同コーナリブの内側面における下向き枠側の基部で囲まれる矩形部分の内側寸法が前記ポケット内底面の内側寸法よりも大なるように形成してなる半導体集積回路用トレー。
- 前記端子は粒状の半田球の接点よりなる請求項１に記載の半導体集積回路用トレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31910097A JP3730384B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体集積回路用トレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31910097A JP3730384B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体集積回路用トレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145315A JPH11145315A (ja) | 1999-05-28 |
| JP3730384B2 true JP3730384B2 (ja) | 2006-01-05 |
Family
ID=18106478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31910097A Expired - Fee Related JP3730384B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体集積回路用トレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730384B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG167654A1 (en) * | 2004-06-17 | 2011-01-28 | Solvision Singapore Inspection Systems Pte Ltd | Invertible integrated circuit tray and method of using same |
| JP4549422B1 (ja) * | 2009-05-12 | 2010-09-22 | ホクモウ株式会社 | 半導体集積回路用トレイ |
-
1997
- 1997-11-05 JP JP31910097A patent/JP3730384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145315A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2688664B2 (ja) | 半導体デバイス用トレー | |
| JP2852872B2 (ja) | ボール端子集積回路用トレイ | |
| JP3771084B2 (ja) | 半導体集積回路装置用トレイ | |
| US5335771A (en) | Spacer trays for stacking storage trays with integrated circuits | |
| CA2277069C (en) | Integrated circuit tray with self aligning pocket | |
| US7059476B2 (en) | Tray for electronic parts | |
| TWI462218B (zh) | 用於積體電路晶片之載座囊穴托盤容納系統 | |
| US5794784A (en) | Tray for integrated circuits | |
| TWI246981B (en) | Tray for electronic components | |
| US8937483B2 (en) | Semiconductor package transferring apparatus and method of manufacturing semiconductor device using the same | |
| US5890599A (en) | Tray for integrated circuits | |
| US20060054532A1 (en) | Storing tray and storing device | |
| JP2005531465A (ja) | 電子部品用のキャリアテープ | |
| US5848703A (en) | Tray for integrated circuits | |
| US6264037B1 (en) | Tray for ball grid array integrated circuit | |
| JP3730384B2 (ja) | 半導体集積回路用トレー | |
| JPH0632384A (ja) | 集積回路用トレイ | |
| JP3378935B2 (ja) | 電子部品収納用トレー | |
| JP2004155443A (ja) | 半導体集積回路用トレー | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| JP3993078B2 (ja) | 半導体集積回路用トレー | |
| JP3645094B2 (ja) | エンボスキャリアテープ | |
| JPH1111572A (ja) | 半導体集積回路装置収納用トレイ | |
| JP3405531B2 (ja) | 半導体集積回路装置格納用トレイ | |
| JP4431323B2 (ja) | 電子部品用トレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |