JP3771084B2 - 半導体集積回路装置用トレイ - Google Patents

半導体集積回路装置用トレイ Download PDF

Info

Publication number
JP3771084B2
JP3771084B2 JP12432699A JP12432699A JP3771084B2 JP 3771084 B2 JP3771084 B2 JP 3771084B2 JP 12432699 A JP12432699 A JP 12432699A JP 12432699 A JP12432699 A JP 12432699A JP 3771084 B2 JP3771084 B2 JP 3771084B2
Authority
JP
Japan
Prior art keywords
tray
integrated circuit
semiconductor integrated
circuit device
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12432699A
Other languages
English (en)
Other versions
JP2000315723A (ja
Inventor
滋 千本松
学 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Sumitomo Chemical Co Ltd
Original Assignee
NEC Electronics Corp
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14882579&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3771084(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Electronics Corp, Sumitomo Chemical Co Ltd filed Critical NEC Electronics Corp
Priority to JP12432699A priority Critical patent/JP3771084B2/ja
Priority to SG200002294A priority patent/SG85703A1/en
Priority to US09/559,348 priority patent/US6357595B2/en
Priority to KR10-2000-0022651A priority patent/KR100390324B1/ko
Priority to MYPI20001844A priority patent/MY125134A/en
Priority to TW089108168A priority patent/TW457619B/zh
Priority to EP00109040A priority patent/EP1049138A2/en
Priority to CNB00108111XA priority patent/CN1133571C/zh
Publication of JP2000315723A publication Critical patent/JP2000315723A/ja
Publication of JP3771084B2 publication Critical patent/JP3771084B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置、特にボールグリッドアレイタイプやピングリッドアレイタイプのようにパッケージ下面に配線用端子を有する半導体集積回路装置(以下「半導体装置」という)を収納するためのトレイに関する。
【0002】
【従来の技術】
半導体装置のパッケージタイプとしてボールグリッドアレイタイプ又はピングリッドアレイタイプと称されるものがある。前者は、図10に示すように、配線用端子であるボール端子1がパッケージ2(図示のパッケージ2は基板3とその上部を覆うモールドレジン4からなる)の下面にマトリックス状に配置されたものであり、後者は、ボール端子1に代えてリードピンが用いられたもの(図示しない)である。これらはいずれも、一般的なクアドフラットパッケージに比較して配線用端子の数を多くできる、電気ノイズの発生が少ない等の特徴を有する。
【0003】
一般に、ボールグリッドアレイタイプの半導体装置(以下「BGA」という)5又はピングリッドアレイタイプの半導体装置(以下「PGA」という)は専用トレイの収納部に収納されて、搬送や試験等が行われる。従来のトレイにおける収納部は、半導体装置のパッケージとほぼ同形の凹部からなっている。また、半導体装置の端子はトレイとの接触を嫌うため、収納部の底面中央部には、ボール端子群又はリードピン群を受け入れる穴(貫通孔又は凹部)が形成されている。従って、従来のトレイは、収納部の底面外周部により半導体装置におけるパッケージの下面外周部(最外周のポール端子又はリードピンよりも外側の部分であり、例えば図10の(b)において符号6で示す部分)を支持すると共に、収納部の壁面により水平方向の移動を規制するようになっている。
【0004】
【発明が解決しようとする課題】
しかしながら、パッケージの下面外周部の幅が小さい場合、端子受入れ用の穴の内壁面にボール端子又はリードピンが接したり、穴にパッケージの縁部が入り込んだりする可能性がある。特に、近年のパッケージのコンパクト化に伴い、パッケージの下面外周部の幅が狭小化しているため、かかる問題点は顕著となってきている。
【0005】
そこで、本発明は、BGAやPGAのようなパッケージ下面に配線用端子を有する半導体装置を収納するトレイであって、パッケージの下面外周部の広狭によらず、配線用端子が収納部の壁面等に接触することなく半導体装置を確実に支持することのできるトレイを提供することを目的としている。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明は、パッケージの下面に配線用端子を有する半導体装置を収納する第1の収納部を一面に有するトレイにおいて、第1の収納部が、半導体装置を収納した場合に当該半導体装置の周囲に配置される第1の壁面を有し、第1の壁面が、半導体装置のパッケージの縁部を支持するが、配線用端子との接触は避けるような傾斜角度をもって傾斜されている第1の壁面部分を有することを特徴としている。
【0007】
かかる構成においては、傾斜した第1の壁面部分がパッケージの縁部のみに接し、これを支持することができる。
【0008】
また、半導体装置の位置ずれを抑えるために、第1の壁面に、第1の壁面部分の上端縁から上方に延びる第2の壁面部分を設けることが好ましい。この第2の壁面部分は、第1の壁面部分の前記傾斜角度よりも大きい傾斜角度をもって傾斜されたものであることが有効である。
【0009】
更に、本発明によるトレイは、第1の収納部とは反対の側の面に、当該トレイを上下反転させた場合に配線用端子を上向きとした状態で半導体装置を収納することができる第2の収納部を有し、同型のトレイを重ね合わせた場合に、一方のトレイにおける第2の収納部が他方のトレイにおける第1の収納部と協働して半導体装置を収納する空間を形成するようになっていることを特徴としている。
【0010】
この構成により、トレイに収納された半導体装置の上下方向の動きを抑制することが可能となり、トレイを重ねて上下反転させた場合に、下側となったトレイの第2の収納部に半導体装置を容易に移し替えることができる。
【0011】
第2の収納部の形態としては、配線用端子を上向きとした状態で半導体装置を収納した場合に当該半導体装置の周囲に配置され且つ半導体装置のパッケージの縁部を支持するような傾斜角度をもって傾斜されている第3の壁面部分を有する第2の壁面を備えるものが考えられる。このような傾斜した第3の壁面部分を有する構成では、支持部がパッケージ縁部だけとなる。
【0012】
なお、半導体装置のパッケージ下面の形状が略正方形である場合においては、第1の収納部を、4つの前記第1の壁面を略正方形に配置したものから画成し、第1の壁面における第1の壁面部分がそれぞれ、半導体装置のパッケージ下面の各縁部を支持するようにすることが好ましい。
【0013】
【発明の実施の形態】
図1は、パッケージ下面が略正方形のBGA(図10に示すもの)5を収納するための本発明によるトレイ10の一実施形態を示している。ここで、本明細書においては、特に断らない限り、トレイ10の通常の使用状態、すなわちトレイ10を水平に置いた状態を基準状態として「上」、「下」等の語を使用する。また、図1の状態において、見える側の面をトレイ10の表面、見えない側の面をトレイ10の裏面と称することとする。
【0014】
本発明によるトレイ10は色々な材料から種々の方法で作られ得るが、耐熱性のある導電性合成樹脂、例えば炭素粒子若しくは繊維、又は金属粒子若しくは繊維等の導電性充填剤が混入されたポリフェニレンエーテル系樹脂、ポリエーテルスルホン系樹脂、ポリエーテルイミド系樹脂、ポリアクリルスルホン系樹脂又はポリエステル系樹脂等からなる一体成型体が好ましい。製造が容易であり、軽量で取扱いが容易だからである。また、導電性である理由は、収納すべき半導体装置が静電気により損傷する恐れがあるので帯電を防止するためである。
【0015】
図示のトレイ10は長方形のプレート形状をなし、その表面には、直線状の凸条12が複数本形成されている。凸条12は、トレイ10の長手方向(長辺)と平行に延びるものと、トレイ10の短手方向(短辺)と平行に延びるものとがある。長手方向の凸条12aは一定のピッチで配列されており、短手方向の凸条12bも同ピッチで配列されている。このように凸条12は格子状に配列され、格子の目の部分、すなわち隣合う1対の長手方向凸条12aと、隣合う1対の短手方向凸条12bとにより囲まれた部分は、それぞれ、1個のBGA5を収納する収納部(第1の収納部)14として機能するようになっている。
【0016】
なお、トレイ10の最外周部に配置されている凸条12eは、トレイ10を複数枚重ね合わせて使用する場合に、上側のトレイ10の周縁部から下方に突出する外枠部16の内側に嵌合し、トレイ10を位置決めし且つ横ずれを防止するための位置決め手段としても機能する(図6を参照)。
【0017】
図2は図1の部分IIを拡大して示した平面図であり、図3は同部分の底面図である。また、図4は図2のIV−IV線に沿っての断面図であり、図5は図2のV−V線に沿っての断面図である。これらの図から理解されるように、収納部14は、パッケージ2の下面形状が略正方形であるBGA5を収納するものであるため、当該収納部14を囲む4本の凸条12における壁面(第1の壁面)18はそれぞれ、同一形状、同一寸法となっている。また、収納部14は、図4及び図5に示すように、鉛直方向において下部領域20と上部領域22とに区分されている。
【0018】
収納部14の下部領域20は、BGA5を水平状態で適正に収容した場合にBGA5を支持する領域であり、収納部14の主要領域をなすものである。この下部領域20における各凸条12の第1の壁面部分(以下「下部壁面」という)24は、下方ほど収納部14の中心側に傾斜している。言い換えるならば、互いに対向する下部壁面24の上端間の間隔(図4においてL1で示す間隔)は、図10に示すBGAパッケージ2の一辺の長さL0よりも僅かに大きく、下端間の間隔(図3においてL2で示す間隔)はL0よりも小さくされている。
【0019】
従って、BGA5を水平状態のまま上方から収納部14の下部領域20へと下降させると、図2、図4及び図5の二点鎖線で示すように、BGAパッケージ2の下面の各下縁部が傾斜した対応の下部壁面24と接し、支持される。前述したように、収納部14を囲む4つの下部壁面24は同一寸法且つ同一形状であるため、BGA5は4つの下部壁面24の同じ高さ位置で水平に支持されることとなる。
【0020】
このように、BGA5はパッケージ2の下縁部でのみ支持されるため、パッケージ2の下面外周部6の幅(図10の(b)においてwで示す幅)が狭小であっても支持が可能である。
【0021】
しかしながら、BGA5を支持した状態において、ボール端子1が収納部14の下部壁面24と接することは避けなければならない。このため、水平面に対する下部壁面24の傾斜角度(図4においてαで示す角度)は、BGAパッケージ2の下縁部と最外周のボール端子1とで作る斜面の傾斜角度(図10の(a)においてβで示す角度)よりも大きくなること必須条件となる。なお、この条件を満たしたとしても、下部壁面24の傾斜角度αが40度よりも下回ると、トレイ10に僅かな振動を加えただけでBGA5が収納部14で位置ずれを起こしてしまうため、傾斜角度αは40度以上であることが望ましい。また、下部壁面24の傾斜角度αが70度を越えた場合、BGAパッケージ2が下部壁面24に食い込んだ状態となり取外しが困難となるため、傾斜角度αは70度以下であることが望ましい。
【0022】
また、BGA5の支持状態において、ボール端子1が収納部14の底面26に接してはならない。このため、収納部14の底面26からパッケージ支持点Sまでの高さ(図4においてH1で示す高さ)は、パッケージ2の下面からボール端子1の下端までの長さ(図10の(a)においてhで示す長さ)よりも大きくされている。
【0023】
一方、収納部14の上部領域22における各凸条12の第2の壁面部分(以下「上部壁面」という)28は、下部壁面24により支持されているBGA5が位置ずれを起こした場合に、その位置ずれを規制するようになっている。上部壁面28は、水平面に対する傾斜角度(図4においてγで示す角度)が下部壁面24の傾斜角度αよりも大きな角度、好ましくは85度〜90度とされている。このように下部壁面24の上端縁から上部壁面28が急峻に立ち上がった形態では、BGA5が水平方向において位置ずれを起こしたとしても、下部壁面24と上部壁面28との間の境界線30にBGAパッケージ2の下縁部が到達すると、それ以上の水平方向の移動は上部壁面28により阻止されることになる。
【0024】
なお、パッケージ支持点Sから上部壁面28の上端縁までの高さ(図4においてH2で示す高さ)は、パッケージ2の厚さよりも大きいことが好ましい。例えばトレイ10上に平板(図示しない)を載置した場合、平板の下面と収納部14とで囲まれる空間にBGA5が完全に収まり、平板との干渉を避けることができるからである。また、BGA5を収納部14に収納するのを容易にするため、上部壁面28の上端縁は符号32で示すように面取りされていることが好ましい。
【0025】
また、上述した下部壁面24及び上部壁面28は、収納部14を囲んでいる凸条12の部分の全長にわたっている必要はなく、図示実施形態においては、収納部14のコーナー部における凸条12の肉厚は薄くされている。従って、この部分ではBGAパッケージ2のコーナー部は浮いた状態となる。
【0026】
ところで、BGA収納用トレイでは、例えばボール端子1を検査する場合、BGA5が収納された第1のトレイの上に空の第2のトレイを重ね、そして、これらのトレイを重ねたまま上下反転させることで、BGA5のボール端子1を上向きとする方法が採られることがある。この上下反転の際に第2のトレイでもBGAを収納することができるように、第2のトレイの裏面側にも収納部を設けることが一般的である。
【0027】
そこで、図示実施形態のトレイ10においても、その裏面側に複数の収納部(第2の収納部)34を有している。これらの裏面側収納部34は前述の表面側収納部14と同数あり、それぞれ、表面側収納部14の直下に形成されている。従って、図6に示すように、1枚のトレイ10A上に別の同型のトレイ10Bを重ね、下側トレイ10Aにおける最外周の凸条12eと上側トレイ10Bにおける外枠部16とを係合させた場合、下側トレイ10Aの表面側収納部14のそれぞれを覆うように上側トレイ10Bにおける対応の裏面側収納部34が配置され、両者間に1個のBGA5を収納する空間が形成される。
【0028】
より詳細には、トレイ10の裏面側の各収納部34は、図3からも理解されるように、トレイ10の裏面から下方に突出した4本の突起片36から形成されている。各突起片36は収納部34の各コーナー部、すなわちトレイ10表面の凸条12の交差部に対応する位置に配置されている。また、この突起片36は、水平断面においてL字状をなしており、その内側の壁面(第2の壁面)38がBGAパッケージ2のコーナー部を規制するよう、位置決めされている。2枚のトレイ10A,10Bを重ね合わせた場合、1つの裏面側収納部34を画定する4本の突起片36は、対応する表面側収納部14のコーナー部に嵌合され、各突起片36の外側の壁面40は凸条12の薄肉部分の内面に対面した状態となる。この状態では、下側トレイ10Aの表面側収納部14の底面26と、上側トレイ10Bの裏面側収納部34の底面42と、凸状12及び突起片36とにより閉じられた空間が形成され、この空間内でBGA5は上下方向にも移動が規制された状態で収納される。
【0029】
なお、対向する壁面38間の最小間隔はBGAパッケージ2の最大長さよりも大きいため、トレイ10の表裏を反転させて、裏面側収納部34にBGA5を配置した状態は、図3及び図7に示すように、パッケージ2の上面が収納部34の底面42に接した状態となる。
【0030】
以上、本発明により一実施形態の基本的な構成について説明したが、上記構成において、収納部14,34の各部寸法や位置、形状、壁面18,38の傾斜角度等については、扱うBGAの寸法やパッケージの材料等により種々変更され、実験やシミュレーションを通じて調整していく必要がある。例えば、トレイ10に振動を加えた場合にはBGA2に位置ずれが生ずるが、位置ずれにも、トレイ10の長手方向又は短手方向に沿ってパッケージ下縁部が下部壁面24上を摺動するような態様、BGAパッケージ2が上側トレイ10Bの裏面に接するように上下動する態様、BGA5の中心点を中心として回転するような態様、互いに対向するコーナー部を支点として揺動するような態様等、色々な態様がある。よって、このような動きがBGA5に生じ得ることを考慮し、常にボール端子1がトレイ10の面に接しない条件を定める必要がある。勿論、かかる条件を満たすため、壁面24,28,38の形状は必ずしも平面である必要はなく、凸状又は凹状に湾曲される等の変形がなされてもよい。
【0031】
以上、本発明の好適な実施形態について詳細に述べたが、本発明は上記実施形態に限定されないことはいうまでもない。例えば、上記実施形態におけるトレイ裏面側の突起片36はBGA5を支持する構成となっていないが、図8に示すように、突起片36の内側壁面を傾斜面(第3の壁面部分)44とし、パッケージ2の上縁部を傾斜面44で支持し得るようにしてもよい。また、図9に示すように、突起片36の内側壁面に段差部46を形成し、この段差部46でパッケージ2の上面の外周部を支持するようにしてもよい。
【0032】
また、上記実施形態はBGA用のトレイ10であるが、本発明は、PGAやパッケージの下面に配線用端子を有するその他の半導体装置を収納するためのトレイにも適用可能である。
【0033】
更に、上記実施形態では、パッケージ下面が略正方形の半導体装置を収納するものとしているが、他の形状のパッケージを有する半導体装置に対しても本発明は適用可能である。すなわち、かかる場合、半導体装置を連続的又は不連続に囲む収納部の壁面にパッケージの縁部を支持する傾斜壁面部分を設ければよい。
【0034】
【発明の効果】
以上述べたように、本発明のトレイによれば、配線用端子部がパッケージの下面の外周縁に近い位置に配置されていたとしても、半導体装置を支持することができる。しかも、支持はパッケージの縁部のみで行われるので、ボール端子と収納部の壁面や底面との接触を防止することができる。従って、本発明のトレイを用いた場合、半導体装置を収納し搬送する場合、ボール端子の接触による破損、変形、汚れを防止することができる。
【図面の簡単な説明】
【図1】本発明によるBGA収納用のトレイの一実施形態を示す平面図である。
【図2】図1のII部を拡大して示す平面図である。
【図3】図2と同じ部分の底面図である。
【図4】図2におけるIV−IV線に沿っての断面図である。
【図5】図2におけるV−V線に沿っての断面図である。
【図6】図1に示すトレイを2枚重ねた状態を示す断面部分図である。断面位置は図4と同じである。
【図7】図1のトレイ裏面側の収納部にBGAを配置した状態を示す断面部分図である。断面位置は図4と同じである。
【図8】本発明によるトレイの変形実施形態を示す断面部分図である。断面位置は図4と同じである。
【図9】本発明によるトレイの別の変形実施形態を示す断面部分図である。断面位置は図4と同じである。
【図10】本発明のトレイに収納され得るBGAを示す図であり、(a)はその側面図、(b)は底面図である。
【符号の説明】
1…ボール端子(配線用端子)、2…パッケージ、5…BGA(半導体集積回路装置)、10…トレイ、12…凸条、14…第1の収納部、18…第1の壁面、24…下部壁面(第1の壁面部分)、28…上部壁面(第2の壁面部分)、30…境界線、34…第2の収納部、36…突起片、38…第2の壁面、44…傾斜面(第3の壁面部分)。

Claims (4)

  1. パッケージ(2)の下面に配線用端子(1)を有する半導体集積回路装置(5)を収納する第1の収納部(14)を一面に有する半導体集積回路装置用トレイ(10)であって、
    前記第1の収納部(14)が、半導体集積回路装置(5)を収納した場合に当該半導体集積回路装置(5)の周囲に配置される第1の壁面(18)を有し、
    前記第1の壁面(18)が、第1の傾斜角度(α)をもって傾斜されている第1の壁面部分(24)と、前記第1の壁面部分(24)の上端縁(30)から上方に延び、且つ、前記第1の傾斜角度(α)よりも大きな第2の傾斜角度(γ)をもって傾斜されている第2の壁面部分(28)とを有し、
    前記第1の傾斜角度(α)が、半導体集積回路装置(5)を前記第1の収納部(14)に収納した状態において該半導体集積回路装置(5)のパッケージ(2)の縁部を支持するが、配線用端子(1)との接触は避ける角度となっている、
    ことを特徴とする半導体集積回路装置用トレイ。
  2. 前記第1の収納部(14)とは反対の側の面に、当該トレイ(10)を上下反転させた場合に配線用端子(1)を上向きとした状態で半導体集積回路装置(5)を収納することができる第2の収納部(34)を有し、
    同型のトレイ(10A,10B)を重ね合わせた場合に、一方のトレイ(10B)における前記第2の収納部(34)が他方のトレイ(10A)における前記第1の収納部(14)と協働して半導体集積回路装置(5)を収納する空間を形成するようになっていることを特徴とする請求項1に記載の半導体集積回路装置用トレイ。
  3. 前記第2の収納部(34)が、配線用端子(1)を上向きとした状態で半導体集積回路装置(5)を収納した場合に当該半導体集積回路装置(5)の周囲に配置される第2の壁面(38)を有し、
    前記第2の壁面(38)が、半導体集積回路装置(5)のパッケージ(2)の縁部を支持するような傾斜角度をもって傾斜されている第3の壁面部分(44)を有することを特徴とする請求項2に記載の半導体集積回路装置用トレイ。
  4. 前記第1の収納部(14)に収納される半導体集積回路装置(5)のパッケージ(2)の下面の形状が略正方形である場合において、
    前記第1の収納部(14)が、略正方形に配置された4つの前記第1の壁面(18)からなり、
    前記第1の壁面(18)における前記第1の壁面部分(24)がそれぞれ、半導体集積回路装置(5)のパッケージ(2)の下面の各縁部を支持するようになっていることを特徴とする請求項1〜3のいずれか1項に記載の半導体集積回路装置用トレイ。
JP12432699A 1999-04-30 1999-04-30 半導体集積回路装置用トレイ Expired - Fee Related JP3771084B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP12432699A JP3771084B2 (ja) 1999-04-30 1999-04-30 半導体集積回路装置用トレイ
SG200002294A SG85703A1 (en) 1999-04-30 2000-04-27 Tray for semiconductor integrated circuit device
US09/559,348 US6357595B2 (en) 1999-04-30 2000-04-27 Tray for semiconductor integrated circuit device
MYPI20001844A MY125134A (en) 1999-04-30 2000-04-28 Tray for semiconductor integrated circuit device
KR10-2000-0022651A KR100390324B1 (ko) 1999-04-30 2000-04-28 반도체 집적회로장치용 트레이
TW089108168A TW457619B (en) 1999-04-30 2000-04-28 Tray for semiconductor integrated circuit device
EP00109040A EP1049138A2 (en) 1999-04-30 2000-04-28 Tray for semiconductor integrated circuit device
CNB00108111XA CN1133571C (zh) 1999-04-30 2000-04-29 半导体集成电路器件用托盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12432699A JP3771084B2 (ja) 1999-04-30 1999-04-30 半導体集積回路装置用トレイ

Publications (2)

Publication Number Publication Date
JP2000315723A JP2000315723A (ja) 2000-11-14
JP3771084B2 true JP3771084B2 (ja) 2006-04-26

Family

ID=14882579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12432699A Expired - Fee Related JP3771084B2 (ja) 1999-04-30 1999-04-30 半導体集積回路装置用トレイ

Country Status (8)

Country Link
US (1) US6357595B2 (ja)
EP (1) EP1049138A2 (ja)
JP (1) JP3771084B2 (ja)
KR (1) KR100390324B1 (ja)
CN (1) CN1133571C (ja)
MY (1) MY125134A (ja)
SG (1) SG85703A1 (ja)
TW (1) TW457619B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007647A (ko) * 1998-07-06 2000-02-07 윤종용 반도체 패키지 포장용 트레이
US7191512B2 (en) * 1998-09-29 2007-03-20 Applied Kinetics, Inc. Tray system for holding and positioning components
US6474475B1 (en) * 2000-02-22 2002-11-05 Micron Technology, Inc. Apparatus for handling stacked integrated circuit devices
JP2001261089A (ja) * 2000-03-16 2001-09-26 Toshiba Corp 電子部品用トレイ
JP2002019832A (ja) * 2000-07-11 2002-01-23 Oki Electric Ind Co Ltd エンボスキャリアテープ
MY130407A (en) * 2000-12-01 2007-06-29 Texchem Pack M Sdn Bhd Tray for storing semiconductor chips
SG94735A1 (en) * 2001-01-16 2003-03-18 Sumitomo Bakelite Co Container for electric device
US6662949B2 (en) * 2001-12-28 2003-12-16 Hon Hai Precision Ind. Co., Ltd. Package for mechanical or electrical components
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
US7108899B2 (en) * 2002-09-11 2006-09-19 Entegris, Inc. Chip tray with tacky surface
US6926937B2 (en) * 2002-09-11 2005-08-09 Entegris, Inc. Matrix tray with tacky surfaces
US7032747B2 (en) * 2002-12-02 2006-04-25 Hni Technologies Inc. Reusable packaging system
TW563947U (en) * 2002-12-13 2003-11-21 Hon Hai Prec Ind Co Ltd Hard tray for carrying electrical connectors
TW563925U (en) * 2002-12-17 2003-11-21 Hon Hai Prec Ind Co Ltd A hard tray for accommodating electrical connectors
US6868970B2 (en) * 2003-04-16 2005-03-22 Illinois Tool Works Inc. Stackable tray for integrated circuits with corner support elements and lateral support elements forming matrix tray capture system
JP4391479B2 (ja) * 2003-11-06 2009-12-24 シャープ株式会社 基板搬送用トレイ
JP4429823B2 (ja) * 2004-06-28 2010-03-10 富士通株式会社 半導体装置用トレイ
WO2006018672A1 (en) * 2004-08-20 2006-02-23 Infineon Technologies Ag Packing tray
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
CN101168392B (zh) * 2006-10-23 2011-06-01 日立麦克赛尔株式会社 电池托盘及使用该电池托盘的电池的制造方法
CN101573277A (zh) * 2007-03-16 2009-11-04 富士通微电子株式会社 电子部件存放容器
JP4360431B2 (ja) * 2007-08-20 2009-11-11 セイコーエプソン株式会社 半導体チップ収容トレイ
JP5255801B2 (ja) * 2007-09-07 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5113507B2 (ja) * 2007-12-25 2013-01-09 新光電気工業株式会社 放熱板収納トレー
CN102092507A (zh) * 2009-12-09 2011-06-15 深圳富泰宏精密工业有限公司 物料盘
JP5051797B2 (ja) * 2010-05-06 2012-10-17 シノン電気産業株式会社 半導体集積回路用トレー
CN201793171U (zh) * 2010-05-07 2011-04-13 富士康(昆山)电脑接插件有限公司 连接器包装盒
CN102971377A (zh) * 2010-07-01 2013-03-13 路博润高级材料公司 聚(亚苯基醚)组合物的热成型的ic托盘
US20120032054A1 (en) * 2010-08-09 2012-02-09 Tzung-Lin Huang Stackable holder for an integrated circuit package
KR20120018644A (ko) 2010-08-23 2012-03-05 삼성전자주식회사 반도체 패키지 이송 장치
CN102897435A (zh) 2011-07-29 2013-01-30 宸鸿科技(厦门)有限公司 承载装置及其制造与复制方法
CN103508082A (zh) * 2012-06-25 2014-01-15 联建(中国)科技有限公司 组件置放盘结构
US8453843B1 (en) 2012-07-27 2013-06-04 International Business Machines Corporation Tray for transporting semiconductor devices of a BGA type
US9406325B2 (en) * 2013-07-30 2016-08-02 Seagate Technology Llc Slider cleaning and carrier tray
CN104576465A (zh) * 2013-10-17 2015-04-29 中国科学院苏州纳米技术与纳米仿生研究所 芯片盛放装置
CN104709553B (zh) * 2013-12-13 2017-12-29 联想(北京)有限公司 一种用于放置集成模块的托盘
US9643772B2 (en) * 2014-07-04 2017-05-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Package box device for liquid crystal panels
KR101711735B1 (ko) * 2015-05-19 2017-03-03 주식회사 케이엠에이치하이텍 반도체 칩 트레이
US20170162411A1 (en) * 2015-12-03 2017-06-08 Nanya Technology Corporation Tray
US9818632B2 (en) * 2015-12-28 2017-11-14 Yu-Nan Lo Tray for semiconductor devices
JP6861602B2 (ja) * 2017-09-15 2021-04-21 Towa株式会社 保持部材、保持部材の製造方法、保持機構及び製品の製造装置
KR102464332B1 (ko) * 2017-12-05 2022-11-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 적재 트레이 및 적재 트레이 모듈
CN109461686A (zh) * 2018-10-22 2019-03-12 武汉华星光电半导体显示技术有限公司 电子面板的承托装置
USD968957S1 (en) 2020-09-16 2022-11-08 Digi-Key Corporation Tray for transporting and storing electronic components
JP7180911B2 (ja) * 2021-03-16 2022-11-30 シノン電気産業株式会社 半導体集積回路用トレー
EP4092721A1 (en) * 2021-05-21 2022-11-23 STMicroelectronics S.r.l. Containment and transportation tray for electronic components having small dimensions and low weight

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538735A1 (de) 1985-10-31 1987-05-07 Bosch Gmbh Robert Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal
JPH01226580A (ja) * 1988-02-26 1989-09-11 Yamaichi Electric Mfg Co Ltd Icキャリア
JPH0717592A (ja) 1993-06-16 1995-01-20 Hitachi Ltd 搬送用トレイ
US5400904C1 (en) 1993-10-15 2001-01-16 Murphy R H Co Inc Tray for ball terminal integrated circuits
US5418692A (en) * 1994-08-22 1995-05-23 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
US5964353A (en) * 1996-05-20 1999-10-12 Ilinois Tool Works Inc. Energy absorbing carrier tape
US6395363B1 (en) * 1996-11-05 2002-05-28 Applied Materials, Inc. Sloped substrate support
US5848702A (en) * 1997-06-05 1998-12-15 Advanced Micro Devices, Inc. Tray with flippable cover
US6036023A (en) * 1997-07-10 2000-03-14 Teradyne, Inc. Heat-transfer enhancing features for semiconductor carriers and devices
US5957293A (en) * 1998-05-04 1999-09-28 Advanced Micro Devices, Inc. Tray to ship ceramic substrates and ceramic BGA packages
US6071056A (en) * 1998-11-13 2000-06-06 International Business Machines Corporation Shipping tray backside location
US6079565A (en) * 1998-12-28 2000-06-27 Flouroware, Inc. Clipless tray

Also Published As

Publication number Publication date
US6357595B2 (en) 2002-03-19
CN1272450A (zh) 2000-11-08
TW457619B (en) 2001-10-01
US20020003101A1 (en) 2002-01-10
KR20010014840A (ko) 2001-02-26
SG85703A1 (en) 2002-01-15
KR100390324B1 (ko) 2003-07-16
CN1133571C (zh) 2004-01-07
MY125134A (en) 2006-07-31
EP1049138A2 (en) 2000-11-02
JP2000315723A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
JP3771084B2 (ja) 半導体集積回路装置用トレイ
JP3764173B2 (ja) 自己整列ポケットを備えた集積回路トレイ
KR0166983B1 (ko) 볼 단자 집적회로를 저장하기 위한 트레이
US5551572A (en) Tray for semiconductor devices
JP2005531465A (ja) 電子部品用のキャリアテープ
US7163104B2 (en) Tray for semiconductor device and semiconductor device
JP5448949B2 (ja) 配線基板用容器
US6653728B1 (en) Tray for ball grid array semiconductor packages
JP3993078B2 (ja) 半導体集積回路用トレー
JP3405531B2 (ja) 半導体集積回路装置格納用トレイ
JP2000318789A (ja) 半導体集積回路装置用トレイ
JP2004155443A (ja) 半導体集積回路用トレー
JP4736499B2 (ja) 収納容器
JP3013842B1 (ja) 半導体装置用トレイおよび半導体装置の保持方法
JP2020155465A (ja) 半導体装置
JP4506532B2 (ja) チップの収納構造
KR100374150B1 (ko) 반도체 패키지 운반용 캐리어
JP2588332Y2 (ja) 半導体素子収納用導電性トレー
JP2002019909A (ja) 半導体装置用マガジン
JP2004051226A (ja) 電子部品用トレー
JPH11145315A (ja) 半導体集積回路用トレー
JPH0531241U (ja) Icトレイ
KR20090000411U (ko) 반도체 웨이퍼 운반박스용 웨이퍼받침대
JP2000109171A (ja) 半導体パッケージの保持器および保持方法
JP2002208626A (ja) 半導体ウェハ支持ケース

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees