JP2020155465A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020155465A
JP2020155465A JP2019049936A JP2019049936A JP2020155465A JP 2020155465 A JP2020155465 A JP 2020155465A JP 2019049936 A JP2019049936 A JP 2019049936A JP 2019049936 A JP2019049936 A JP 2019049936A JP 2020155465 A JP2020155465 A JP 2020155465A
Authority
JP
Japan
Prior art keywords
semiconductor device
package layer
protrusions
protrusion
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019049936A
Other languages
English (en)
Inventor
林 宏明
Hiroaki Hayashi
宏明 林
水野 健太朗
Kentaro Mizuno
健太朗 水野
聖 山本
Sei Yamamoto
聖 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2019049936A priority Critical patent/JP2020155465A/ja
Publication of JP2020155465A publication Critical patent/JP2020155465A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の搬送時にパッケージ層に電荷を帯電し難くする。【解決手段】半導体装置10は、半導体素子と半導体素子を被覆するパッケージ層12とを備える。半導体装置10は、半導体装置10を基板上に実装したときに基板に対向するパッケージ層12の下面と下面の反対の面であるパッケージ層12の上面との少なくとも一方に設けられる突起30を備えている。突起30は、半導体装置10の自重では屈曲しない一方、半導体装置10を基板上に実装するときにかかる荷重によって屈曲する強度を有している。【選択図】図1

Description

本明細書に開示する技術は、半導体装置に関する。
半導体素子と半導体素子を被覆するパッケージ層とを備える半導体装置が開発されている。この種の半導体装置では、パッケージ層の上面及び下面は、平坦又は略平坦に形成されている。例えば、特許文献1には、略平坦な上面と平坦な下面を有するパッケージ層を備える半導体装置が開示されている。パッケージ層の上面には、表面積を大きくするために全面に凹凸が設けられている。これによって、パッケージ層において、半導体素子から発生する熱を外部に放熱するための放熱性能が向上する。
特開2001−237352号公報
この種の半導体装置は、基板に実装するために搬送されるとき、パッケージ層の上面又は下面を下方に向けて搬送されるため、パッケージ層の上面又は下面がコンベア等の他の部材と接触する。特許文献1の半導体装置は、パッケージ層の上面及び下面が略平坦であるため、搬送中に他の部材と接触する面積が大きくなり、摩擦等によるパッケージ層への帯電量が多くなる。このため、例えば、リードピンが接地金属に接触する等によりパッケージ層に帯電した電荷が放電したときに、半導体装置内の半導体素子の内部回路が破壊されることがあった。本明細書は、半導体装置の搬送時にパッケージ層に電荷を帯電し難くする技術を開示する。
本明細書に開示する半導体装置は、半導体素子と半導体素子を被覆するパッケージ層とを備える。半導体装置は、半導体装置を基板上に実装したときに基板に対向するパッケージ層の下面と下面の反対の面であるパッケージ層の上面との少なくとも一方に設けられる突起を備えている。突起は、半導体装置の自重では屈曲しない一方、半導体装置を基板上に実装するときにかかる荷重によって屈曲する強度を有している。
上記の半導体装置では、パッケージ層の下面及び上面の少なくとも一方に突起を設けることによって、半導体装置の搬送時にパッケージ層が他の部材に接触し難くなる。これによって、半導体装置と他の部材との間の接触面積を減少させることができ、摩擦等による静電気帯電量を減少させることができる。また、パッケージ層の下面及び上面の少なくとも一方に突起を設けることによって、パッケージ層の下面又は上面と他の部材との間に誘電率の小さい空気の層が設けられる。これによって、パッケージ層の下面又は上面と他の部材との間の静電容量を小さくすることができ、帯電電荷量を減少させることができる。さらに、突起が半導体装置を基板上に実装するときにかかる荷重によって屈曲することによって、搬送時にパッケージ層から突出している突起を、実装時にはパッケージ層から突出しない状態とすることができる。このため、半導体装置の実装時に、突起に妨害されることなくパッケージ層を基板に接触させることができる。
実施例1に係る半導体装置の概略構成を模式的に示す図であり、(a)は斜視図であり、(b)は(a)を上下反転させた図である。 半導体装置を基板に実装したときにかかる荷重によって、突起が屈曲することを説明するための図。 実施例2に係る半導体装置の概略構成を模式的に示す図であり、(a)は突起が屈曲していない状態の斜視図であり、(b)は突起が屈曲した状態の斜視図である。 変形例の半導体装置の概略構成を模式的に示す図であり、(a)は斜視図であり、(b)は(a)を上下反転させた図である。 突起の構成の他の例を示す模式図。 実装時に突起が回路基板の窪みに挿入される例を説明するための図であり、(a)は円錐状の突起を備える半導体装置の例であり、(b)は板状の突起を備える半導体装置の例である。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。
(特徴1)本明細書に開示する半導体装置では、突起は、パッケージ層と接続する端部の近傍に設けられる切欠き部を備えていてもよい。このような構成によると、突起が切欠き部を備えることによって、半導体装置を基板上に実装したときに突起を屈曲し易くすることができる。
(特徴2)本明細書に開示する半導体装置では、下面及び上面の少なくとも一方に、N個(Nは3以上の自然数)の突起を備えていてもよい。N個の突起は、下方に向けて平坦面に載置したときに平坦面と点接触する形状を有していてもよい。このような構成によると、N個の突起が点接触することによって、N個の突起と他の部材との間の接触面積をより小さくすることができる。また、点接触する突起を少なくとも3個備えるため、3個の突起の配置によっては、パッケージ層が他の部材に接触しなくなる場合がある。このような場合には、搬送時に他の部材と接触するのは突起のみとなり、突起と他の部材との間の接触面積をより小さくすることができる。
(特徴3)本明細書に開示する半導体装置では、下面及び上面の少なくとも一方に、M個(Mは2以上の自然数)の突起を備えていてもよい。M個の突起は、下方に向けて平坦面に載置したときに平坦面と線接触する形状を有していてもよい。M個の突起は、下面又は上面を平面視したときに、パッケージ層の外周に沿って配置されていてもよい。このような構成によると、M個の突起が線接触することによって、M個の突起と他の部材との間の接触面積をより小さくすることができる。また、M個の突起をパッケージ層の外周に沿って配置することによって、パッケージ層の下面又は上面に、例えば、バンプ形状の電極が設けられる場合であっても、パッケージ層の下面又は上面に突起を設けることができる。
(特徴4)本明細書に開示する半導体装置は、パッケージ層の上面及び下面の間の側面からパッケージ層の外部に露出する電極部をさらに備えていてもよい。M個の突起は、M個の突起が屈曲したときの半導体装置を上面視したときに、電極部の少なくとも一部を覆うように配置されていてもよい。このような構成によると、実装後にM個の突起が電極部の少なくとも一部を覆うため、M個の突起によって電極部が接地金属等に接触しないように保護することができる。
(実施例1)
以下、実施例1に係る半導体装置10について説明する。図1に示すように、半導体装置10は、パッケージ層12と、複数のリードフレーム20と、突起30を備えている。パッケージ層12は、樹脂で形成されており、内部に半導体素子(図示省略)を封止している。パッケージ層12は、略直方体状であり、上面14及び下面16と、4つの側面18を備えている。4つの側面18のうちの対向する2つには、リードフレーム20が露出している。以下では、リードフレーム20が露出する2つの側面18を側面18aと称し、リードフレーム20が露出しない2つの側面18を側面18bと称することがある。側面18a、18bの高さ方向(すなわち、Z方向)の寸法は、上面14及び下面16の一辺の寸法(すなわち、X方向の寸法及びY方向の寸法)より小さくされている。以下では、図1の+Z方向に向かう方向を「上方」と称し、−Z方向に向かう方向を「下方」と称することがあり、半導体装置10のパッケージ層12の+Z方向の面を「上面」と称し、−Z方向の面を「下面」と称することがある。
リードフレーム20は、金属で形成されており、パッケージ層12の内部に封止される半導体素子(図示省略)と電気的に接続している。リードフレーム20は、側面18aからパッケージ層12の外部に露出している。具体的には、リードフレーム20は、第1部分22と、第2部分24と、第3部分26を備えている。第1部分22は、パッケージ層12の側面18aのZ方向の略中心から側面18aに対して略垂直に突出している。第2部分24は、第1部分22に接続しており、その一端が第1部分22の先端から側面18aと平行に下方に向かって(すなわち、−Z方向に)延びている。第3部分26は、第2部分24に接続しており、第2部分24の他端から第1部分22と平行に(すなわち、側面18aに対して略垂直に)延びている。第3部分26の下面(すなわち、リードフレーム20の下面)の高さは、パッケージ層12の下面16の高さと略一致している。リードフレーム20のY方向の寸法は側面18aのY方向の寸法より小さくされており、複数のリードフレーム20がY方向に沿って側面18aから露出している。なお、パッケージ層12内に配置される半導体素子の種類や配置位置、及び、半導体素子とリードフレーム20との接続形態については、半導体装置10の種類に応じて適宜変更できる。また、パッケージ層12から露出するリードフレームの数、形状、配置位置等については、特に限定されない。
突起30は、パッケージ層12の上面14及び下面16に設けられており、本実施例では、上面14及び下面16にそれぞれ3個ずつ配置されている。突起30は、円錐状であり、上面14に配置される3個の突起30と下面16に配置される3個の突起30(すなわち、合計6個の突起30)は全て同じ形状である。上面14に配置される突起30は、尖端が上方となるように配置され、下面16に配置される突起30は、尖端が下方となるように配置される。突起30は、上面14又は下面16を下方にして半導体装置10を他の部材の平坦面(以下では、単に「平坦面」ともいう)に載置したときに、突起30の尖端のみが平坦面と接触し、パッケージ層12の上面14又は下面16が平坦面と接触しないように配置されている。具体的には、図1(a)に示すように、突起30は、パッケージ層12の上面14上において、+X方向かつ+Y方向の角部と、+X方向かつ−Y方向の角部と、−X方向かつY方向に平行な辺の中心付近の3箇所に配置される。このように3個の突起30を配置することによって、上面14を下方にして半導体装置10を平坦面に載置したときに、パッケージ層12の上面14が平坦面に接触することなく、3個の突起30の尖端のみで半導体装置10を支持することができる。また、図1(b)に示すように、突起30は、パッケージ層12の下面16上において、+X方向かつ+Y方向の角部と、+X方向かつ−Y方向の角部と、−X方向かつY方向に平行な辺の中心付近の3箇所に配置される。これによって、下面16を下方にして半導体装置10を平坦面に載置したときにも、パッケージ層12の下面16が平坦面に接触することなく、3個の突起30の尖端のみで半導体装置10を支持することができる。このため、上面14又は下面16を下方にして半導体装置10を他の部材(例えば、半導体装置10を搬送するためのコンベア等)に載置したときに、他の部材と半導体装置10との間の接触面積を小さくすることができる。
また、突起30は円錐状であるため、上面14又は下面16を下方にして半導体装置10を平坦面に載置したときに、突起30の尖端は平坦面に点接触する。従来の半導体装置では、突起30を備えていないため、パッケージ層の上面又は下面を下方にして半導体装置を平坦面に載置すると、パッケージ層の上面又は下面の略全体が平坦面に接触する。すなわち、従来の半導体装置では、パッケージ層は平坦面に面接触する。一方、本実施例の半導体装置10は、円錐状の突起30の尖端のみが平坦面に接触する。このため、上面14又は下面16を下方にして半導体装置10を他の部材に載置したときに、他の部材と半導体装置10との間の接触面積を極めて小さくすることができる。以下では、平坦面とパッケージ層12の上面14又は下面16の略全体との間に接触のように、平坦面と平面との間の接触を「面接触」と称し、平坦面と円錐状の突起30の尖端との間の接触のように、平坦面との間で略点と言える面積で接するような接触を「点接触」と称する。
例えば、従来の半導体装置では、コンベア等の他の部材に載置したときに、パッケージ層の上面又は下面が他の部材と面接触するため、他の部材との間の接触面積が大きい。他の部材との間の接触面積が大きくなると、半導体装置を搬送する際に生じる摩擦によりパッケージ層に帯電する電荷量が多くなる。パッケージ層に帯電した電荷は、例えば、リードフレームが接地金属に接触する際に放電される。パッケージ層に帯電する電荷量が多いと、放電されたときにパッケージ層の内部に封止される半導体素子の内部回路が破壊されることがあった。本実施例では、突起30を備えることによって、搬送時に突起30と他の部材が点接触し、半導体装置10(すなわち、突起30)と他の部材との間の接触面積が小さくなる。このため、摩擦等によってパッケージ層12に帯電する静電気帯電量を少なくすることができ、放電されたときに半導体素子の内部回路が破壊されることを抑制できる。
また、本実施例の半導体装置10では、突起30を備えることによって、パッケージ層12が他の部材に接触することなく、突起30のみで半導体装置10を支持する。すなわち、突起30のみで半導体装置10を支持することによって、パッケージ層12と他の部材との間には、誘電率の小さい空気の層が形成される。すると、パッケージ層12と他の部材との間の静電容量に対して、空気の層の静電容量が直列に接続されるため、パッケージ層12と他の部材との間の静電容量を小さくすることができる。例えば、半導体装置10を平面視したとき(Z方向から見たとき)の寸法が10mm×10mmのパッケージ層12において、パッケージ層12と他の部材との間の静電容量が4pFであるとする。このとき、突起30によってパッケージ層12と他の部材との間に0.5mmの空気の層が形成されると、この層の静電容量1.77pFが直列に接続され、パッケージ層12と他の部材との間の静電容量は1.23pFと大幅に減少する。このように、突起30を設けることによって、パッケージ層12と他の部材との間の静電容量を小さくすることができる。
また、図2に示すように、突起30には、切欠き32が設けられている。切欠き32は、突起30のパッケージ層12と接続する端部の近傍、すなわち、突起30の根元に設けられている。切欠き32は、半導体装置10を平面視したとき(Z方向から見たとき)、半導体装置10の外側に設けられている。切欠き32は、突起30を下方に向けて半導体装置10を他の部材に載置したとき、半導体装置10の自重で突起30が屈曲しない深さ及び位置に設けられる。一方、切欠き32は、半導体装置10を回路基板上に実装するときにかかる荷重で突起30が屈曲する深さ及び位置に設けられる。したがって、突起30は、半導体装置10が搬送される間には、半導体装置10の自重によって屈曲することがない一方、半導体装置10を回路基板に実装すると、その際にかかる荷重によって屈曲する。このため、半導体装置10を回路基板に実装した後、突起30は屈曲してパッケージ層12から突出した状態ではなくなる。これによって、実装後に、リードフレーム20を回路基板に接触させるか、回路基板に近接させることができ、突起30に妨害されることなく、リードフレーム20を回路基板に接続し易くすることができる。
なお、本実施例では、突起30は、パッケージ層12の上面14及び下面16にそれぞれ3個ずつ設けられていたが、このような構成に限定されない。突起30は、半導体装置10を搬送する際に下方となる面に配置されていればよく、パッケージ層12の上面14又は下面16のいずれか一方のみに配置されていてもよい。また、突起30が配置される数は特に限定されるものではなく、3個より多くても良いし、3個より少なくてもよい。突起30を3個より多く配置すると、搬送時により安定して半導体装置10を支持することができる。一方、突起30を3個より少なく配置すると、搬送時に突起30のみで半導体装置10を支持することができず、パッケージ層12が他の部材と接触しない状態にならないことがある。このようにパッケージ層12と他の部材が部分的に接触する場合であっても、突起30が設けられることによって、パッケージ層12全体が他の部材に接触することはない。このため、パッケージ層12と他の部材との接触面積を減少させることができると共に、パッケージ層12と他の部材との間に空気の層が形成される部分が生じる。このため、摩擦によるパッケージ層12の帯電容量を減少できると共に、パッケージ層12と他の部材との間の静電容量を減少できる。
また、本実施例では、突起30は円錐状であったが、このような構成に限定されない。突起は、平坦面(他の部材)と点接触するような形状であればよく、例えば、三角錐や四角錐等の錐体状であってもよいし、球状や半球状であってもよい。また、複数の突起30は全て同じ形状でなくてもよく、異なる形状の突起を組み合わせて用いてもよい。さらに、他の部材と点接触する突起と、点接触しない突起(例えば、柱状等)を組み合わせてもよく、点接触しない突起として、半導体装置10の向きを示すマーク(例えば、一番ピンを示すインデックス等)を凸状に設けてもよい。
また、本実施例の突起30には、根元に切欠き32が設けられていたが、このような構成に限定されない。突起30は、半導体装置10の自重で屈曲しない一方で、半導体装置10を回路基板上に実装するときにかかる荷重で屈曲する強度を有していればよく、例えば、切欠きのない突起を、パッケージ層12の上面14又は下面16に斜めに傾けて配置してもよい。また、突起30を設置する角度や切欠き32の位置を調整して、突起30が所望の方向に屈曲するように設定してもよい。また、突起30は、屈曲後にパッケージ層12に接続されたままであってもよいし、屈曲によってパッケージ層12から分離されてもよい。
(実施例2)
上記の実施例1の半導体装置10では、突起30は、他の部材と点接触する形状を有していたが、このような構成に限定されない。突起が面接触より小さい面積で他の部材と接触する形状であればよく、例えば、図3に示すように、半導体装置100は、板状の突起130、134を備えていてもよい。なお、本実施例の半導体装置100は、突起130、134の構成が実施例1の半導体装置10と相違しており、その他の構成については略同一となっている。そこで、実施例1の半導体装置10と同一の構成については、その説明を省略する。
図3(a)に示すように、半導体装置100は、2個の上側突起130と、4個の下側突起134を備えている。上側突起130は、板状であり、パッケージ層12の上面14に配置されている。上側突起130は、リードフレーム20が露出する側面18aに沿って配置されている。具体的には、上側突起130は、Y方向に延びており、パッケージ層12のY方向に平行な2つの辺の近傍にそれぞれ配置されている。上側突起130のY方向の寸法D1は、パッケージ層12のY方向の寸法D2と略一致している。上側突起130の高さ方向(Z方向)の寸法H1は、リードフレーム20がパッケージ層12の側面18aからX方向に突出する寸法W2と略一致している。上側突起130のX方向の寸法W1は、Y方向の寸法D1及びZ方向の寸法H1より小さくされている。このように上側突起130を配置することによって、上面14を下方にして半導体装置100を平坦面に載置したときに、パッケージ層12の上面14が平坦面に接触することなく、2個の上側突起130のみで半導体装置100を支持することができる。
下側突起134は、板状であり、パッケージ層12の下面16に配置されている。下側突起134は、リードフレーム20が露出しない側面18bに沿って配置されている。具体的には、下側突起134は、X方向に延びており、パッケージ層12のX方向に平行な2つの辺の近傍にそれぞれ2個ずつ配置されている。すなわち、パッケージ層12の−X方向に平行な辺の近傍に、2個の下側突起134が直列に離間して配置されており、図3(a)では図示されていないが、パッケージ層12の+X方向に平行な辺の近傍に、2個の下側突起134が直列に離間して配置されている。下側突起134のY方向の寸法D3は、X方向の寸法W3及びZ方向の寸法H3より小さくされている。このように下側突起134を配置することによって、下面16を下方にして半導体装置100を平坦面に載置したときに、パッケージ層12の下面16が平坦面に接触することなく、4個の下側突起134のみで半導体装置100を支持することができる。このため、上面14又は下面16を下方にして半導体装置100を他の部材に載置したときに、他の部材と半導体装置100との間の接触面積を小さくすることができる。
また、上側突起130及び下側突起134は板状であるため、上面14又は下面16を下方にして半導体装置100を平坦面に載置したときに、上側突起130又は下側突起134の先端部分は平坦面に線接触する。すなわち、上側突起130は、最も寸法が小さいX方向の板厚(すなわち、寸法W1)に相当する面積のみで平坦面と接触し、下側突起134は、最も寸法が小さいY方向の板厚(すなわち、寸法D3)に相当する面積のみで平坦面と接触する。このため、上面14又は下面16を下方にして半導体装置100を他の部材に載置したときに、他の部材と半導体装置100との間の接触面積を小さくすることができ、実施例1の半導体装置10と同様の作用効果を奏することができる。以下では、平坦面との間で略線状と言える面積で接するような接触を「線接触」と称する。
また、上側突起130には、半導体装置100を平面視したときの半導体装置100の外側に切欠き132が設けられている。切欠き132は、上側突起130を下方に向けて半導体装置100を他の部材に載置したとき、半導体装置100の自重で上側突起130が屈曲しない深さ及び位置に設けられる一方、半導体装置100を回路基板上に実装するときにかかる荷重で上側突起130が外側に向かって屈曲する深さ及び位置に設けられる。また、上側突起130には、屈曲したときにパッケージ層12から分離しないように切欠き132が設けられる。上述したように、上側突起130は、リードフレーム20が露出する側面18aに沿って配置されている。このため、図3(b)に示すように、上側突起130が屈曲すると、上側突起130は、リードフレーム20を覆うように、リードフレーム20の上方に位置する。これによって、実装後に、例えば接地金属等がリードフレーム20に接触することを回避することができ、リードフレーム20を保護することができる。
また、下側突起134には、半導体装置100を平面視したときの半導体装置100の外側に切欠き136が設けられている。切欠き136は、下側突起134を下方に向けて半導体装置100を他の部材に載置したとき、半導体装置100の自重で下側突起134が屈曲しない深さ及び位置に設けられる一方、半導体装置100を回路基板上に実装するときにかかる荷重で下側突起134が外側に向かって屈曲する深さ及び位置に設けられる。これによって、実装後に、リードフレーム20を回路基板に接触させるか、回路基板に近接させることができ、下側突起134に妨害されることなく、リードフレーム20を回路基板に接続し易くすることができる。
なお、本実施例では、上側突起130に切欠き132が設けられていたが、このような構成に限定されない。上側突起130は、半導体装置100の自重で屈曲しない一方で、半導体装置100を回路基板上に実装するときにかかる荷重で、分離することなく外側に屈曲する強度を有していればよい。同様に、下側突起134についても、半導体装置100の自重で屈曲しない一方で、半導体装置100を回路基板上に実装するときにかかる荷重で外側に屈曲する強度を有していればよい。また、上側突起は、屈曲したときにリードフレーム20の少なくとも一部を覆えばよく、リードフレーム20全体を覆うように配置されていなくてもよい。例えば、上側突起のY方向の寸法(本実施例の寸法D1に相当する寸法)は、パッケージ層12のY方向の寸法D2より小さくてもよいし、上側突起の高さ方向の寸法(本実施例の寸法H1に相当する寸法)は、リードフレーム20がパッケージ層12の側面18からX方向に突出する寸法W2より小さくてもよい。このような場合であっても、上側突起によって接地金属等がリードフレーム20に接触し難くなり、リードフレーム20を保護することができる。
(変形例)
上記の実施例1及び2では、パッケージ層12の側面18aからリードフレーム20が露出する半導体装置10、100のパッケージ層12に突起30、130、134を設けていたが、このような構成に限定されない。例えば、図4に示すように、パッケージ層12の下面16から複数のバンプ220が露出する半導体装置200に突起230を設けてもよい。半導体装置200は、上側突起230と、下側突起234を備えている。上側突起230は、Y方向に延びており、パッケージ層12のY方向に平行な2つの辺の近傍にそれぞれ配置されている。上側突起230は、半導体装置200の自重で屈曲しない一方で、半導体装置200を回路基板上に実装するときにかかる荷重で分離することなく外側に屈曲する。下側突起234は、Y方向に延びており、パッケージ層12のY方向に平行な2つの辺の近傍にそれぞれ配置されている。下側突起234は、半導体装置200の自重で屈曲しない一方で、半導体装置200を回路基板上に実装するときにかかる荷重で外側に屈曲する。
上側突起230及び下側突起234は板状であるため、上面14又は下面16を下方にして半導体装置100を平坦面に載置したときに、上側突起130又は下側突起134の先端部分は平坦面に線接触する。このため、上面14又は下面16を下方にして半導体装置100を他の部材に載置したときに、他の部材と半導体装置100との間の接触面積を小さくすることができる。また、下側突起234が板状であることによって、下側突起234をパッケージ層12の下面16の外周近傍に配置することができる。すなわち、下面16においてバンプ220が露出していない部分に下側突起234を配置することができる。このため、バンプ220を備える半導体装置200であっても、下側突起234を設置することができる。さらに、上側突起230は、屈曲すると、パッケージ層12の外側に突出した状態となる。これによって、実装後に、接地金属等がパッケージ層12の下方に位置するバンプ220に接触し難くなり、バンプ220を保護することができる。
なお、上側突起230及び下側突起234のY方向の寸法や配置する数は、特に限定されない。上側突起230及び下側突起234のY方向の寸法は、パッケージ層12のY方向の寸法より小さくてもよいし、Y方向に沿って直列に2つ以上並べて配置してもよい。また、上側突起230及び下側突起234は、パッケージ層12のY方向に平行な2つの辺の近傍に配置されていてもよいし、パッケージ層12のX方向に平行な2つの辺の近傍に配置されていてもよい。例えば、上側突起230がパッケージ層12のX方向に平行な辺の近傍に配置され、下側突起234がパッケージ層12のY方向に平行な辺の近傍に配置されていてもよいし、上側突起230がパッケージ層12のY方向に平行な辺の近傍に配置され、下側突起234がパッケージ層12のX方向に平行な辺の近傍に配置されていてもよいし、上側突起230及び下側突起234の両方がパッケージ層12のX方向に平行な辺の近傍に配置されていてもよい。
なお、上記の実施例1では、パッケージ層12の上面14及び下面16の両面に他の部材と点接触する種類の突起30を配置し、上記の実施例2及び変形例では、パッケージ層12の上面14及び下面16の両面に他の部材と線接触する種類の突起130、134、230、234を配置していたが、このような構成に限定されない。パッケージ層12の上面14と下面16に異なる種類の突起を配置してもよい。例えば、図5に示すように、パッケージ層12の上面14に他の部材と点接触する円錐状の突起330を配置し、パッケージ層12の下面16に他の部材と線接触する板状の突起332を配置してもよい。
また、上記の実施例1、2及び変形例では、実装時に突起30、130、134、230、234が屈曲していたが、このような構成に限定されない。例えば、図6に示すように、回路基板2、102に窪み4、104を設け、実装時に突起30、130、134、230、234が窪み4、104に挿入されてもよい。図6(a)に示すように、回路基板2には、円形の窪み4が3つ設けられている。3つの窪み4は、上記の実施例1の半導体装置10のパッケージ層12の下面16に配置される3個の突起30に対応する位置に配置されている。半導体装置10を回路基板2に実装すると、パッケージ層12の下面16に配置される突起30は屈曲することなく窪み4に挿入される。また、図6(b)に示すように、回路基板102には、矩形の窪み104が4つ設けられている。4つの窪み104は、上記の実施例2の半導体装置100を回路基板102に実装すると、パッケージ層12の下面16に配置される突起134が屈曲することなく窪み104に挿入されるように形成されている。この場合には、窪み4、104の位置に合わせて半導体装置10、100を実装できるため、半導体装置10、100を正確な位置に実装できる。また、このような構成であっても、突起30、130、134によって他の部材と半導体装置10、100との間の接触面積を小さくすることができ、上記の実施例1、2及び変形と同様の作用効果を奏することができる。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
10、100、200、300:半導体装置
12:パッケージ層
14:パッケージ層の上面
16:パッケージ層の下面
18、18a、18b:パッケージ層の側面
20:リードフレーム
30、330、332:突起
130、230:上側突起
132:切欠き
134、234:下側突起
136:切欠き

Claims (5)

  1. 半導体素子と前記半導体素子を被覆するパッケージ層とを備える半導体装置であって、
    前記半導体装置を基板上に実装したときに前記基板に対向する前記パッケージ層の下面と前記下面の反対の面である前記パッケージ層の上面との少なくとも一方に設けられる突起を備えており、
    前記突起は、前記半導体装置の自重では屈曲しない一方、前記半導体装置を基板上に実装するときにかかる荷重によって屈曲する強度を有している、半導体装置。
  2. 前記突起は、前記パッケージ層と接続する端部の近傍に設けられる切欠き部を備えている、請求項1に記載の半導体装置。
  3. 前記下面及び前記上面の少なくとも一方に、N個(Nは3以上の自然数)の前記突起を備えており、
    前記N個の突起は、下方に向けて平坦面に載置したときに前記平坦面と点接触する形状を有する、請求項1又は2に記載の半導体装置。
  4. 前記下面及び前記上面の少なくとも一方に、M個(Mは2以上の自然数)の前記突起を備えており、
    前記M個の突起は、下方に向けて平坦面に載置したときに前記平坦面と線接触する形状を有し、
    前記M個の突起は、前記下面又は前記上面を平面視したときに、前記パッケージ層の外周に沿って配置されている、請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記パッケージ層の前記上面及び前記下面の間の側面から前記パッケージ層の外部に露出する電極部をさらに備えており、
    前記M個の突起は、前記M個の突起が屈曲したときの前記半導体装置を上面視したときに、前記電極部の少なくとも一部を覆うように配置されている、請求項4に記載の半導体装置。
JP2019049936A 2019-03-18 2019-03-18 半導体装置 Pending JP2020155465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019049936A JP2020155465A (ja) 2019-03-18 2019-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049936A JP2020155465A (ja) 2019-03-18 2019-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2020155465A true JP2020155465A (ja) 2020-09-24

Family

ID=72559679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049936A Pending JP2020155465A (ja) 2019-03-18 2019-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2020155465A (ja)

Similar Documents

Publication Publication Date Title
US6357595B2 (en) Tray for semiconductor integrated circuit device
US4905124A (en) IC card
GB2376347A (en) Mounting structure for module substrates
JP6763022B2 (ja) 電気的接続装置及び接触子
TWI686690B (zh) 半導體記憶裝置及半導體記憶裝置封裝體
JP4429823B2 (ja) 半導体装置用トレイ
JP2005531465A (ja) 電子部品用のキャリアテープ
JP2014103394A (ja) 電子部品が内蔵されたプリント回路基板
US9865782B2 (en) LED package structure and lens thereof
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
US20100003870A1 (en) Contact sheet and connecting device including the same
JP2020155465A (ja) 半導体装置
US9865939B2 (en) Connecting element with a spring tab
JP6964336B2 (ja) コンデンサ
US20140285990A1 (en) Circuit board for connecting secondary battery
CN110648992B (zh) 基板、芯片、电路板和超算设备
JP6965315B2 (ja) 配線回路基板、容器および基板収容セット
US8453843B1 (en) Tray for transporting semiconductor devices of a BGA type
JP2021177515A (ja) 基板ユニット
KR102412800B1 (ko) 기판 고정구조
JP2004155443A (ja) 半導体集積回路用トレー
US6724630B2 (en) Stacked device assembly
JP2022009286A (ja) 配線回路基板、容器および基板収容セット
US8558119B2 (en) Circuit module
JP2009007055A (ja) 半導体集積回路装置用トレイおよび半導体装置の製造方法