CN1133571C - 半导体集成电路器件用托盘 - Google Patents

半导体集成电路器件用托盘 Download PDF

Info

Publication number
CN1133571C
CN1133571C CNB00108111XA CN00108111A CN1133571C CN 1133571 C CN1133571 C CN 1133571C CN B00108111X A CNB00108111X A CN B00108111XA CN 00108111 A CN00108111 A CN 00108111A CN 1133571 C CN1133571 C CN 1133571C
Authority
CN
China
Prior art keywords
mentioned
wall
semiconductor device
pallet
containing section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00108111XA
Other languages
English (en)
Other versions
CN1272450A (zh
Inventor
ǧ��
千本松滋
石川学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
恩益禧电子股份有限公司
住友化学工业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14882579&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1133571(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 恩益禧电子股份有限公司, 住友化学工业株式会社 filed Critical 恩益禧电子股份有限公司
Publication of CN1272450A publication Critical patent/CN1272450A/zh
Application granted granted Critical
Publication of CN1133571C publication Critical patent/CN1133571C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种收纳半导体集成电路器件的托盘，具备：设于本体第1面上的第1收纳部分具有从第1面向上延伸的第1壁面和从第1壁面的上部边缘向上延伸的第2壁面，第1壁面和第2壁面包围半导体集成电路器件，第1壁面以角度α进行倾斜，半导体集成电路器件的封装的边缘部分支持于该第1壁面上，上述第1壁面的上述角度α使上述半导体集成电路器件的布线用端子不接触上述第1壁面，上述第2壁面相对于所述第1面以角度γ进行倾斜，上述角度γ大于上述第1壁面相对于所述第1面的上述角度α。在这样的构成中，使倾斜的壁面区域仅仅与封装的边缘部分接连，并可以对之进行支持。

Description

半导体集成电路器件用托盘
技术领域
本发明涉及半导体集成电路器件，特别是涉及收纳网格焊球阵列(Ball Grid Array，BGA)式或网格插针阵列(Pin Grid Array，PGA)式那样在封装的下表面上具有布线用端子的半导体集成电路器件的托盘。
技术背景
作为半导体器件的封装类型有被称之为网格焊球阵列式或网格插针阵列式的封装。前者如图1和图2所示，是一种把作为布线用端子的球状端子1配置到封装2(图示的封装2由覆盖基板3及其上部的模铸树脂4构成)的下表面上的封装类型，后者是一种使用管脚插针取代球状端子的封装类型(未画出来)。这些类型的不论哪一种，与一般性的四方扁平封装比较，都具有可以形成许多布线用端子且电噪声的发生少等的特征。
一般说，网格焊球阵列式的半导体器件(BGA器件)5或网格插针阵列式的半导体器件(PGA器件)收纳于专用托盘的收纳部分内之后再进行搬运或试验等等。现有的托盘中的收纳部分，有大体上与半导体器件的封装形状相同的凹部构成。此外，半导体器件的端子，为了避免与托盘之间的接触，在收纳部分的底面中央部分上形成有放入球状端子群或管脚插针群的穴(贯通孔或凹部)。因此，现有的托盘就变成为借助于收纳部分的底面外周部分支持半导体器件的封装的下表面外周部分(就是比最外周的球状端子或管脚插针还往外侧的部分，例如在图2中用标号6表示的部分)的同时，还借助于收纳部分的壁面限制水平方向的移动。
但是，在封装的下表面外周部分的宽度小的情况下，球状端子或管脚插针就有可能要触及端子放入用的穴的壁面，或者封装的边缘部分会进入穴内。特别是由于伴随着近些年来封装的小型化，封装的下表面外周部分的宽度狭窄化，故这样的问题变得显著起来。
发明的概述
本发明是一种收纳象BGA器件或PGA器件那样的在封装的下表面上具有布线用端子的半导体器件的托盘，目的是提供可以确实地支持半导体器件而与封装的下表面外周部分的宽窄无关，且布线用端子不会与收纳部分的壁面等接触的托盘。
为实现上述目的，本发明提供一种收纳半导体集成电路器件的托盘，所述器件具有封装和在封装的下表面上具有布线用端子，其特征是：所述托盘具备：平坦的本体；第1收纳部分，设于上述本体的第1面上用于收纳上述半导体集成电路器件，所述第1收纳部分具有从所述本体的所述第1面向上延伸的第1壁面和从所述第1壁面的上部边缘向上延伸的第2壁面，且在已把半导体集成电路器件收纳于该第1收纳部分中的情况下，所述第1壁面配置成包围该半导体集成电路器件，而所述第2壁面配置成包围所述半导体集成电路器件的周边，上述第1壁面以角度α进行倾斜，在上述半导体集成电路器件收纳于上述第1收纳部分中时，上述半导体集成电路器件的封装的边缘部分支持于该第1壁面上，在上述半导体集成电路器件的封装的边缘部分支持于上述第1壁面上时，上述第1壁面的上述角度α使上述半导体集成电路器件的布线用端子不接触上述第1壁面，以及上述第2壁面相对于所述第1面以角度γ进行倾斜，所述角度γ大于上述第1壁面相对于所述第1面的上述角度α。
此外，本发明的托盘，其特征是：还具备在与上述第1面相反一侧的上述本体的第2面上设置用于收纳半导体集成电路器件的第2收纳部分，在使2个上述托盘用相互重叠的关系进行对准的情况下，一方的托盘的上述第2收纳部分与另一方的托盘的上述第1收纳部分共同发挥作用，形成收纳半导体集成电路器件的空间。
倘采用该构成，就可以抑制收纳于托盘中的半导体器件的上下方向的移动，在托盘重叠起来上下反转过来的情况下，可以容易地把半导体器件换放到已经变成为下侧的第2收纳部分内。
作为第2收纳部分的方案，可以考虑具备第3壁面的方案：在所述托盘翻转从而在该第2收纳部分内使布线用端子朝上地收纳半导体集成电路器件的情况下，该第3壁面配置成包围该半导体集成电路器件，上述第3壁面的倾斜角度使得在上述半导体集成电路器件收纳于上述第2收纳部分中时，上述半导体集成电路器件的封装的边缘部分支持于该第3壁面上。
另外，在半导体器件的封装下表面的形状大体上是正方形的情况下，理想的是把第1收纳部分作成为用配置成矩形或大体上的正方形的图形来界定形成4个上述第1壁面部分，使得第1壁面中的第1壁面部分分别支持半导体器件的封装的下表面的各个边缘部分。
附图的简单说明
图1的侧视图示出了可以收纳于本发明的托盘内的BGA器件。
图2是图1的BGA器件的底视图。
图3的平面图示出了本发明的BGA器件收纳用的托盘的一个
实施例。
图4的平面图扩大示出了图1的IV部分。
图5是与图4同一部分的底视图。
图6是沿图4中的VI-VI线剖开的剖面图。
图7是沿图4中的VII-VII线剖开的剖面图。
图8的局部剖面图示出了把2块图3所示的托盘重叠起来的状态，是在与图6的同一位置处剖开的剖面图。
图9的局部剖面图示出了把BGA器件配置到图3的背面一侧的收纳部分内的状态，是在与图6的同一位置处剖开的剖面图。
图10的局部剖面图示出了本发明的托盘的变形实施例，是在与图6的同一位置处剖开的剖面图。
图11的局部剖面图示出了本发明的托盘的另一变形实施例，是在与图6的同一位置处剖开的剖面图。
优选实施例
图3示出了用来收纳封装下表面为大体上的正方形的BGA器件(图1和图2所示的器件)5的本发明的托盘10的一个实施例。在这里，在本发明中，只要没有特别说明，把托盘10的通常的使用状态，就是说把将托盘10水平放置的状态当作基准状态，使用‘上’、‘下’等的术语。此外，在图3的状态下，把能看到的一侧的面叫做托盘10的表面，把看不见的一侧的面叫做托盘10的背面。
本发明的托盘10虽然可以用种种的材料用种种的方法制作，但理想的是由具有耐热性的导电性合成树脂，例如，混入了碳微粒或纤维，或金属微粒或纤维等的导电性填充剂的聚苯醚系树脂、聚醚砜(polyether slufone)系树脂、聚醚酰亚胺(polyether imide)系树脂、聚丙烯砜(polyacryl sulfone)系树脂或聚酯系树脂等构成的一体成型体。这是因为易于制造，且重量轻易于处理的缘故。此外应当具有导电性的理由是：由于应当收纳的半导体器件有受静电损伤的可能，故要防止带电。
图示的托盘10具有长方形的平坦的托盘本体1，在其表面上形成了直线状的多条凸条12。凸条12有与托盘10的长边方向平行延伸的凸条和与托盘10的短边方向平行延伸的凸条。长边方向的凸条12a以恒定的节距排列，短边方向的凸条12b也以相同的节距排列。象这样地把凸条12排列成网格状，网格的网眼部分，就是说，被相邻的一对长边方向凸条12a和相邻的一对短边方向凸条12b围起来的部分，分别起着收纳一个BGA器件5的收纳部分(第1收纳部分)14的作用。
另外，被配置在托盘10的最外部分的凸条12e，在使多块托盘10重叠起来使用的情况下，嵌入到从上侧的托盘10的周缘部分向下方突出的外框部分16的内侧中去，还起着对托盘10定位且用来防止横向偏离的定位器件的作用(参看图8)。
图4的平面图扩大示出了图3的IV部分，图5是同一部分的底视图。此外，图6是沿图4的VI-VI线剖开的剖面图，图7是沿图4的VII-VII线剖开的剖面图。就象由这些图可以理解的那样，由于收纳部分14是用来收纳封装2的下表面形状是大致的正方形的BGA器件5的收纳部分，故把该收纳部分14围起来的4条凸条12的壁面(第1壁面)18的每一条都具有相同的形状和相同的尺寸。
此外，收纳部分14，如图6和图7所示，在铅直方向上被划分为下部区域20和上部区域22。
收纳部分14的下部区域20，在水平状态下正确地收容BGA器件5的情况下，是支持BGA器件5的区域，是构成收纳部分14的主要区域的区域。在该下部区域20的各个凸条12的第1壁面部分(以下，叫做‘下部壁面’)24向可称得是下方的收纳部分14的中心一侧倾斜。换句话说，使得相互相向的下部壁面24的上端之间的间隔(在图6中用L1表示的间隔)，比图1和图2所示的BGA封装2的一边的长度L0稍微长一点，下端间的间隔(在图5中用L2表示的间隔)比L0短。
因此，当使BGA器件5保持水平状态不变地从上方向收纳部分14的下部区域20下降时，如在图4和图6中用2点点划线所示，BGA封装2的下表面的各个边缘部分与倾斜的对应下部壁面24接连，进行支持。如前所述，由于把收纳部分14围起来的4个下部壁面24具有相同的尺寸和相同的形状，故结果变成为BGA器件5被4个下部壁面24的相同的高度位置水平地进行支持。
这样一来，由于BGA器件5仅仅用封装2的下边缘部分进行支持，故即便封装2的下表面外周部分6的宽度(在图2中用w表示的宽度)是狭小的，也可以支持。
但是，在已支持BGA器件5的状态下，球状端子1就不可避免的要与收纳部分14的下部壁面24接连。为此，必须的条件是：下部壁面24对水平面的倾斜角度(在图6中用α表示的角度)要比用BGA封装2的下边缘部分和最外周的球状端子1构成的倾斜角度(在图1中用β表示的角度)大。另外，即便是假定该条件已经得到满足，当下部壁面24的倾斜角度α小于40度时，由于托盘10仅仅加上稍微的振动BGA器件5就会在收纳部分14处产生位置偏差，故倾斜角度α理想的是大于40度。此外，在下部壁面24的倾斜角度α超过了70度的情况下，由于BGA封装2变成为凹陷到下部壁面24中去的状态，故倾斜角度α理想的是小于70度。
此外，在BGA器件5的支持状态中，球状端子1不能与收纳部分14的底面26接连。为此，从收纳部分14的底面26到封装支持点S为止的高度(在图6中用H1表示的高度)，要制作成比从封装2的下表面到球状端子1的下端为止的长度还大。
另一方面，收纳部分14的上部区域22的各个凸条12的第2壁面部分(以下，叫做‘上部壁面’)28，在被下部壁面24支持的BGA器件5已产生了位置偏差的情况下，变成为限制该位置偏差。上部壁面28对于水平面的倾斜角度(在图6中用γ表示的角度)要作成为比下部壁面24的倾斜角度α大的角度，理想的是作成为85度～90度。这样一来，在上部壁面28从下部壁面24的上端边缘陡峻地上升的状态下，即便是假定在水平方向上BGA器件5产生了位置偏差，当BGA封装2的下边缘部分到达下部壁面24和上部壁面28之间的边界线时，结果就变成为比这更大的水平方向的移动被上部壁面28阻止。
另外，从封装支持点S到上部壁面28的上端边缘为止的高度(在图6中用H2表示的高度)理想的是要比封装2的厚度大。例如，在已把平板(未画出来)载置到托盘10上的情况下，把BGA器件5完全地收纳于用平板的下表面和收纳部分14围起来的空间内，这是因为可以避免与平板之间的干扰的缘故。此外，为了使把BGA器件5收纳于收纳部分14内的操作易于进行，上部壁面28的上端边缘，如用标号32所示，理想的是已进行倒角处理。
此外，上边所说的下部壁面24和上部壁面28，在图示的实施例中，在收纳部分14的拐角部分上的凸条12的壁厚形成得薄，而没有必要在把收纳部分14围起来的凸条12的部分的全长范围内把壁厚形成得薄。因此，在该部分处BGA封装2的拐角部分变成为悬浮状态。
然而，在BGA器件收纳用托盘中，在例如检测球状端子1的情况下，有时候采用这样的方法：采用使把空的第2托盘重叠到已收纳BGA器件5的第1托盘的上边，然后，使这些托盘保持重叠不变地进行上下反转的办法，使BGA器件5的球状端子1变成为朝上。在进行该上下反转之际，一般的做法是：在第2托盘的背面一侧也设置收纳部分，使得在第2托盘中也可以收纳BGA器件。
于是，即便是在图示的实施例的托盘10中，在其背面一侧也具有多个收纳部分(第2收纳部分)34。这些背面一侧的收纳部分34的个数与前边所说的表面一侧的收纳部分的个数相同，分别在表面一侧收纳部分14的正下边形成。因此，如图8所示，在一块托盘10A上边重叠同型的另一托盘10B，并已使下侧托盘10A的最外周的凸条12e和上侧托盘10B的外框部分16啮合的情况下，配置上侧托盘10B中的对应的背面一侧收纳部分34，使得把下侧托盘10A的表面一侧收纳部分14的每一个都覆盖起来，在两者间形成收纳一个BGA器件5的空间。
更为详细地说，托盘10的背面一侧的各个收纳部分34，就象由图5也可以理解的那样，用从托盘本体11的背面(第2面)向下方突出出来的4条突起片36形成。各个突起片36都被配置在收纳部分34的各个拐角部分，就是说被配置在与托盘10表面的凸条12的交叉部分对应的位置上。此外，该突起片36在水平剖面上构成为L状，其内侧的壁面(第2壁面)38被定位为限制BGA封装2的拐角部分。在使2块托盘10A和10B重叠起来的情况下，界定1个背面一侧收纳部分34的4条突起片36，嵌入到对应的表面一侧收纳部分14的拐角部分中去，各个突起片36的外侧的壁面40将变成为与凸条12的壁厚薄的内面面对面的状态。在该状态下，形成被下侧托盘10A的表面一侧收纳部分14的底面26、上侧托盘10B的背面一侧收纳部分34的底面42、凸条12和突起片36闭合起来形成的空间，BGA器件5在上下方向上移动也受到限制的状态下被收纳于在该空间内。
另外，由于相向的壁面38间的最小间隔比BGA封装2的最大长度还长，故使托盘10的表背反转，并把BGA器件5配置到背面一侧收纳部分34中的状态，如图5和图9所示，将变成为封装2的上表面和收纳部分34的底面42接连的状态。
以上，对本发明的一个实施例的基本构成进行了说明，但在上述构成中，对收纳部分14、34的各个尺寸和位置、形状、壁面18、38的倾斜角度等，取决于所要处理的BGA器件的尺寸或封装的材料等，需要进行种种的变更，需要通过实验或模拟进行调整。例如，在给托盘10加上振动的情况下，虽然在BGA器件中将产生位置偏差，但是位置偏差也有种种的形态：沿着托盘10的长边方向或短边方向使封装下边缘部分在下部壁面24上边滑动这样的形态；使BGA封装2上下移动使得接连到上侧托盘10B的背面上的形态；以BGA器件5的中心点为中心进行旋转这样的形态和以相互相向的拐角部分为支点进行摇动这样的形态等。因此，考虑到在BGA器件5中会产生这样的动作的情况，就有必要决定使球状端子1永远不与托盘10的面接连的条件。当然，为了满足这样的条件，壁面24、28、38的形状并非必须是平面，也可以是凸状或凹状地弯曲等的变形。
以上虽然详细地讲述了本发明的优选实施例，但不用说本发明并不受限于上述实施例，在不偏离本发明的宗旨的范围内可以有种种的变形或变更。例如，上述实施例中的托盘背面一侧的突起片36虽然没有作成为支持BGA器件5的构成，但如图10所示，也可以使突起片36的内壁侧面变成为倾斜面(第3壁面部分)44，使得可以用倾斜面44支持封装2的上边缘部分。此外，如图11所示，还可以在突起片36的内侧壁面上形成台阶部分46，用该台阶部分46支持封装2的上表面的外周部分。
此外，上述实施例虽然是BGA器件用的托盘10，但本发明对于用来收纳PGA或在封装的下表面上具有布线用端子的其它的半导体器件的托盘也可以应用。
此外，在上述实施例中，虽然规定为收纳封装的下表面为大致的正方形的半导体器件，但是对于具有其它的形状的半导体器件本发明也是可以应用的。就是说，在这种情况下，只要在把半导体器件连续地或不连续地围起来的收纳部分的壁面上设置支持封装的边缘部分的倾斜壁面部分即可。
如上所述，倘采用本发明的托盘，则即便是假定把布线用端子部分配置在与封装的下表面的外周缘接近的位置上，也可以支持半导体器件。而且，由于支持仅仅用封装的边缘部分进行，故还可以防止球状端子和收纳部分的壁面或底面之间的接触。因此，在使用本发明的托盘的情况下，在收纳、搬运半导体器件的情况下，可以防止因球状端子的接触而招致的破损、变形和沾污。

Claims (8)

1、一种收纳半导体集成电路器件的托盘，所述器件具有封装和在封装的下表面上具有布线用端子，其特征是：
所述托盘具备：
平坦的本体(11)；
第1收纳部分(14)，设于上述本体(11)的第1面(26)上用于收纳上述半导体集成电路器件，所述第1收纳部分(14)具有从所述本体(11)的所述第1面(26)向上延伸的第1壁面(24)和从所述第1壁面(24)的上部边缘(30)向上延伸的第2壁面(28)，且在已把半导体集成电路器件收纳于该第1收纳部分(14)中的情况下，所述第1壁面(24)配置成包围该半导体集成电路器件，而所述第2壁面(28)配置成包围所述半导体集成电路器件的周边，
上述第1壁面(24)以角度(α)进行倾斜，在上述半导体集成电路器件收纳于上述第1收纳部分(14)中时，上述半导体集成电路器件的封装的边缘部分支持于该第1壁面(24)上，
在上述半导体集成电路器件的封装的边缘部分支持于上述第1壁面(24)上时，上述第1壁面(24)的上述角度(α)使上述半导体集成电路器件的布线用端子不接触上述第1壁面(24)，以及
上述第2壁面(28)相对于所述第1面(26)以角度(γ)进行倾斜，上述角度(γ)大于上述第1壁面(24)相对于所述第1面(26)的上述角度(α)。
2、权利要求1所述的托盘，其特征是：从上述本体(11)的上述第1面(26)到半导体集成电路器件的封装的边缘部分支持在上述第1壁面(24)的封装支持点之间的高度(H1)大于从封装底面到布线用端子底端的长度(h)。
3、权利要求1所述的托盘，其特征是：上述本体(11)具备在上述第1面(26)上设置的多条进行交叉的凸条(12a，12b)，上述第1收纳部分(14)借助于相邻的第1对凸条(12a，12b)和与该第1对凸条交叉延伸的相邻的第2对凸条(12a，12b)进行界定形成。
4、权利要求3所述的托盘，其特征是：界定形成上述第1收纳部分(14)的上述第1对和上述第2对凸条(12a，12b)的每一个凸条，都具有起着上述第1壁面(24)的作用的壁面，这些壁面分别支持半导体集成电路器件的矩形封装的下表面的边缘部分。
5、权利要求1所述的托盘，其特征是：还具备在与上述第1面(26)相反一侧的上述本体(11)的第2面(42)上设置用于收纳半导体集成电路器件的第2收纳部分(34)，
在使2个上述托盘(10A，10B)用相互重叠的关系进行对准的情况下，一方的托盘(10A)的上述第2收纳部分(34)与另一方的托盘(10B)的上述第1收纳部分(14)共同发挥作用，形成收纳半导体集成电路器件的空间。
6、权利要求5所述的托盘，其特征是：上述第2收纳部分(34)具有第3壁面(38)，在所述托盘(10)翻转从而在该第2收纳部分内使布线用端子朝上地收纳半导体集成电路器件的情况下，该第3壁面配置成包围该半导体集成电路器件，
上述第3壁面(38)的倾斜角度使得在上述半导体集成电路器件收纳于上述第2收纳部分(34)中时，上述半导体集成电路器件的封装的边缘部分支持于该第3壁面(38)上。
7、权利要求5所述的托盘，其特征是：还具备定位器件，用来使重叠起来的托盘(10A，10B)相互定位。
8、权利要求5所述的托盘，其特征是：上述本体(11)具备在用于界定形成上述第2收纳部分(34)的上述第2面(42)上设置的多个突起片(36)，各个突起片(36)都具有作为上述第3壁面(38)起作用的壁面，这些突起片(36)的壁面分别支持半导体集成电路器件的矩形封装的拐角部分。
CNB00108111XA 1999-04-30 2000-04-29 半导体集成电路器件用托盘 Expired - Fee Related CN1133571C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP124326/1999 1999-04-30
JP12432699A JP3771084B2 (ja) 1999-04-30 1999-04-30 半導体集積回路装置用トレイ

Publications (2)

Publication Number Publication Date
CN1272450A CN1272450A (zh) 2000-11-08
CN1133571C true CN1133571C (zh) 2004-01-07

Family

ID=14882579

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00108111XA Expired - Fee Related CN1133571C (zh) 1999-04-30 2000-04-29 半导体集成电路器件用托盘

Country Status (8)

Country Link
US (1) US6357595B2 (zh)
EP (1) EP1049138A2 (zh)
JP (1) JP3771084B2 (zh)
KR (1) KR100390324B1 (zh)
CN (1) CN1133571C (zh)
MY (1) MY125134A (zh)
SG (1) SG85703A1 (zh)
TW (1) TW457619B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007647A (ko) * 1998-07-06 2000-02-07 윤종용 반도체 패키지 포장용 트레이
US7191512B2 (en) * 1998-09-29 2007-03-20 Applied Kinetics, Inc. Tray system for holding and positioning components
US6474475B1 (en) * 2000-02-22 2002-11-05 Micron Technology, Inc. Apparatus for handling stacked integrated circuit devices
JP2001261089A (ja) * 2000-03-16 2001-09-26 Toshiba Corp 電子部品用トレイ
JP2002019832A (ja) * 2000-07-11 2002-01-23 Oki Electric Ind Co Ltd エンボスキャリアテープ
MY130407A (en) * 2000-12-01 2007-06-29 Texchem Pack M Sdn Bhd Tray for storing semiconductor chips
SG94735A1 (en) * 2001-01-16 2003-03-18 Sumitomo Bakelite Co Container for electric device
US6662949B2 (en) * 2001-12-28 2003-12-16 Hon Hai Precision Ind. Co., Ltd. Package for mechanical or electrical components
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
US7108899B2 (en) * 2002-09-11 2006-09-19 Entegris, Inc. Chip tray with tacky surface
US6926937B2 (en) * 2002-09-11 2005-08-09 Entegris, Inc. Matrix tray with tacky surfaces
US7032747B2 (en) * 2002-12-02 2006-04-25 Hni Technologies Inc. Reusable packaging system
TW563947U (en) * 2002-12-13 2003-11-21 Hon Hai Prec Ind Co Ltd Hard tray for carrying electrical connectors
TW563925U (en) * 2002-12-17 2003-11-21 Hon Hai Prec Ind Co Ltd A hard tray for accommodating electrical connectors
US6868970B2 (en) * 2003-04-16 2005-03-22 Illinois Tool Works Inc. Stackable tray for integrated circuits with corner support elements and lateral support elements forming matrix tray capture system
JP4391479B2 (ja) * 2003-11-06 2009-12-24 シャープ株式会社 基板搬送用トレイ
JP4429823B2 (ja) * 2004-06-28 2010-03-10 富士通株式会社 半導体装置用トレイ
WO2006018672A1 (en) * 2004-08-20 2006-02-23 Infineon Technologies Ag Packing tray
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
CN101168392B (zh) * 2006-10-23 2011-06-01 日立麦克赛尔株式会社 电池托盘及使用该电池托盘的电池的制造方法
CN101573277A (zh) * 2007-03-16 2009-11-04 富士通微电子株式会社 电子部件存放容器
JP4360431B2 (ja) * 2007-08-20 2009-11-11 セイコーエプソン株式会社 半導体チップ収容トレイ
JP5255801B2 (ja) * 2007-09-07 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5113507B2 (ja) * 2007-12-25 2013-01-09 新光電気工業株式会社 放熱板収納トレー
CN102092507A (zh) * 2009-12-09 2011-06-15 深圳富泰宏精密工业有限公司 物料盘
JP5051797B2 (ja) * 2010-05-06 2012-10-17 シノン電気産業株式会社 半導体集積回路用トレー
CN201793171U (zh) * 2010-05-07 2011-04-13 富士康(昆山)电脑接插件有限公司 连接器包装盒
EP2588533A2 (en) * 2010-07-01 2013-05-08 Lubrizol Advanced Materials, Inc. Thermoformed ic trays of poly(phenylene ether) compositions
US20120032054A1 (en) * 2010-08-09 2012-02-09 Tzung-Lin Huang Stackable holder for an integrated circuit package
KR20120018644A (ko) 2010-08-23 2012-03-05 삼성전자주식회사 반도체 패키지 이송 장치
CN102897435A (zh) 2011-07-29 2013-01-30 宸鸿科技(厦门)有限公司 承载装置及其制造与复制方法
CN103508082A (zh) * 2012-06-25 2014-01-15 联建(中国)科技有限公司 组件置放盘结构
US8453843B1 (en) 2012-07-27 2013-06-04 International Business Machines Corporation Tray for transporting semiconductor devices of a BGA type
US9406325B2 (en) * 2013-07-30 2016-08-02 Seagate Technology Llc Slider cleaning and carrier tray
CN104576465A (zh) * 2013-10-17 2015-04-29 中国科学院苏州纳米技术与纳米仿生研究所 芯片盛放装置
CN104709553B (zh) * 2013-12-13 2017-12-29 联想(北京)有限公司 一种用于放置集成模块的托盘
US9643772B2 (en) * 2014-07-04 2017-05-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Package box device for liquid crystal panels
KR101711735B1 (ko) * 2015-05-19 2017-03-03 주식회사 케이엠에이치하이텍 반도체 칩 트레이
US20170162411A1 (en) * 2015-12-03 2017-06-08 Nanya Technology Corporation Tray
US9818632B2 (en) * 2015-12-28 2017-11-14 Yu-Nan Lo Tray for semiconductor devices
JP6861602B2 (ja) * 2017-09-15 2021-04-21 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、保持機構及び製品の製造装置
KR102464332B1 (ko) * 2017-12-05 2022-11-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 적재 트레이 및 적재 트레이 모듈
CN109461686A (zh) * 2018-10-22 2019-03-12 武汉华星光电半导体显示技术有限公司 电子面板的承托装置
USD968957S1 (en) 2020-09-16 2022-11-08 Digi-Key Corporation Tray for transporting and storing electronic components
JP7180911B2 (ja) * 2021-03-16 2022-11-30 シノン電気産業株式会社 半導体集積回路用トレー
EP4092721A1 (en) * 2021-05-21 2022-11-23 STMicroelectronics S.r.l. Containment and transportation tray for electronic components having small dimensions and low weight

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881639A (en) * 1988-02-26 1989-11-21 Yamaichi Electric Mfg. Co., Ltd. IC carrier
US5400904A (en) * 1993-10-15 1995-03-28 R. H. Murphy Co., Inc. Tray for ball terminal integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538735A1 (de) 1985-10-31 1987-05-07 Bosch Gmbh Robert Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal
JPH0717592A (ja) 1993-06-16 1995-01-20 Hitachi Ltd 搬送用トレイ
US5418692A (en) * 1994-08-22 1995-05-23 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
US5964353A (en) * 1996-05-20 1999-10-12 Ilinois Tool Works Inc. Energy absorbing carrier tape
US6395363B1 (en) * 1996-11-05 2002-05-28 Applied Materials, Inc. Sloped substrate support
US5848702A (en) * 1997-06-05 1998-12-15 Advanced Micro Devices, Inc. Tray with flippable cover
US6036023A (en) * 1997-07-10 2000-03-14 Teradyne, Inc. Heat-transfer enhancing features for semiconductor carriers and devices
US5957293A (en) * 1998-05-04 1999-09-28 Advanced Micro Devices, Inc. Tray to ship ceramic substrates and ceramic BGA packages
US6071056A (en) * 1998-11-13 2000-06-06 International Business Machines Corporation Shipping tray backside location
US6079565A (en) * 1998-12-28 2000-06-27 Flouroware, Inc. Clipless tray

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881639A (en) * 1988-02-26 1989-11-21 Yamaichi Electric Mfg. Co., Ltd. IC carrier
US5400904A (en) * 1993-10-15 1995-03-28 R. H. Murphy Co., Inc. Tray for ball terminal integrated circuits
US5400904C1 (en) * 1993-10-15 2001-01-16 Murphy R H Co Inc Tray for ball terminal integrated circuits

Also Published As

Publication number Publication date
US6357595B2 (en) 2002-03-19
MY125134A (en) 2006-07-31
JP3771084B2 (ja) 2006-04-26
EP1049138A2 (en) 2000-11-02
US20020003101A1 (en) 2002-01-10
JP2000315723A (ja) 2000-11-14
KR20010014840A (ko) 2001-02-26
KR100390324B1 (ko) 2003-07-16
CN1272450A (zh) 2000-11-08
TW457619B (en) 2001-10-01
SG85703A1 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
CN1133571C (zh) 半导体集成电路器件用托盘
CN1116203C (zh) 带有自定位匣的集成电路托盘
JPH07112785A (ja) ボール端子集積回路用トレイ
US7163104B2 (en) Tray for semiconductor device and semiconductor device
WO2011138821A1 (ja) 半導体集積回路用トレー
CN1232289A (zh) 最小接触的晶片载架
CN1483648A (zh) 电子部件用托架
CN1943010A (zh) 用于集成电路芯片的可堆叠托盘
US6264037B1 (en) Tray for ball grid array integrated circuit
JPS63153849A (ja) 半導体装置
US20210013057A1 (en) Wafer container and method for holding wafer
CN1240105C (zh) 电子器件的容器
JP2001278238A (ja) 電子部品収納用トレイ
CN202111070U (zh) 一种用于lqfp封装集成电路的托盘
US8453843B1 (en) Tray for transporting semiconductor devices of a BGA type
CN1288047C (zh) 包装容器
CN1068696C (zh) 倾斜传感器
JP3993078B2 (ja) 半導体集積回路用トレー
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
US11987494B2 (en) Wire-bond damper for shock absorption
JP3005564B1 (ja) 半導体装置収納用トレイ
KR100664795B1 (ko) 와이어 스택형 반도체 패키지 및 그 구조
JPH04142278A (ja) 収納容器
KR20020039014A (ko) 칩 선택 단자가 구비된 매개체를 이용한 적층형 반도체 소자
JP2009007055A (ja) 半導体集積回路装置用トレイおよび半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030618

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Co-applicant after: Sumitomo Chemical Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Co-applicant before: Sumitomo Chemical Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee