CN104576465A - 芯片盛放装置 - Google Patents

芯片盛放装置 Download PDF

Info

Publication number
CN104576465A
CN104576465A CN201310488116.XA CN201310488116A CN104576465A CN 104576465 A CN104576465 A CN 104576465A CN 201310488116 A CN201310488116 A CN 201310488116A CN 104576465 A CN104576465 A CN 104576465A
Authority
CN
China
Prior art keywords
chip
placing
accommodating
unit
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310488116.XA
Other languages
English (en)
Inventor
黄宏娟
赵德胜
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201310488116.XA priority Critical patent/CN104576465A/zh
Publication of CN104576465A publication Critical patent/CN104576465A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种芯片盛放装置，所述芯片正面朝下安放在所述盛放装置中，所述芯片正面包括沉积有焊接球的第一区和第一区周围的第二区，所述盛放装置包括盛放板和设于所述盛放板上的多组盛放单元，所述盛放单元包括用于支撑第二区的支撑部和设于所述支撑部上的用于放置第一区的放置部。其中盛放单元通过放置部来放置芯片正面沉积有焊接球的第一区，保证芯片第一区的表面与盛放单元底部有一定的距离，从而避免了芯片正面的物理划伤和污染；同时，还可以避免吸头触碰感应芯片时造成的焊接球局部压塌现象和焊接球粘贴于盛放单元底部的现象，从而提高了封装的精度及焊接的可靠性，增加了器件的成品率及器件性能。

Description

芯片盛放装置
技术领域
本发明涉及倒装芯片技术领域，尤其涉及用于倒装技术的芯片盛放装置。
背景技术
倒装芯片（FlipChip）技术起源于60年代，由IBM率先研发出，其原理是在芯片的正负电极上沉积焊接球，然后将芯片翻转加热利用熔融的焊接球与基板相结合。倒装芯片既是一种芯片互连技术，又是一种理想的芯片粘接技术。近年来，倒装芯片已成为高端器件及高密度封装领域中经常采用的封装形式。随着电子封装越来越趋于向更快、更小、更便宜的方向发展，倒装芯片技术的应用领域也越来越广。倒装芯片将芯片有源区面对基板，通过芯片上呈阵列排列的焊接球实现芯片与衬底的互连，芯片直接以倒扣方式安装到印制电路板，从芯片向四周引出连接端，从而大大缩短了互联的长度，减小了RC延迟，有效地提高了电性能。同时，在这种倒装封装方式中，倒装占用的面积几乎与芯片大小一致，从而大大地提高了芯片的排列密度，因此可以使电子封装达到最小、最薄。
在进行倒装芯片的封装时，需要将芯片沉积有焊接球的一面朝下放置在一个临时存放的芯片盛放装置内，然后焊接头吸取适合芯片的吸头，再移至芯片上方触碰感应到芯片后吸取芯片并送至指定位置进行封装。参阅图1，为目前常用的芯片盛放装置的结构示意图，为了便于说明，芯片盛放装置中所盛放的芯片以如图2a和2b所示的一种芯片30为例来进行说明，其中芯片30的正面包括沉积有焊接球320的第一区310A和第一区310A周围的第二区310B，芯片盛放装置包括盛放板210和设于盛放板210上的凹槽而形成的多组用于盛放芯片30的盛放单元220，其中，芯片30的正面朝下安放在所述盛放单元220内；盛放单元220的大小略大于芯片30；为了保证芯片吸附的成功率，盛放单元220的高度小于芯片30的厚度。
该芯片盛放装置中盛放单元的底部是实心的，因此芯片30的正面与盛放单元220底部会有直接的物理接触，这样就会带来两个问题：第一，芯片正面易引入不必要的机械划伤，而且容易造成盛放单元220底部的粘污；第二，当焊接球320采用软焊接球时，吸头触碰感应芯片30时会对芯片30产生一个向下的压力，此时容易出现焊接球320局部被压塌的现象，甚至会出现焊接球320粘贴于盛放单元220底部的现象。焊接球320的局部压塌，会导致不同焊接球320之间的高度不均匀，从而导致封装精度的降低；同时当焊接球320具有高密度时，容易出现相邻焊接球320之间出的短路现象，因而会严重影响器件的成品率。而当焊接球320粘贴于盛放单元220底部时，若无外力辅助进行剥离，就无法完成芯片30的吸附动作，从而影响封装的进程；若有外力辅助进行剥离，虽仍可进行倒装，但是由于焊接球320被严重破坏，不仅会影响封装精度，而且影响焊接可靠性及器件性能。
发明内容
为解决上述现有技术所存在的问题，本发明的目的在于提供一种芯片盛放装置。
为了实现上述目的，本发明提供了一种用于盛放芯片的芯片盛放装置，所述芯片正面朝下安放在所述盛放装置中，所述芯片正面包括沉积有焊接球的第一区和第一区周围的第二区，所述盛放装置包括盛放板和设于所述盛放板上的多组盛放单元，所述盛放单元包括用于支撑第二区的支撑部和设于所述支撑部上的用于放置第一区的放置部。
优选地，所述盛放单元由设于所述盛放板上的凹槽而形成。
优选地，所述芯片安放在所述盛放单元后，所述芯片的上表面高于所述盛放单元周围的盛放板的上表面。
优选地，所述放置部由设于所述支撑部上的凹槽而形成。
优选地，所述放置部由设于所述支撑部上的通孔而形成。
优选地，所述盛放单元略大于所述芯片。
优选地，所述支撑部的宽度不小于所述芯片第一区的宽度，所述支撑部的厚度不小于所述芯片第二区与第一区的厚度差。
优选地，所述盛放单元周围设有数个倒角图形，以便于芯片的取放。
优选地，所述倒角图形为圆形。
优选地，所述盛放板背面设有凹槽。
有益效果：
综上所述，本发明提供的芯片盛放装置，包括用于盛放芯片的多组盛放单元，其中所述盛放单元通过放置部来放置芯片正面沉积有焊接球的第一区，保证芯片第一区的表面与盛放单元底部有一定的距离，从而避免了芯片正面的物理划伤和污染；同时，还可以避免吸头触碰感应芯片时造成的焊接球局部压塌而导致的焊接球之间高度不均匀的现象以及焊接球粘贴于盛放单元底部而造成的相邻焊接球之间的短路或者无法正常完成焊接球吸附的现象，从而提高了封装的精度及焊接的可靠性，增加了器件的成品率及器件性能。
附图说明
图1为现有的一种芯片盛放装置。
图2为一种芯片结构示意图，其中图2a为芯片的正面结构示意图；图2b为芯片的侧面结构示意图。
图3为本发明实施例1提供的芯片盛放装置，其中，图3a为芯片盛放装置正面结构示意图；图3b为图3a中芯片盛放装置沿A-A方向的剖视图；图3c为图3a中芯片盛放装置的背面结构示意图。
图4为本发明实施例2提供的芯片盛放装置，其中，图4a为芯片盛放装置正面结构示意图；图4b为图4a中芯片盛放装置沿B-B方向的剖视图。
图5为本发明实施例3提供的芯片盛放装置，其中，图5a为芯片盛放装置正面结构示意图；图5b为图5a中芯片盛放装置沿C-C方向的剖视图；图5c为图5a中芯片盛放装置的背面结构示意图。
具体实施方式
为了更好地阐述本发明的技术特点和结构，以下结合本发明的优选实施例及其附图进行详细描述。
为了便于说明，在以下实施例中，我们采用如图2a和2b所示的芯片为例来进行说明，其中芯片30的正面包括沉积有焊接球320的第一区310A和第一区310A周围的第二区310B。
实施例1
参阅图3a和3b，为本实施例提供的芯片盛放装置，包括盛放板110和设于盛放板110上的凹槽而形成的盛放单元120，其中，芯片30正面朝下放置于盛放单元120中，因此盛放单元120不小于芯片30的大小。
盛放单元120包括支撑部121和设于支撑部121上的凹槽而形成的放置部122；支撑部121用于支撑芯片30的第二区310B，在一种优选的方案中，支撑部121的宽度不小于第二区310B的宽度；放置部122用于放置芯片30的第一区310A，因此放置部122的长度和宽度不小于芯片30的第一区310A的长度和宽度，同时，放置部122的长度和宽度小于芯片30的长度和宽度；为了防止焊接球320与放置部122底部接触，放置部122的厚度不小于芯片30第一区310A与第二区310B的厚度差。为了保证芯片吸附的成功率，盛放单元120周围盛放板110的上表面与支撑部121上表面高度差小于芯片30第二区310B的厚度，即当芯片30正面朝下放置于盛放单元120中后，芯片30的上表面高于盛放单元120周围的盛放板110的上表面。
同时，为了方便芯片的取放，盛放单元120的周围设有数个倒角图形。在一种优选的方案中，倒角图形设在盛放单元120的四个顶角上，倒角图形为圆形，这样便于机械加工；为了芯片盛放装置能够与设备之间具有良好的固定，芯片盛放装置的背面设有一凹槽而形成的固定槽130，其中固定槽130的形状根据设备的结构特点而设定，在本实施例中，固定槽130为方形的凹槽，如图3c所示。在本实施例中，芯片盛放装置上还设有一标记单元140，其中标记单元140为设于所述盛放板110一顶角的缺口，该标记单元140起到定位和标识的作用。
当芯片30正面朝下放置于盛放单元120中后，芯片30的第一区310A的表面与放置部120的底部没有直接的物理接触，因此可以避免芯片30正面的物理划伤和污染，而且也避免了焊接球320对放置部120底部的污染；而且，还可以避免吸头触碰感应芯片30时造成的焊接球320局部压塌现象，从而降低了由于焊接球320局部被压塌而导致的不同焊接球320之间的高度不均匀或者相邻焊接球320之间短路现象的发生，进而提高了封装的精度以及期间的成品率；同时，还可以避免及焊接球320粘贴于放置部120底部的现象，提高吸附成功率，从而提高了焊接的可靠性。
实施例2
参阅图4a和4b，为本实施例提供的芯片盛放装置，包括盛放板110和设于盛放板110上的凹槽而形成的盛放单元120，其中，盛放单元120包括支撑部121和设于支撑部121上的放置部122。与实施例1不同的是，放置部122由设于支撑部121上的通孔而形成，即放置部122的底部为镂空的。这种结构使得加工更为方便，同时还节省了芯片盛放装置材料的使用。
本实施例提供的芯片盛放装置其它结构及特点与实施例1相同，在这里就不再赘述。
实施例3
参阅图5a和5b，为本实施例提供的芯片盛放装置，包括盛放板110和设于盛放板110上的盛放单元120，其中，盛放单元120包括支撑部121和设于支撑部121上的放置部122。与实施例1不同的是，盛放单元120中的支撑部121与盛放板110位于同一平面，即支撑部121为盛放单元120周围的盛放板110的一部分。支撑部121用于支撑芯片30的第二区310B；放置部122为设于支撑部121上的凹槽，当然，在其他的实施例中，放置部122也可以为设于支撑部121上的通孔。放置部122用于放置芯片30的第一区310A，因此放置部122的长度和宽度不小于芯片30的第一区310A的长度和宽度，放置部122的长度和宽度小于芯片30的长度和宽度；为了防止焊接球320与放置部122底部接触，放置部122的厚度不小于芯片30第一区310A与第二区310B的厚度差。
同时，为了方便芯片的取放，盛放单元120的周围设有数个倒角图形。在一种优选的方案中，倒角图形设在盛放单元120的四个顶角上，倒角图形为圆形，这样便于机械加工；为了芯片盛放装置能够与设备具有良好的固定，芯片盛放装置的背面设有一凹槽而形成的固定槽130，其中固定槽130的形状根据设备的结构特点而设定，在本实施例中，固定槽130为方形的凹槽，如图5c所示。在本实施例中，芯片盛放装置上还设有一标记单元140，其中标记单元140为设于所述盛放板110一顶角的缺口，该标记单元140起到定位和标识的作用。
综上所述，本发明提供的芯片盛放装置，包括用于盛放芯片的多组盛放单元，其中所述盛放单元通过放置部来放置芯片正面沉积有焊接球的第一区，保证芯片第一区的表面与盛放单元底部有一定的距离，从而避免了芯片正面的物理划伤和污染；同时，还可以避免吸头触碰感应芯片时造成的焊接球局部压塌而导致的焊接球之间高度不均匀的现象以及焊接球粘贴于盛放单元底部而造成的相邻焊接球之间的短路或者无法正常完成焊接球吸附的现象，从而提高了封装的精度及焊接的可靠性，增加了器件的成品率及器件性能。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然本发明是参照其示例性的实施例被具体描述和显示的，但是本领域的普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种改变。

Claims (10)

1.一种用于盛放芯片的芯片盛放装置，所述芯片正面朝下安放在所述盛放装置中，所述芯片正面包括沉积有焊接球的第一区和第一区周围的第二区，其特征在于，所述盛放装置包括盛放板和设于所述盛放板上的多组盛放单元，所述盛放单元包括用于支撑第二区的支撑部和设于所述支撑部上的用于放置第一区的放置部。
2.根据权利要求1所述的芯片盛放装置，其特征在于，所述盛放单元由设于所述盛放板上的凹槽而形成。
3.根据权利要求2所述的芯片盛放装置，其特征在于，所述芯片安放在所述盛放单元后，所述芯片的上表面高于所述盛放单元周围的盛放板的上表面。
4.根据权利要求1或2所述的芯片盛放装置，其特征在于，所述放置部由设于所述支撑部上的凹槽而形成。
5.根据权利要求1或2所述的芯片盛放装置，其特征在于，所述放置部由设于所述支撑部上的通孔而形成。
6.根据权利要求1或2所述的芯片盛放装置，其特征在于，所述盛放单元略大于所述芯片。
7.根据权利要求6所述的芯片盛放装置，其特征在于，所述支撑部的宽度不小于所述芯片第一区的宽度，所述支撑部的厚度不小于所述芯片第二区与第一区的厚度差。
8.根据权利要求6或7所述的芯片盛放装置，其特征在于，所述盛放单元周围设有数个倒角图形。
9.根据权利要求8所述的芯片盛放装置，其特征在于，所述倒角图形为圆形。
10.根据权利要求1或2所述的芯片盛放装置，其特征在于，所述盛放板背面设有凹槽。
CN201310488116.XA 2013-10-17 2013-10-17 芯片盛放装置 Pending CN104576465A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310488116.XA CN104576465A (zh) 2013-10-17 2013-10-17 芯片盛放装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310488116.XA CN104576465A (zh) 2013-10-17 2013-10-17 芯片盛放装置

Publications (1)

Publication Number Publication Date
CN104576465A true CN104576465A (zh) 2015-04-29

Family

ID=53092205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310488116.XA Pending CN104576465A (zh) 2013-10-17 2013-10-17 芯片盛放装置

Country Status (1)

Country Link
CN (1) CN104576465A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5551572A (en) * 1994-09-07 1996-09-03 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
CN1272450A (zh) * 1999-04-30 2000-11-08 日本电气株式会社 半导体集成电路器件用托盘
CN1357443A (zh) * 2000-12-07 2002-07-10 住友电木株式会社 制造热塑性树脂容器的方法与模具
US20020092794A1 (en) * 2001-01-16 2002-07-18 Hong Tung Teck Container for electric device
US20050285282A1 (en) * 2004-06-28 2005-12-29 Fujitsu Limited Tray for semiconductor device and semiconductor device
CN1943010A (zh) * 2004-06-02 2007-04-04 伊利诺斯器械工程公司 用于集成电路芯片的可堆叠托盘
US20080029904A1 (en) * 2006-08-02 2008-02-07 Soon Tatt Ow Yong Double-Sided Waffle Pack
CN201049818Y (zh) * 2007-02-15 2008-04-23 桦塑科技(上海)有限公司 Ic承载盘
CN102985341A (zh) * 2010-05-06 2013-03-20 神农电气产业株式会社 半导体集成电路用托盘
CN203127445U (zh) * 2013-01-06 2013-08-14 天水华天集成电路包装材料有限公司 一种微小型无引脚集成电路元件承载口袋及承载带

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5551572A (en) * 1994-09-07 1996-09-03 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
CN1272450A (zh) * 1999-04-30 2000-11-08 日本电气株式会社 半导体集成电路器件用托盘
CN1357443A (zh) * 2000-12-07 2002-07-10 住友电木株式会社 制造热塑性树脂容器的方法与模具
US20020092794A1 (en) * 2001-01-16 2002-07-18 Hong Tung Teck Container for electric device
CN1943010A (zh) * 2004-06-02 2007-04-04 伊利诺斯器械工程公司 用于集成电路芯片的可堆叠托盘
US20050285282A1 (en) * 2004-06-28 2005-12-29 Fujitsu Limited Tray for semiconductor device and semiconductor device
US20080029904A1 (en) * 2006-08-02 2008-02-07 Soon Tatt Ow Yong Double-Sided Waffle Pack
CN201049818Y (zh) * 2007-02-15 2008-04-23 桦塑科技(上海)有限公司 Ic承载盘
CN102985341A (zh) * 2010-05-06 2013-03-20 神农电气产业株式会社 半导体集成电路用托盘
CN203127445U (zh) * 2013-01-06 2013-08-14 天水华天集成电路包装材料有限公司 一种微小型无引脚集成电路元件承载口袋及承载带

Similar Documents

Publication Publication Date Title
KR101360865B1 (ko) 3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
KR101751914B1 (ko) 전자 디바이스용 다층 열 방산 장치
TWI581397B (zh) 晶片封裝、電腦系統、和電子裝置
US10153179B2 (en) Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
KR102107147B1 (ko) 패키지 온 패키지 장치
TWI461127B (zh) 電子裝置及其製法
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
CN103779351A (zh) 三维封装结构及其制造方法
KR102137063B1 (ko) 반도체 칩 및 이를 갖는 반도체 패키지
TW201725685A (zh) 具有凸塊接合結構的半導體封裝
CN102623371A (zh) Csp芯片贴装载具及贴装方法
CN104576465A (zh) 芯片盛放装置
CN103869331A (zh) 一种卫星导航三维芯片及其制造方法
KR20190092399A (ko) 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
KR101999114B1 (ko) 반도체 패키지
CN111564436B (zh) 扇出型封装结构及封装方法
CN205609517U (zh) 一种2.5d集成封装半导体器件
CN101465341B (zh) 堆叠式芯片封装结构
CN210040197U (zh) 一种芯片封装结构
CN202905706U (zh) 三维封装结构
US20070166878A1 (en) Package structure and method for fabricating the same
CN112382575A (zh) 一种用于5g设备的半导体存储封装及其制备方法
CN205609513U (zh) 一种堆叠式封装结构
US20230207488A1 (en) Methods and apparatus for using spacer-on-spacer design for solder joint reliability improvement in semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429