CN210040197U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN210040197U CN210040197U CN201920649810.8U CN201920649810U CN210040197U CN 210040197 U CN210040197 U CN 210040197U CN 201920649810 U CN201920649810 U CN 201920649810U CN 210040197 U CN210040197 U CN 210040197U
- Authority
- CN
- China
- Prior art keywords
- chip
- supporting device
- wafer
- substrate
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 60
- 230000008093 supporting effect Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种芯片封装结构，以提高芯片的使用寿命。该芯片封装结构，包括：封装基板，设置于封装基板的晶圆芯片以及支撑器件，其中：晶圆芯片与支撑器件设置于封装基板的同侧表面，支撑器件露出封装基板的表面的高度大于或等于晶圆芯片露出封装基板的表面的高度；支撑器件为多个，多个支撑器件分布于晶圆芯片的周侧，且多个支撑器件接地设置。
Description
技术领域
本实用新型涉及通信设备技术领域，特别是涉及一种芯片封装结构。
背景技术
随着电子产品向高集成度、小体积方向发展，并且随着3D图形加速芯片的发热量逐渐增大，普通BGA(Ball Grid Array，球珊阵列)封装的散热难问题越发严重。针对这一问题，本领域技术人员对BGA封装进行改进，在BGA封装的顶部加装了一块辅助散热用的金属顶盖，从而延长了BGA封装的生命周期，这就是Wirebond封装，而采用WireBond封装技术的芯片，其信号传递是透过具有一定长度的金属线来进行，这种方法在高频的情况下，会产生所谓的阻抗效应，形成信号行进路线上的一个障碍。
针对上述问题，采用FC BGA(Flip Chip Ball Grid Array，倒装芯片球珊列)封装的器件越来越多，特别是高集成度的IC(Integrated Circuit集成电路)产品，如CPU(Central Processing Unit，中央处理器)、AI(Artificial Intelligence，人工智能)、SoC(System on Chip，片上系统)等。FC BGA可以通过多层、层间匹配提高芯片的集成度，并且可以降低芯片厚度，提升芯片的散热效果，在CPU，SOC，显卡领域应用广泛。
但这种设计方式的IC设计特点为芯片内部器件外露，芯片内核外露特别是晶圆外露之后，缺少了封装保护，容易损坏；阻容器件外露则容易发生短路。
实用新型内容
本实用新型实施例的目的是提供一种芯片封装结构，以提高芯片的使用寿命。
本实用新型实施例提供了一种芯片封装结构，包括：封装基板，设置于所述封装基板的晶圆芯片以及支撑器件，其中：
所述晶圆芯片与所述支撑器件设置于所述封装基板的同侧表面，所述支撑器件露出所述封装基板的表面的高度大于或等于所述晶圆芯片露出所述封装基板的表面的高度；
所述支撑器件为多个，多个所述支撑器件分布于所述晶圆芯片的周侧，且多个所述支撑器件接地设置。
采用本技术方案的芯片封装结构，由于晶圆芯片以及多个支撑器件设置于封装基板的同侧表面，并且多个支撑器件分布于晶圆芯片的周侧，支撑器件露出封装基板的高度大于或等于晶圆芯片露出封装基板的高度。这样，可使支撑器件对散热器等器件起到支撑作用，从而可有效的减小其对晶圆芯片外露的器件的磨损；同时，多个支撑器件接地设置，可有效的降低支撑器件工作时对周边其它器件造成的干扰。因此，与现有技术相比，采用本技术方案的芯片封装结构，可有效的提高晶圆芯片的使用寿命，以及晶圆芯片工作的稳定性。
在本实用新型实施例中，可选的，所述芯片封装结构还包括设置于所述封装基板的多个焊盘，所述支撑器件一一对应的焊接于所述焊盘。以使支撑器件与封装基板的连接较为可靠。
在本实用新型任一实施例中，可选的，所述支撑器件为至少三个，至少三个所述支撑器件首尾相连围成一限定区间，所述晶圆芯片设置于所述限定区间内。这样可提高支撑器件对于散热器等外接器件的支撑作用，有效的避免散热器在安装或者拆卸时向一侧倾斜而造成对晶圆芯片的挤压碰撞。
在本实用新型实施例中，可选的，所述芯片封装结构还包括设置于所述封装基板的电容元器件，所述电容元器件与所述支撑器件设置于所述封装基板的同侧表面，所述电容元器件设置于所述限定区间内。
在本实用新型任一实施例中，可选的，所述支撑器件露出所述封装基板的表面的高度大于或等于所述电容元器件露出所述封装基板的表面的高度。以避免电容元器件的损坏。
在本实用新型实施例中，可选的，所述芯片封装结构还包括为所述晶圆芯片散热的散热器，所述散热器支撑于多个所述支撑器件。以实现晶圆芯片的散热。
在本实用新型任一实施例中，可选的，所述散热器靠近所述晶圆芯片的一侧设置有导热片。这样可以使晶圆芯片的散热较为均匀。
在本实用新型实施例中，可选的，所述支撑器件的材质为金属、导电塑料；或所述支撑器件为电容元器件或者电阻元器件。
在本实用新型任一实施例中，可选的，所述支撑器件呈圆柱状或者立方体状。以起到对散热器件的稳定支撑。
在本实用新型实施例中，可选的，所述芯片封装结构还包括设置于所述封装基板背离所述晶圆芯片一侧表面的焊球，所述焊球接地设置，所述支撑器件与所述焊球连接。以实现支撑器件的接地设置。
附图说明
图1为本实用新型一实施例的芯片封装结构的结构示意图；
图2为本实用新型另一实施例的芯片封装结构的结构示意图；
图3为本实用新型另一实施例的芯片封装结构的结构示意图；
图4为图3中A-A剖视图；
图5为本实用新型另一实施例的芯片封装结构的结构示意图；
图6为本实用新型实施例的芯片封装结构的立体结构示意图；
图7为本实用新型实施例的芯片封装结构的侧视图。
附图标记：
1-封装基板；
2-晶圆芯片；
3-支撑器件；
4-电容元器件；
5-限定区间；
6-焊球。
具体实施方式
为了提高芯片的使用寿命，本实用新型实施例提供了一种芯片封装结构。为使本实用新型的目的、技术方案和优点更加清楚，以下列举实施例对本实用新型作进一步详细说明。
首先对本技术方案中涉及的名词进行解释：“晶圆”是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆，而“晶圆芯片”是指包含有晶圆的硅半导体集成电路；“封装基板”是指半导体芯片封装的载体，可以为PCB(Printed Circuit Board，印制电路板)，或者为亚克力、玻璃等材质的基板。
如图1至图7所示，本实用新型实施例提供了一种芯片封装结构，包括：封装基板1，设置于封装基板1的晶圆芯片2以及支撑器件3，其中：
晶圆芯片2与支撑器件3设置于封装基板1的同侧表面，支撑器件3露出封装基板1的表面的高度大于或等于晶圆芯片2露出封装基板1的表面的高度；
支撑器件3为多个，多个支撑器件3分布于晶圆芯片2的周侧，且多个支撑器件3接地设置。
采用本技术方案的芯片封装结构，由于晶圆芯片2以及多个支撑器件3设置于封装基板1的同侧表面，并且多个支撑器件3分布于晶圆芯片2的周侧，支撑器件3露出封装基板1的高度大于或等于晶圆芯片2露出封装基板1的高度。这样，可以使支撑器件3对为晶圆芯片2进行散热的散热器(图中未示出)起到支撑作用，从而可有效的减小其对晶圆芯片2内核外露的器件，尤其是对晶圆的磨损。较佳的，当支撑器件3露出封装基板1的高度大于晶圆芯片2露出封装基板1的高度时，可避免对晶圆芯片2外露的阻容器件造成短路。同时，多个支撑器件3接地设置，可有效的降低支撑器件3工作时对周边其它器件造成的干扰。因此，与现有技术相比，采用本技术方案的芯片封装结构，可有效的提高晶圆芯片2的使用寿命，以及晶圆芯片2工作的稳定性。
采用本技术方案的芯片封装结构，在具体设置散热器时，可使散热器与封装基板1之间通过卡扣的形式连接，或者将散热器焊接于封装基板1，由于支撑器件3可以对散热器起到支撑的作用，因此，可避免散热器在拆装的过程中损坏晶圆芯片2。
在本技术方案一个较佳的实施例中，还可以在散热器与晶圆芯片2之间设置导热片(图中未示出)，以提高散热器对晶圆芯片2的散热效果以及散热均匀性。由于支撑器件3露出封装基板1的高度大于或等于晶圆芯片2露出封装基板1的高度，这样，只需要将导热片设置为导热硅胶即可避免散热器挤压晶圆芯片，与现有技术在散热器与晶圆芯片之间设置导热贴的方案相比，本技术方案能在实现对晶圆芯片2的散热的基础上，降低该芯片封装结构的成本。
在一个可能的实施方式中，支撑器件3的材质可以但不限于为金属、导电塑料；或支撑器件3为电容元器件或者电阻元器件。其中，当支撑器件3为电容元器件或者电阻元器件时，还可进一步降低该芯片封装结构的成本。参照图1至图3，以及图5，其中，图1至图3，以及图5均为该芯片封装结构的俯视图。在具体设置支撑器件3时，在本实用新型一个可选的实施例中，芯片封装结构还包括设置于封装基板1的多个焊盘(图中未示出)，支撑器件3一一对应的焊接于焊盘。
在本技术方案各实施例中，封装基板1可以为PCB(Printed Circuit Board，印制电路板)，或者为亚克力、玻璃等材质的基板。以封装基板为PCB为例，这样通过在封装基板1上设置焊盘，可使支撑器件3直接焊接于焊盘，以实现支撑器件3的固定。
进一步的，参照图1至图3，以及图5，支撑器件3的形状可以但不限于圆柱状、长方体、正方体等，如图5所示，支撑器件3呈圆柱状；如图1至图3，图6所示，支撑器件3为立方体。通过将支撑器件3设置为圆柱状或者立方体可以起到对散热器件的稳定支撑。
为了实现支撑器件3的接地，参照图4所示，图4为图3中的A-A剖视图，在本技术方案一个可选的实施例中，芯片封装结构还包括设置于封装基板1背离晶圆芯片2一侧表面的焊球6，焊球6接地设置，支撑器件3与焊球6连接，具体的，支撑器件3通过连接线与焊球连接。其中，晶圆芯片2通过焊球6与外接设备连接。当然，支撑器件3还可以通过其它方式接地，并且为了使支撑器件3能够有效的接地，可以使支撑器件3的两端均接地设置，以有效的避免对晶圆芯片2外露的阻容器件造成短路，从而进一步延长晶圆芯片2的使用寿命。
本技术方案的芯片封装结构可通过如下的步骤形成：首先，将晶圆芯片2通过贴片材料贴至封装基板1的对应位置，其中，贴片材料可以但不限于为粘结胶、粘接层或者导电胶水等，具体贴片工艺可以包括对准、压合等工艺过程；然后，对经上述步骤形成的封装结构进行塑封保护，塑封后，塑封层包覆晶圆芯片2，并填充封装基板1与晶圆芯片2之间的缝隙；最后，在封装基板背离晶圆芯片2的一侧表面形成外接焊球6，具体形成外接焊球6的方式可以为电镀或者植球等工艺。在上述过程中，也可以使晶圆芯片2焊接于封装基板2的对应位置，其具体形成步骤不再赘述。
本技术方案的芯片封装结构基于FC BGA封装技术，其有效的解决了电磁兼容(EMC)与电磁干扰(EMI)问题。一般而言，采用WireBond封装技术的芯片，其信号传递是透过具有一定长度的金属线来进行，这种方法在高频运行的情况下，会产生所谓的阻抗效应，进而形成信号行进路线上的一个障碍；但采用FC BGA封装技术通过在封装基板背离晶圆芯片的一侧表面形成外接焊球，从而用焊球代替原先采用的针脚来连接处理器，这种封装共虽设置的焊球数量较多，但焊球的直径较小，可以为0.78毫米，甚至更小，这样能提供最短的对外连接距离。采用这一封装不仅可以提供优异的电性效能，同时可以减少组件互连间的损耗及电感，降低电磁干扰，并承受较高的频率，使突破超频极限变成了可能。
其次，当显示芯片的设计人员在相同的硅晶区域中嵌入越来越密集的电路时，输入输出端子与针脚的数量就会迅速增加，而FC BGA封装技术的另一项优势是可提高I/O的密度。一般而言，采用WireBond技术的I/O引线都是排列在芯片的四周，但采用FC BGA封装技术以后，I/O引线可以以阵列的方式排列在芯片的表面，提供更高密度的I/O布局，产生最佳的使用效率，也因为这项优势，倒装技术相较于传统封装形式面积缩小30％至60％。
最后，在新一代的高速、高整合度的显示芯片中，散热问题将是一大挑战。基于FCBGA独特的倒装封装形式，芯片的背面可接触到空气，能直接散热。同时基板亦可透过金属层来提高散热效率，或在芯片背部加装金属散热片，更进一步强化芯片散热的能力，大幅提高芯片在高速运行时的稳定性。
由于FC BGA封装技术具有上述种种优点，目前几乎所有图形加速卡芯片都是用了FC-BGA封装方式。基于此，本技术方案的芯片封装结构将具有较为广阔的发展前景以及应用前景。
参照图1至图3，以及图5，在本实用新型任一实施例中，可选的，支撑器件3为至少三个，至少三个支撑器件3首尾相连围成一限定区间5，晶圆芯片2设置于限定区间5内。
在本技术方案各实施例中不对支撑器件3的具体数量加以限定。参照图1、图2和图5，支撑器件3为四个；参照图3，支撑器3件为三个。通过将支撑器件3设置为至少三个，且将晶圆芯片2设置于至少三个支撑器件3所围成的限定区间5内，可在将散热器等外部器件设置于支撑器件3时，提高支撑器件3对于散热器等外接器件的支撑作用，有效的避免散热器在安装或者拆卸时向一侧倾斜而造成对晶圆芯片2的挤压碰撞，从而进一步降低晶圆芯片2的损坏率，延长晶圆芯片2的使用寿命。
如图2和图5所示，在本实用新型实施例中，可选的，芯片封装结构还包括设置于封装基板1的电容元器件4，电容元器件4与支撑器件3设置于封装基板1的同侧表面，电容元器件4设置于限定区间5内。
通过在该芯片封装结构的封装基板上设置电容元器件4，这样可实现对电源的滤波，从而实现电源的完整性。
进一步的，在本实用新型任一实施例中，可选的，支撑器件3露出封装基板1的表面的高度大于或等于电容元器件4露出封装基板1的表面的高度。
通过将支撑器件3露出封装基板1的表面的高度大于或等于电容元器件4露出封装基板1的表面的高度，优选的，支撑器件3的高度大于或等于封装基板1上最高的电容元器件4(即露出封装基板1的长度最长的电容元器件4)的高度，这样可有效避免晶圆芯片2以及电容元器件4的损坏。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：封装基板，设置于所述封装基板的晶圆芯片以及支撑器件，其中：
所述晶圆芯片与所述支撑器件设置于所述封装基板的同侧表面，所述支撑器件露出所述封装基板的表面的高度大于或等于所述晶圆芯片露出所述封装基板的表面的高度；
所述支撑器件为多个，多个所述支撑器件分布于所述晶圆芯片的周侧，且多个所述支撑器件接地设置。
2.如权利要求1所述的芯片封装结构，其特征在于，还包括设置于所述封装基板的多个焊盘，所述支撑器件一一对应的焊接于所述焊盘。
3.如权利要求1所述的芯片封装结构，其特征在于，所述支撑器件为至少三个，至少三个所述支撑器件首尾相连围成一限定区间，所述晶圆芯片设置于所述限定区间内。
4.如权利要求3所述的芯片封装结构，其特征在于，还包括设置于所述封装基板的电容元器件，所述电容元器件与所述支撑器件设置于所述封装基板的同侧表面，所述电容元器件设置于所述限定区间内。
5.如权利要求4所述的芯片封装结构，其特征在于，所述支撑器件露出所述封装基板的表面的高度大于或等于所述电容元器件露出所述封装基板的表面的高度。
6.如权利要求1所述的芯片封装结构，其特征在于，还包括为所述晶圆芯片散热的散热器，所述散热器支撑于多个所述支撑器件。
7.如权利要求6所述的芯片封装结构，其特征在于，所述散热器靠近所述晶圆芯片的一侧设置有导热片。
8.如权利要求1所述的芯片封装结构，其特征在于，所述支撑器件的材质为金属、导电塑料；或所述支撑器件为电容元器件或者电阻元器件。
9.如权利要求8所述的芯片封装结构，其特征在于，所述支撑器件呈圆柱状或者立方体状。
10.如权利要求1～9任一项所述的芯片封装结构，其特征在于，还包括设置于所述封装基板背离所述晶圆芯片一侧表面的焊球，所述焊球接地设置，所述支撑器件与所述焊球连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920649810.8U CN210040197U (zh) | 2019-05-08 | 2019-05-08 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920649810.8U CN210040197U (zh) | 2019-05-08 | 2019-05-08 | 一种芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210040197U true CN210040197U (zh) | 2020-02-07 |
Family
ID=69364029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920649810.8U Active CN210040197U (zh) | 2019-05-08 | 2019-05-08 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210040197U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022061719A1 (zh) * | 2020-09-25 | 2022-03-31 | 华为技术有限公司 | 一种芯片封装结构、电子设备及芯片封装结构的制备方法 |
-
2019
- 2019-05-08 CN CN201920649810.8U patent/CN210040197U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022061719A1 (zh) * | 2020-09-25 | 2022-03-31 | 华为技术有限公司 | 一种芯片封装结构、电子设备及芯片封装结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098080B2 (en) | Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core | |
| CN105655310B (zh) | 封装结构、电子设备及封装方法 | |
| TW409377B (en) | Small scale ball grid array package | |
| TW510034B (en) | Ball grid array semiconductor package | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US7061079B2 (en) | Chip package structure and manufacturing method thereof | |
| CN104584212B (zh) | 包括封装衬底中的管芯的堆叠管芯封装 | |
| KR20150049622A (ko) | 패키지 온 패키지 장치 | |
| CN104701287A (zh) | 具有热点热管理部件的3dic封装 | |
| CN106057788A (zh) | 具有中介层的半导体封装及其制造方法 | |
| US9554453B2 (en) | Printed circuit board structure with heat dissipation function | |
| JP2002184933A (ja) | 半導体装置 | |
| KR20140130920A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
| CN103430301A (zh) | 热增强堆叠式封装和方法 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| CN109300866B (zh) | 一种降低电磁干扰的装置 | |
| CN210040197U (zh) | 一种芯片封装结构 | |
| TW391043B (en) | Vertical semiconductor device package having printed circuit board and heat spreader, and module having the packages | |
| US8232139B1 (en) | Integrated structures of high performance active devices and passive devices | |
| JP2812014B2 (ja) | 半導体装置 | |
| EP4365937A1 (en) | Quantum device and preparation method therefor, and electronic device | |
| JP2006324646A (ja) | モジュール基板 | |
| CN211150559U (zh) | 多芯片封装模组 | |
| US12046545B2 (en) | Hybrid reconstituted substrate for electronic packaging | |
| CN117597774A (zh) | 集成顶侧电力输送热技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 266555 Qingdao economic and Technological Development Zone, Shandong, Hong Kong Road, No. 218 Patentee after: Hisense Visual Technology Co., Ltd. Address before: 266555 Qingdao economic and Technological Development Zone, Shandong, Hong Kong Road, No. 218 Patentee before: QINGDAO HISENSE ELECTRONICS Co.,Ltd. |