CN103430301A - 热增强堆叠式封装和方法 - Google Patents

热增强堆叠式封装和方法 Download PDF

Info

Publication number
CN103430301A
CN103430301A CN2012800131149A CN201280013114A CN103430301A CN 103430301 A CN103430301 A CN 103430301A CN 2012800131149 A CN2012800131149 A CN 2012800131149A CN 201280013114 A CN201280013114 A CN 201280013114A CN 103430301 A CN103430301 A CN 103430301A
Authority
CN
China
Prior art keywords
radiator
encapsulation
chip
stacked
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800131149A
Other languages
English (en)
Inventor
安瓦尔·A·穆罕默德
刘伟锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN103430301A publication Critical patent/CN103430301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种堆叠式封装（PoP）装置。该装置包括带第一芯片的第一封装，其中该芯片安装在第一基板上；堆叠在第一封装上的散热器，其中该散热器与第一芯片保持热接触；以及堆叠在散热器上的第二封装。在一项实施例中，散热器用碳纤维形成，从而提供良好的横向导热性。在一项实施例中，散热器的末端突出越过第一封装和第二封装的外围。

Description

热增强堆叠式封装和方法
相关申请案的交叉参考
本发明要求2011年5月26日递交的发明名称为“热增强堆叠式封装（Thermally Enhanced Stacked Package）”的第61/490,513号美国临时申请案以及2012年4月13日递交的发明名称为“热增强堆叠式封装和方法（Thermally Enhanced Stacked Package and Method）”的第13/446,874号美国专利申请案的在先申请优先权，这些在先申请的内容以引入的方式并入本文本中，如全文再现一般。
技术领域
本发明涉及电子部件和方法，且在特定实施例中涉及热增强堆叠式封装，例如，使用高传导性（x及y平面）的横向散热器作为鳍片。
背景技术
堆叠式封装（PoP）是一种集成电路封装技术，用于在垂直方向上对离散的逻辑和存储的球栅阵列（BGA）封装进行联合。将两个或两个以上封装安装在彼此顶部，即堆叠，并且用标准接口在它们之间路由信号。这样形成较高的密度-例如在移动电话/PDA市场中。
封装内系统或系统级封装（SiP），也称为芯片堆叠多芯片模块，包括封闭在单个封装或模块内的若干集成电路。在一些实例中，SiP中的电子设备执行电子系统中所有或大部分的功能，并且通常用于移动电话、数码音乐播放器等内。含有集成电路的集成电路晶粒，可垂直地堆叠在基板上并且可使用接合线而堆叠至封装。通过接合至封装的细线将它们在内部连接起来。或者，在倒装芯片技术中，使用焊料凸点来将堆叠芯片连接在一起。
不同于将晶粒彼此并排且水平地放置的密度稍低的多芯片模块，SiP的晶粒垂直地堆叠。不同于用贯穿晶粒的导体来连接堆叠的硅片的密度稍高的三维（3D）集成电路，SiP用标准的片外焊线或用焊料凸点来连接晶粒。
示例性SiP可包含与无源部件（例如，电阻器和电容器）联合的若干芯片（例如，专用处理器、DRAM、闪速存储器等），它们全部安装在同一基板上。这意味着可在多芯片封装中建立完整的功能单元，因此要使其工作所需的外部部件较少。这在空间有限的环境例如MP3播放器和移动电话中尤为可贵，因为它降低了印刷电路板和总体设计的复杂性。尽管有这些益处，但这项技术仍会遇到收率问题，这是因为封装中有缺陷的芯片可产生无用的封装集成电路，即使该封装内的所有其他模块都是有用的。
由于对减小封装尺寸并且增加速度、功率和功能性的工业需求源源不断，所以微电子封装逐渐倾向于3D封装。就此而言，热管理变成一项特殊的挑战。单个部件的散热可使集成模块的温度的加速上升，尤其是在大功率部件（例如，逻辑电路）集成到模块中时。此外，一些部件（例如，存储器）对热环境相对较敏感。
本发明的各方面提供一种3D封装方法，其可大大降低费用并且其热管理可大大改善。
发明内容
在一项实施例中，堆叠式封装（PoP）装置包括第一封装、散热器和第二封装。第一封装具有安装在第一基板上的第一芯片。散热器堆叠在第一封装上，并且与第一芯片保持热接触。第二封装堆叠在散热器上。
在一项实施例中，堆叠式封装（PoP）装置包括第一封装、散热器和第二封装。第一封装具有安装在第一基板上的第一芯片。第一散热器堆叠在第一封装上，并且与第一芯片保持热接触。第二封装堆叠在第一散热器上，并且包括安装在第二基板上的第二芯片。
在一项实施例中，一种构建堆叠式封装（PoP）装置的方法包括：将散热器堆叠在第一封装上，该散热器与安装在第一封装上的第一芯片保持热接触；以及将第二封装堆叠在散热器上。
附图说明
为了更完整地理解本发明及其优点，现在参考下文结合附图进行的描述，其中：
图1为包括散热器的实施例堆叠式封装（PoP）装置的俯视平面图；
图2为大体沿着线2-2截得的图1所示的PoP装置的截面；
图3为大体沿着线3-3截得的图1所示的PoP装置的截面；
图4为包括热绝缘膜的实施例PoP装置；
图5为具有安置于散热器相对侧上的芯片的实施例PoP装置；
图6a至图6i共同图示并入散热器的实施例PoP装置的形成流程的一项实施例；以及
图7所示为图1所示的PoP装置的形成方法。
具体实施方式
下文将详细论述对本发明实施例的实施和使用。但应了解，本发明提供的许多适用发明概念可实施在多种具体环境中。所论述的具体实施例仅为说明性的，而不限制本发明的范围。
本发明将关于堆叠式封装进行描述，即堆叠式封装（PoP）装置、封装嵌入（package-in-package）（PiP）装置和系统级封装（SiP）装置。然而，本发明的概念一般还可应用于其他半导体装置或工艺中。
共同参考图1至图3，其图示了PoP装置10的实施例。PoP装置10提供一种带有限尺寸和高横向导热性的具有热效率的三维（3D）封装，这将在下文中更全面地说明。本文所使用的横向是指x-方向12（或平面）以及y方向14（或平面）。如图1至图3所示，PoP装置10大体包括第一封装16、第一散热器18和第二封装20。
第一封装16包括安装在第一印刷电路板（PCB）基板24上的第一芯片22（又称晶粒）。第一芯片22可为，例如，逻辑芯片或存储器芯片。第一PCB基板24可包括各种迹线、接触垫、过孔以及其他电路或特征，为便于图示，这些未在图1至图3中示出。此外，尽管图1至图3所示的第一PCB基板24为单层，但是第一PCB基板24也可由多层形成。第一PCB基板24可用典型或常规印刷电路板制造工艺或技术来形成。
第一散热器18大体堆叠在第一封装16的第一PCB基板24上。在此配置中，第一散热器18与第一芯片22保持热接触。在一项实施例中，导热垫26（又称热界面材料）安置在第一散热器18与第一封装16的第一芯片22之间。在一项实施例中，导热垫26由，例如，相变材料、导热胶、润滑脂等形成。在一项实施例中，第一散热器18包括中心部分，该中心部分向下降落或延伸进入空腔以直接接触第一芯片22。在此情况下，也可使用导热垫26，或在替代方案中，可省略导热垫。
在一项实施例中，第一散热器18可用碳纤维28形成。碳纤维28可用粘合剂或其他合适材料固定在一起。在一项实施例中，第一散热器18可用其他导热金属或导热材料例如铜、铝或金刚石等形成。
在一项实施例中，第一散热器18具有填充铜的过孔30（图2）以，例如，提高垂直导热性。本文所使用的垂直是指z-方向32（或平面）。在一项实施例中，第一散热器18镀有金属34（例如，铜）以，例如，阻止碳纤维降落。
在第一散热器18可用碳纤维28形成且镀有铜的实施例中，第一散热器18的密度大约为1.85克每立方厘米（gm/cm3）。在一项实施例中，对于阳极电镀铝，其密度大约为2.7gm/cm3；对于电镀铜，其密度大约为8.92gm/cm3，这也可适用。因此，在一些实施例中，采用由碳纤维28形成的第一散热器18的PoP装置10，可尤其适用于对重量敏感的应用中（例如，军事装置和航天装置）。
第一散热器18还具有横向方向（x方向和y方向）上的导热率，其值在大约600瓦特每米每开尔文（W/（m-K））与大约1，500W/（m-K）之间。在一项实施例中，对于阳极电镀铝，其导热率约为220W/（m-K）；对于电镀铜，其导热率约为394W/（m-K），这也可适用。因此，第一散热器18能够非常有效地将第一芯片22所产生的热量横向驱散开。
此外，第一散热器18具有热膨胀系数，其值约为百万分之5每摄氏度（ppm/℃）。在一项实施例中，对于阳极电镀铝，其热膨胀系数约为27ppm/℃；对于电镀铜，其热膨胀系数约为17ppm/℃，这也可适用。另一个益处是使用碳纤维28来制作第一散热器18的成本与使用，例如，阳极电镀铝形成散热器的成本近似一样。
所属领域的技术人员将了解，无论碳纤维28是否已被增强以增大表面积，可基于，例如，对第一散热器18中碳纤维28、第一散热器18中碳纤维28的百分比的调整等等来对第一散热器18的性质和/或特性进行进一步的改进或修改。
如图1至图2所示，在一项实施例中，第一散热器18的末端36延伸越过第一封装16、第二封装20或二者的外围38。在此配置中，通过提供更多用于散热的表面积，第一散热器18能够像，例如，散热片的鳍片一样发挥功能。在一项实施例中，第一散热器18的两侧40也可延伸越过第一封装16、第二封装20或二者的外围38。
如图1至图3所示，在一项实施例中，第二封装20直接堆叠在第一散热器18上。第二封装20包括安装在第二印刷电路板（PCB）基板44上的第二芯片42（亦称晶粒）。第二芯片42可为，例如，逻辑芯片或存储器芯片。第二PCB基板44可包括各种迹线、接触垫、过孔以及其他电路或特征，为便于图示，这些未在图1至图3中绘出。此外，尽管图1至图3所示的第二PCB基板44为单层，但是第二PCB基板44也可由多层形成。第二PCB基板44可用典型或常规印刷电路板制造工艺或技术来形成。
仍然参考图1至图3，在一项实施例中，PoP装置10包括第二散热器46、第三封装48和第三散热器50。如图所示，第二散热器46、第三封装48和第三散热器50可，例如，以交替形式，彼此堆叠。其他实施例中也可采用其他的堆叠形式。
第二封装20和第三封装48与第一封装16可为相同的或大体相同的。此外，第二散热器46和第三散热器50与第一散热器18可为相同的或大体相同的。或者，第二封装20和第三封装48可不同于第一封装16，并且第二散热器46和第三散热器50可不同于第一散热器18。
尽管图2至图3所示的PoP装置10包括总共三个封装以及总共三个散热器，但是更多的封装、更多的散热器可并入PoP装置10中，这取决于，例如，PoP装置10的性能要求、所需散热量等等。
现在参考图4，在一项实施例中，PoP装置10的第一芯片22为大功率部件。为适应由大功率部件引起的热量的增加，热绝缘膜52（即，额外的热绝缘器）可并入PoP装置10中。在一项实施例中，热绝缘膜52安置在大功率部件正上方的第一散热器18与第二PCB基板44之间。热绝缘膜52可嵌入第一散热器18、第二PCB基板44中，或同时嵌入二者中。在一项实施例中，热绝缘膜52是双轴取向聚对苯二甲酸乙二醇酯（BoPET）膜（市售商品名为
Figure BDA0000381440170000061
（Mylar））。或者，可使用其他材料。在一项实施例中，第一散热器18、第二PCB基板44或二者中均无位于大功率部件正上方的任何结构（例如，填充铜的过孔30或热过孔）从而可阻止或防止z-方向32上的热传导。在一项实施例中，除了用作热绝缘膜52之外，或者代替该热绝缘膜，第二PCB基板44也可用作绝缘器。在这些实施例中，热过孔可在第二PCB基板44中省略。
现在参考图5，在一项实施例中，PoP装置10的第一散热器18和第二散热器46分别与第一倒置芯片54和第二倒置芯片56保持热接触。换言之，第一散热器18与第一芯片22和第一倒置芯片54相接合，并且驱散由它们产生的热量，所述第一芯片和第一倒置芯片位于第一散热器18的相对侧。同样地，第二散热器46与第二芯片42和第二倒置芯片56相接合，并且驱散由它们产生的热量，所述第二芯片和第二倒置芯片位于第二散热器46的相对侧。如图所示，在芯片与散热器之间可插入一个导热垫26。在其他实施例中，PoP装置10中的散热器可与多个芯片保持热接触。出于说明的目的，图5中提供虚线箭头，该箭头绘出了通过一个散热器18的横向散热。
图6a至图6i共同图示了实施例PoP装置10的形成流程的一项实施例，该PoP装置并入有散热器（例如，第一散热器18、第二散热器46和第三散热器50）。在图6a中，第一PCB基板24、第二PCB基板44和第三PCB基板58分别表示PoP装置10的底层、第二层和第三层或顶层，它们可用典型或常规PCB制造工艺来制造。在该制造工艺中，各种不同配置中，第一PCB基板24、第二PCB基板44和第三PCB基板58可具有各个接触垫60、过孔62和铜迹线64。如图6b所示，楔形掏槽66可在单独的基板（例如，第一PCB基板24、第二PCB基板44和第三PCB基板58）之间形成以促进稍后的单独基板的分离。
如图6c至图6d所示，空腔68形成于第一PCB基板24、第二PCB基板44和第三PCB基板58中每一个中以暴露接触垫60。在一项实施例中，空腔68可用蚀刻技术形成。在其他实施例中，空腔68可通过将侧部分堆叠至平基板层上而形成。在空腔68形成后，如图6e所示，露出的接触垫60镀有镀层材料70像，例如，化学镀镍浸银（ENIS）、化学镀镍浸金（ENIG）、化学镀镍化学镀钯（ENEP）、化学镀镍化学镀钯浸金（ENEPIG）、浸锡（IT）、有机保焊膜（OSP）或其他另一种镀层。
接着，图6f图示出翻转的第一PCB基板24、第二PCB基板44和第三PCB基板58。此后，在一些接触垫60上印刷焊膏，并且在接触垫60上放置焊球72。随后，第一PCB基板24、第二PCB基板44和第三PCB基板58经历回流温度曲线。接着，如图6g所示，采用模板工艺来在接触垫60上印刷焊膏并且将第一芯片22、第二芯片42和第三芯片74插入空腔68中。随后，第一PCB基板24、第二PCB基板44和第三PCB基板58再次经历回流温度曲线。由于第一芯片22、第二芯片42和第三芯片74固定在适当位置，所以单独的芯片可彼此分离，因此，它们可合适地堆叠。
如图6h所示，将焊膏76印刷于接触垫60上并且将粘合剂78涂覆于最上面的PCB基板，在图6中所示的该基板为第三PCB基板58。此后，导热垫26或其他界面材料安置在第一芯片22、第二芯片42和第三芯片74的各个顶部上。接着，第一散热器18、第二散热器46和第三散热器50经放置与导热垫26（例如，热界面材料）和/或第一芯片22、第二芯片42和第三芯片74保持热接触。如图所示，第三散热器50，在图6h所示的y-方向上大大宽于第一散热器18和第二散热器46，也接合粘合剂78。
随着第一PCB基板24、第二PCB基板44和第三PCB基板58如图6h至图6i大体所示而堆叠，第一封装16、第二封装20和第三封装48（它们包括第一PCB基板24、第二PCB基板44和第三PCB基板58）经历回流温度曲线从而将基板紧固在一起并且形成如图6i所示的PoP装置10。如图6i所示的PoP装置10可经受各种检查和测试以确保所需操作性和性能。
在图7所示流程图中示出了形成PoP装置10的方法80的一项实施例。在方框82中，第一散热器18堆叠在第一封装16上，因此第一散热器18与安装在第一封装16上的第一芯片22保持热接触。在方框84中，第二封装20堆叠在第一散热器18上。
并入有一个或多个散热器的PoP装置10，由于它具有较低密度、高导热性和较低成本，所以在移动装置、笔记本电脑及平板电脑、200G及400G路由器、功率放大器、基础设备、功率模块、绝缘栅双极性晶体管等等中是非常理想的。实际上，与已知封装装置相比，PoP装置10在大大降低成本的同时还大大改善了热管理。
本发明的实施例允许使用靠近各电源芯片的多个散热器以增强热传递。并且，在散热器布置的方式中，它们各自单独地用作侧鳍以充分利用大部分路由产品中存在的对流。本发明的实施例可允许较小尺寸热封装的组装，这些在现有散热片技术中是难以构建的。这些产品可受益于节省空间和改善热管理的优势。例如，大大改善的热管理可用大大降低的成本实现。
虽然已参考说明性实施例描述了本发明，但此描述并不旨在限制本发明。所属领域的技术人员在参考该描述后，将会明白说明性实施例的各种修改和组合，以及其他实施例。因此，希望所附权利要求书涵盖任何此类修改或实施例。

Claims (23)

1.一种堆叠式封装（PoP）装置，其包括：
包括第一芯片的第一封装，所述第一芯片安装在第一基板上；
堆叠在所述第一封装上的散热器，所述散热器与所述第一芯片保持热接触；以及
堆叠在所述散热器上的第二封装。
2.根据权利要求1所述的装置，其中所述散热器包括碳纤维。
3.根据权利要求1所述的装置，其中所述散热器由铜、铝和金刚石中至少一种形成。
4.根据权利要求1所述的装置，其中所述散热器的末端延伸越过所述第一封装的外围。
5.根据权利要求1所述的装置，其中所述散热器的末端延伸越过所述第一封装和所述第二封装的外围。
6.根据权利要求1所述的装置，其中导热垫安置在所述散热器与所述第一封装的所述第一芯片之间。
7.根据权利要求1所述的装置，其中所述散热器包括镀金属的过孔。
8.根据权利要求1所述的装置，其中所述散热器是镀铜的。
9.根据权利要求1所述的装置，其中热绝缘膜安置在所述散热器与所述第二封装的第二印刷电路板之间。
10.根据权利要求1所述的装置，其中所述第二封装包括第二芯片，所述散热器与所述第二芯片保持热接触。
11.根据权利要求1所述的装置，其中所述散热器水平面上的导热率在大约每米每开尔文六百瓦特（600W/（m-K））与大约每米每开尔文一千五百瓦特（1500W/（m-K））之间；并且垂直面上的导热率低于大约每米每开尔文二百瓦特（200W/（m-K））。
12.根据权利要求1所述的装置，其中所述第一芯片安置在形成于所述第一基板中的空腔中。
13.根据权利要求1所述的装置，其中所述散热器经布置可用作侧鳍以驱散热量。
14.一种堆叠式封装（PoP）装置，其包括：
包括第一芯片的第一封装，所述第一芯片安装在第一基板上；
堆叠在所述第一封装上的第一散热器，所述第一散热器与所述第一芯片保持热接触；以及
堆叠在所述第一散热器上的第二封装，所述第二封装包括第二芯片，所述第二芯片安装在第二基板上。
15.根据权利要求14所述的装置，其中所述第二芯片与所述第一散热器保持热接触。
16.根据权利要求14所述的装置，其中所述第二芯片与堆叠在所述第二封装上的第二散热器保持热接触。
17.根据权利要求14所述的装置，其中热绝缘膜安置在所述第一散热器与所述第二封装的所述第二印刷电路板之间。
18.一种构建堆叠式封装（PoP）装置的方法，其包括：将散热器堆叠在第一封装上，所述散热器与安装在所述第一封装上的第一芯片保持热接触；以及将第二封装堆叠在所述散热器上。
19.根据权利要求18所述的方法，进一步包括用碳纤维来形成所述散热器。
20.根据权利要求18所述的方法，进一步包括对所述散热器进行定向，因此所述散热器的末端延伸越过所述第一封装和所述第二封装的外围。
21.根据权利要求18所述的方法，进一步包括将导热垫插入所述散热器与所述第一封装的所述第一芯片之间。
22.根据权利要求18所述的方法，进一步包括形成穿过所述散热器的镀金属的过孔。
23.根据权利要求18所述的方法，进一步包括对所述散热器镀铜。
CN2012800131149A 2011-05-26 2012-05-12 热增强堆叠式封装和方法 Pending CN103430301A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161490513P 2011-05-26 2011-05-26
US61/490,513 2011-05-26
US13/446,874 US20120299173A1 (en) 2011-05-26 2012-04-13 Thermally Enhanced Stacked Package and Method
US13/446,874 2012-04-13
PCT/CN2012/075417 WO2012159533A1 (en) 2011-05-26 2012-05-12 Thermally enhanced stacked package and method

Publications (1)

Publication Number Publication Date
CN103430301A true CN103430301A (zh) 2013-12-04

Family

ID=47216611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800131149A Pending CN103430301A (zh) 2011-05-26 2012-05-12 热增强堆叠式封装和方法

Country Status (3)

Country Link
US (1) US20120299173A1 (zh)
CN (1) CN103430301A (zh)
WO (1) WO2012159533A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956346A (zh) * 2014-03-24 2014-07-30 中山新诺科技股份有限公司 一种制作3d封装芯片的散热方法
CN105772120A (zh) * 2016-03-07 2016-07-20 北京同方生物芯片技术有限公司 一种聚合物生物芯片的批量键合封装方法及定位装置
CN109825822A (zh) * 2019-02-26 2019-05-31 深圳市瑞世兴科技有限公司 一种金刚石/铜半导体封装材料表面加工方法
CN110086723A (zh) * 2019-04-25 2019-08-02 新华三技术有限公司 一种路由器
TWI720094B (zh) * 2016-01-15 2021-03-01 台灣積體電路製造股份有限公司 整合式扇出型堆疊式封裝及其形成方法
CN114585212A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 散热装置和电子设备
WO2024036765A1 (zh) * 2022-08-19 2024-02-22 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9899294B2 (en) 2013-08-12 2018-02-20 Samsung Electronics Co., Ltd. Thermal interface material layer and package-on-package device including the same
FR3011067B1 (fr) * 2013-09-23 2016-06-24 Commissariat Energie Atomique Appareil comportant un composant fonctionnel susceptible d'etre en surcharge thermique lors de son fonctionnement et un systeme de refroidissement du composant
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US9780079B2 (en) * 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US10090173B2 (en) 2015-06-05 2018-10-02 International Business Machines Corporation Method of fabricating a chip module with stiffening frame and directional heat spreader
US9673175B1 (en) 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
US9781863B1 (en) 2015-09-04 2017-10-03 Microsemi Solutions (U.S.), Inc. Electronic module with cooling system for package-on-package devices
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
JP6726309B2 (ja) * 2017-01-05 2020-07-22 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 高信頼性電子パッケージ構造、回路基板及びデバイス
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US11011447B2 (en) 2018-08-14 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method for forming the same
US10566313B1 (en) 2018-08-21 2020-02-18 International Business Machines Corporation Integrated circuit chip carrier with in-plane thermal conductance layer
CN110707056B (zh) * 2019-09-27 2021-06-15 南京矽力微电子技术有限公司 封装组件及其制造方法、以及降压型变换器的封装组件
WO2021159306A1 (zh) * 2020-02-12 2021-08-19 华为技术有限公司 封装结构及其制备方法和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
CN1551339A (zh) * 2003-04-14 2004-12-01 整体技术公司 附加了导热性能的树脂基材料制造的热处置器件或散热片
US20050199993A1 (en) * 2004-03-10 2005-09-15 Jong-Joo Lee Semiconductor package having heat spreader and package stack using the same
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
US20070176277A1 (en) * 2006-01-12 2007-08-02 Infineon Technologies Ag Semiconductor module having a semiconductor chip stack and method
US7433187B2 (en) * 2003-03-28 2008-10-07 Ngk Insulators, Ltd. Heat spreader module
US20100187682A1 (en) * 2006-09-21 2010-07-29 Damaruganath Pinjala Electronic package and method of assembling the same
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
JP2002069392A (ja) * 2000-08-31 2002-03-08 Polymatech Co Ltd 熱伝導性接着フィルムおよびその製造方法ならびに電子部品
CN2499978Y (zh) * 2001-10-26 2002-07-10 财团法人工业技术研究院 三维堆叠封装散热模块
DE10393851B4 (de) * 2002-12-09 2007-11-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Halbleiterelement-Wärmeableitungselement sowie Halbleitervorrichtung, in der dieses eingesetzt wird und Verfahren zu dessen Herstellung
CN2699478Y (zh) * 2004-05-26 2005-05-11 威盛电子股份有限公司 堆叠式多晶片封装结构
CN1979826A (zh) * 2005-12-01 2007-06-13 财团法人工业技术研究院 散热装置及其所使用的高导热复合材料
US20070257359A1 (en) * 2006-05-03 2007-11-08 Reis Bradley E Thermal Management Device For A Memory Module
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US7433187B2 (en) * 2003-03-28 2008-10-07 Ngk Insulators, Ltd. Heat spreader module
CN1551339A (zh) * 2003-04-14 2004-12-01 整体技术公司 附加了导热性能的树脂基材料制造的热处置器件或散热片
US20050199993A1 (en) * 2004-03-10 2005-09-15 Jong-Joo Lee Semiconductor package having heat spreader and package stack using the same
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
US20070176277A1 (en) * 2006-01-12 2007-08-02 Infineon Technologies Ag Semiconductor module having a semiconductor chip stack and method
US20100187682A1 (en) * 2006-09-21 2010-07-29 Damaruganath Pinjala Electronic package and method of assembling the same
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956346A (zh) * 2014-03-24 2014-07-30 中山新诺科技股份有限公司 一种制作3d封装芯片的散热方法
TWI720094B (zh) * 2016-01-15 2021-03-01 台灣積體電路製造股份有限公司 整合式扇出型堆疊式封裝及其形成方法
CN105772120A (zh) * 2016-03-07 2016-07-20 北京同方生物芯片技术有限公司 一种聚合物生物芯片的批量键合封装方法及定位装置
CN109825822A (zh) * 2019-02-26 2019-05-31 深圳市瑞世兴科技有限公司 一种金刚石/铜半导体封装材料表面加工方法
CN110086723A (zh) * 2019-04-25 2019-08-02 新华三技术有限公司 一种路由器
CN110086723B (zh) * 2019-04-25 2022-01-25 新华三技术有限公司 一种路由器
CN114585212A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 散热装置和电子设备
CN114585212B (zh) * 2020-11-30 2024-05-17 华为技术有限公司 散热装置和电子设备
WO2024036765A1 (zh) * 2022-08-19 2024-02-22 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Also Published As

Publication number Publication date
US20120299173A1 (en) 2012-11-29
WO2012159533A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
CN103430301A (zh) 热增强堆叠式封装和方法
US10290620B2 (en) Package with SoC and integrated memory
US7928590B2 (en) Integrated circuit package with a heat dissipation device
JP5190122B2 (ja) 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US7250675B2 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
US9196575B1 (en) Integrated circuit package with cavity in substrate
US20150221625A1 (en) Semiconductor package having a dissipating plate
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
CN101742813B (zh) 安装板和半导体模块
TW201318136A (zh) 堆疊封裝結構
KR102170197B1 (ko) 패키지 온 패키지 구조들
US11791315B2 (en) Semiconductor assemblies including thermal circuits and methods of manufacturing the same
US11664291B2 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
TW201325327A (zh) 連接嵌入晶片至印刷電路板之方法及設備
CN203774286U (zh) 一种带散热装置的pop封装
JPH1187574A (ja) 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール
CN203774293U (zh) 一种集成电路的3d封装结构
CN103050455A (zh) 堆叠封装结构
CN113764396B (zh) 基于重布线层的半导体封装结构及其封装方法
US10008474B2 (en) Dense assembly of laterally soldered, overmolded chip packages
TW202209593A (zh) 具改良熱管理之堆疊式封裝組件
TWI435667B (zh) 印刷電路板組件
TWI605555B (zh) 封裝結構及其製法
CN220753414U (zh) 一种基于石墨烯膜传热特性改善SiP芯片的散热结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204