CN2699478Y - 堆叠式多晶片封装结构 - Google Patents

堆叠式多晶片封装结构 Download PDF

Info

Publication number
CN2699478Y
CN2699478Y CN 200420051189 CN200420051189U CN2699478Y CN 2699478 Y CN2699478 Y CN 2699478Y CN 200420051189 CN200420051189 CN 200420051189 CN 200420051189 U CN200420051189 U CN 200420051189U CN 2699478 Y CN2699478 Y CN 2699478Y
Authority
CN
China
Prior art keywords
wafer
chip package
support plate
stack
polycrystalline chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200420051189
Other languages
English (en)
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 200420051189 priority Critical patent/CN2699478Y/zh
Application granted granted Critical
Publication of CN2699478Y publication Critical patent/CN2699478Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种堆叠式多晶片封装结构，其特征在于，包括：一载板、一第一晶片、一导线架和一第二晶片，所述第一晶片设于所述载板上并与所述载板电连接，所述导线架设于所述载板上，并且，导线架与载板间形成一空间，以容纳所述第一晶片，所述第二晶片与所述导线架连接，并通过所述导线架与所述载板电连接。按照本实用新型的堆叠式多晶片封装结构不仅可以大幅度地减小封装结构的厚度，同时还可以降低封装成本。此外，本实用新型的堆叠式多晶片封装结构在第一晶片的上表面设置散热片，因此，散热效率更高。

Description

堆叠式多晶片封装结构
技术领域：
本实用新型涉及一种多晶片封装结构(Multi-Chip Package)，尤其涉及一种堆叠式多晶片封装结构。
背景技术：
随着通讯网络的发展，移动电话、PDA等便携式通讯终端装置的市场需求也逐步增加。与此同时，通讯技术的进步促使移动电话提供的附加服务渐趋多元化，而产生了音乐传送、在线交友、联机游戏、收发语音邮件等多样化的服务内容。然而，伴随着服务内容多元化带来的却是大量数据传输的需求，因此，导致移动电话的系统对于存储器性能的要求日趋苛刻。
为了解决此问题，开发了不同的晶片制作技术，以提高存储器内的记忆密度及降低存储器的耗电。但是，这类方法的成本相当高，且要承担风险。相比之下，堆叠式多晶片封装技术(Stacked Multi-Chip Package，ST-MCP)可配合既有的晶片制作技术，以缩小晶片封装的体积，并能降低能耗。可以说堆叠式多晶片封装结构(Stacked Multi-Chip Package)是一种最为有效的解决方法。
请参照图1，该图为典型的堆叠式多晶片封装结构100的剖面示意图。堆叠式多晶片封装结构100包括第一载板110、第二载板120、第三载板130、第一晶片140与第二晶片150。其中，第一晶片140设于第一载板110上，并与第一载板110电连接。第二晶片150设于第二载板120上并与第二载板120电连接。第三载板130夹合于第一载板110和第二载板120之间，并具有与第一晶片140对准的开口132，以在第一晶片140上方形成散热空间A。
在第三载板130的上下表面具有多个焊球(ball)160，以分别用于将第一载板110与第二载板120电连接。因此，第二晶片150所产生的信号可顺序经由第二载板120与第三载板130传递至第一载板110，并经由第一载板110向下传递至电路板(未示出)。
然而，这类堆叠式多晶片封装结构100具有下列缺点：
1.夹合于载板110、120、130间的焊球160除了导致此堆叠式多晶片封装结构100的厚度大幅度增加外，还使封装成本提高。
2.这类封装结构100的连接点密度受限于相邻焊球160的间距P，因而无法任意增加。
3.夹合于载板110、120、130间的焊球160限制了各载板110、120、130上内连线的布局，因而造成线路设计不便。
4.在第一载板110与第二载板120之间增加具有开口132的第三载板130，虽然可以形成散热空间A以改善第一晶片140的散热效率，但同时也导致封装结构100的厚度大幅度提高，并且，额外增加的第三载板130还使封装成本上升。
因此，随着堆叠式多晶片封装需求的日渐增长，如何改变传统的堆叠式封装结构以兼顾散热性与封装尺寸的要求已成为封装技术所要解决的主要课题。
实用新型内容
本实用新型要解决的技术问题是提供一种改进的堆叠式多晶片封装结构，其可克服传统堆叠式多晶片封装结构厚度过厚的缺陷。
本实用新型要解决的另一技术问题是通过将散热片装于晶片上来提高晶片的散热效率。
本实用新型提供的堆叠式多晶片封装结构包括：一载板、一第一晶片、一导线架(lead frame)和一第二晶片。其特征在于，所述第一晶片设于所述载板上并与所述载板电连接。所述导线架设于所述载板上，并且，导线架与载板间形成一空间，以容纳所述第一晶片。所述第二晶片与所述导线架连接，并通过所述导线架与所述载板电连接。
按照本实用新型的堆叠式多晶片封装结构不仅可以大幅度减小封装结构的厚度，同时还可以降低封装成本。此外，本实用新型的堆叠式多晶片封装结构在第一晶片的上表面设置散热片，因此，散热效率更高。
附图说明
下面通过结合附图的详细描述可进一步了解本实用新型的优点和构思。附图中：
图1是典型的堆叠式多晶片封装结构的剖面示意图；
图2是本实用新型的堆叠式多晶片封装结构第一实施方式的剖面示意图；
图3是本实用新型的堆叠式多晶片封装结构第二实施方式的剖面示意图；
图4是本实用新型的堆叠式多晶片封装结构第三实施方式的剖面示意图；
图5是本实用新型的堆叠式多晶片封装结构第四实施方式的剖面示意图；
图6是本实用新型的堆叠式多晶片封装结构第五实施方式的剖面示意图；
图7是本实用新型的电子系统的一优选实施方式的示意图。
具体实施方式
请参照图2，该图为本实用新型的堆叠式多晶片封装结构200的第一实施方式的剖面示意图。堆叠式多晶片封装结构200包括：载板210、第一晶片220、导线架230、第二晶片240与封装材料层260。
其中，载板210可以是封装用的线路基板，其下表面设有多个电接点，如图中的焊球(ball)290或针脚(pin)等，用以向外与电路板(未图示)相连。第一晶片220设于载板210上，并以覆晶(Flip Chip)封装的方式，如球形网格阵列(Ball Grid Array，BGA)或面形网格阵列(Land Grid Array，LGA)方式连接至载板210。导线架230包括平面接合部231与多个手指状延伸部(lead finger)232。其中，手指状延伸部232由平面接合部231的边缘向下延伸至载板210的上表面，并且，电连接至载板210上的导线图案(未图示)。同时，手指状延伸部232亦作为一分隔结构以支撑平面接合部231，使平面接合部231与载板210间形成空间B1，以容纳第一晶片220，并且，手指状延伸部232的高度可以配合第一晶片220的需求进行调整。值得注意的是，手指状延伸部232在邻接于载板210上表面处具有水平部分2321。此水平部分2321用以增加导线架230与载板210的接触面积，以向第二晶片240提供更稳固的支撑。同时，水平部分2321朝载板210的边缘延伸，以确保在导线架230的下方有足够的空间B1以容纳第一晶片220。
第二晶片240设置于平面接合部231的上表面，并且，多根导线242连接第二晶片240上表面的接触垫(pad)(未图示)与手指状延伸部232，以使第二晶片240产生的信号能通过手指状延伸部232传递至载板210，并经由载板210向外传递。此外，为了避免第二晶片240与导线242受到外界机械力与化学作用的损害，将封装材料层(molding compound)260填充于平面接合部231的上方并包覆第二晶片240与导线242，以作为保护。
在此实施方式中，第二晶片240设于封装结构200的上缘处，通常可获得充分的散热。但是，第一晶片220却深入封装结构200的内部，因而散热效率不高。为了提高第一晶片220的散热效率，如图3所示，在本实用新型堆叠式多晶片封装结构的第二实施方式中，第一晶片220的上表面涂布导热胶层270，以将散热片(heat spreader)250直接固接于第一晶片220的上表面。值得注意的是，第一晶片220是以覆晶封装技术固接于载板210上的，也就是说，第一晶片220表面的接触垫(未图示)朝下配置。因此，散热片250的尺寸可以大于或等于第一晶片220，以提供较大的散热面积。
图4为本实用新型的堆叠式多晶片封装结构的第三实施方式的剖面示意图。相较于第一实施方式，本实施方式是利用导线连接(Wire Bonding，WB)的方式将第一晶片220连接至载板210上的。同时，在载板210的上表面增加封装材料层280，以包覆第一晶片220与其外围的连接导线222，避免第一晶片220及导线222受到外界机械力与化学作用的损害。
图5为本实用新型的堆叠式多晶片封装结构的第四实施方式的剖面示意图。在本实施方式中，导线架具有多个手指状延伸部331，它们的一端延伸并连接第二晶片240下表面的接触垫(未图示)，而另一端则向下延伸至载板210的上表面，也就是说，第二晶片240以覆晶封装的方式向下连接至导线架。此外，封装材料层260包覆第二晶片240与相邻的手指状延伸部331，以保护第二晶片240与手指状延伸部331间的连接结构，同时，亦避免第二晶片240受到外界机械力与化学作用的损害。
图6为本实用新型的堆叠式多晶片封装结构的第五实施方式的剖面示意图。相较于第四实施方式，在本实施方式中，多个手指状延伸部331与第二晶片240上表面的接触垫(未图示)连接。也就是说，第二晶片240以覆晶封装的方式向上连接至导线架330。并且，将封装材料层260填充于第二晶片240的上表面，以保护第二晶片240与手指状延伸部331间的连接结构。此外，本实施方式在第一晶片220的上表面与第二晶片240的下表面间还插入一散热片250。散热片250通过导热胶层270和290分别与第一晶片220和第二晶片440结合。散热片250的设置一方面可以提高封装结构的散热效果，同时，此散热片250还可以作为第一晶片220与第二晶片240间的分隔结构，以提高封装结构的结构强度。
请参照图7，该图为本实用新型的电子系统500的一优选实施方式的示意图。电子系统500包括总线510、存储器520、堆叠式多晶片封装结构530与电源供应器540。总线510连接存储器520、堆叠式多晶片封装结构530和电源供应器540。其中的堆叠式多晶片封装结构如图2所示，它包括一载板、一第一晶片、一承载结构和一第二晶片，并且，载板通过制作于其下表面的电接点电连接至总线510。借此，可将第一晶片或第二晶片产生的信号传递至总线510，并处理存储器520内的数据。
所述第一晶片与第二晶片可以分别是一微处理器，如中央处理晶片(CPU)与一系统晶片，而且，此两晶片的信号也可以直接在此封装结构530内进行交换，以达到系统封装(System On Package，SOP)的目的。
与传统的堆叠式多晶片封装结构比较，本实用新型具有下列优点：
1.相较于传统堆叠式多晶片封装结构100的三层载板结构，本实用新型的堆叠式多晶片封装结构200利用导线架230取代载板的功能，而具有双层结构，因此，不仅可以大幅度减小封装结构的厚度，同时，也可以降低封装成本。
2.本实用新型的堆叠式多晶片封装结构200在第一晶片220的上表面设置散热片260，因此，散热效率更高。
3.与传统堆叠式多晶片封装结构100中有相当大比例的载板面积用于制作焊球160相比，在本实用新型的堆叠式多晶片封装结构200中，第二晶片240所产生的信号通过导线架230传递至载板210，而不需制作焊球作为封装结构的内联线。因此，载板210上可保留较大的面积供线路布局之用。
4.与传统堆叠式多晶片封装结构100使用焊球160充作封装结构100内的内联线相比，本实用新型的堆叠式多晶片封装结构200使用导线架230作为内联线，因此，连接点的密度不受限于焊球间距P，而能适应未来连接点数量增加的需求。
上面已通过优选实施方式对本实用新型作了详细说明，但这些说明并非是对本实用新型范围的限制，本领域技术人员皆能理解，对本实用新型适当作出的些微改变及调整仍将落入本实用新型的构思和保护范围之内。

Claims (15)

1.一种堆叠式多晶片封装结构，其特征在于，包括：
一载板；
一第一晶片，其设于所述载板上，并电连接至该载板；
一导线架，其设于所述载板上，并与该载板间形成一空间，以容纳所述第一晶片；以及
一第二晶片，其连接至所述导线架，并通过该导线架电连接至所述载板。
2.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第一晶片以导线连接的方式设于所述载板上。
3.如权利要求2所述的堆叠式多晶片封装结构，其特征在于，还包括一包覆所述第一晶片、使之与外界隔绝的封装材料层。
4.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第一晶片以覆晶封装方式设于所述载板上。
5.如权利要求4所述的堆叠式多晶片封装结构，其特征在于，还包括一设于所述第一晶片的远离所述载板的上表面的散热片。
6.如权利要求5所述的堆叠式多晶片封装结构，其特征在于，所述散热片通过一导热胶层结合于所述第一晶片的上表面。
7.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第二晶片以覆晶封装的方式设于所述导线架上。
8.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第二晶片以导线连接的方式设于所述导线架上。
9.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第二晶片设于所述导线架的上表面。
10.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述第二晶片设于所述导线架的下表面。
11.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，还包括一包覆所述第二晶片、使之与外界隔绝的封装材料层。
12.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，还包括一位于所述第一晶片与所述第二晶片之间的散热片。
13.如权利要求1所述的堆叠式多晶片封装结构，其特征在于，所述载板是一封装用线路基板。
14.如权利要求13所述的堆叠式多晶片封装结构，其特征在于，所述载板的下表面设有多个电连接点。
15.如权利要求14所述的堆叠式多晶片封装结构，其特征在于，所述电连接点是焊球或针脚。
CN 200420051189 2004-05-26 2004-05-26 堆叠式多晶片封装结构 Expired - Lifetime CN2699478Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200420051189 CN2699478Y (zh) 2004-05-26 2004-05-26 堆叠式多晶片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200420051189 CN2699478Y (zh) 2004-05-26 2004-05-26 堆叠式多晶片封装结构

Publications (1)

Publication Number Publication Date
CN2699478Y true CN2699478Y (zh) 2005-05-11

Family

ID=34777104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200420051189 Expired - Lifetime CN2699478Y (zh) 2004-05-26 2004-05-26 堆叠式多晶片封装结构

Country Status (1)

Country Link
CN (1) CN2699478Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012159533A1 (en) * 2011-05-26 2012-11-29 Huawei Technologies Co., Ltd. Thermally enhanced stacked package and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012159533A1 (en) * 2011-05-26 2012-11-29 Huawei Technologies Co., Ltd. Thermally enhanced stacked package and method

Similar Documents

Publication Publication Date Title
JP5447904B2 (ja) マルチチップパッケージシステムおよびその製造方法
US8264091B2 (en) Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8624370B2 (en) Integrated circuit packaging system with an interposer and method of manufacture thereof
TWI478250B (zh) 具有可設置的積體電路晶粒之可設置的積體電路封裝件系統
US8035207B2 (en) Stackable integrated circuit package system with recess
US7180166B2 (en) Stacked multi-chip package
CN106409780A (zh) 电子封装件及其制法
US20130100616A1 (en) Multiple die stacking for two or more die
KR20090071381A (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
KR20090066210A (ko) 패키지가 집적된 집적회로 패키지 시스템
US7656017B2 (en) Integrated circuit package system with thermo-mechanical interlocking substrates
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
JP2012169664A (ja) 装着可能な集積回路パッケージインパッケージシステム
KR100885918B1 (ko) 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
KR20080114603A (ko) 의사 칩을 가진 반도체 소자 패키지
TWI255023B (en) Cavity down stacked multi-chip package
CN218385195U (zh) 一种扇出行芯片封装结构
CN2699478Y (zh) 堆叠式多晶片封装结构
US8766428B2 (en) Integrated circuit packaging system with flip chip and method of manufacture thereof
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
CN2785139Y (zh) 堆栈式多芯片封装结构
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140526

Granted publication date: 20050511