JP5447904B2 - マルチチップパッケージシステムおよびその製造方法 - Google Patents

マルチチップパッケージシステムおよびその製造方法 Download PDF

Info

Publication number
JP5447904B2
JP5447904B2 JP2007101956A JP2007101956A JP5447904B2 JP 5447904 B2 JP5447904 B2 JP 5447904B2 JP 2007101956 A JP2007101956 A JP 2007101956A JP 2007101956 A JP2007101956 A JP 2007101956A JP 5447904 B2 JP5447904 B2 JP 5447904B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit die
substrate
package
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007101956A
Other languages
English (en)
Other versions
JP2007288189A (ja
Inventor
チェ・サンウォン
チョン・テソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2007288189A publication Critical patent/JP2007288189A/ja
Application granted granted Critical
Publication of JP5447904B2 publication Critical patent/JP5447904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

この発明は、集積回路が積み重ねられたマルチチップパッケージシステムおよびその製造方法に関する。
高度自動機能電話（スマートフォン）、携帯情報端末（パーソナルデジタルアシスタント）および位置情報サービス装置などの現代の消費者向け電子機器、ならびにサーバおよびストレージアレイなどの企業向け電子機器において、ますます縮小化していく物理スペースにより多くの集積回路が実装されており、それに伴なって、低コスト化が期待されている。これらの要件を満たすために、数多くの技術が開発されてきた。新しいパッケージ技術に焦点を当てた研究開発計画がある一方で、既存の成熟したパッケージ技術の改良を中心とする研究開発計画もある。既存のパッケージ技術における研究開発は、無数の異なる方向性を取り得る。
コスト削減のための１つの確実な方法は、既存の製造方法および装置によるパッケージ技術を用いることである。それとは矛盾しているが、既存の製造プロセスを再利用しても、概してパッケージ寸法の縮小化という結果にはならない。既存のパッケージング技術は、今日の集積回路およびパッケージに対するより厳しい集積化の要求を、高い費用効果で満たすべく苦心している。
パッケージングの改良の要求に応えて、多数の革新的なパッケージ設計が考案され、市場に提供されてきた。マルチチップモジュールは、基板スペースの縮小に顕著な役割を果たしている。大多数のパッケージ手法では、複数の集積回路、パッケージレベル積層またはパッケージオンパッケージ（ＰＯＰ）が積み重ねられる。各々のパッケージは組立前にテストできるので、良品であると判明したダイＫＧＤおよび組立プロセス歩留りが問題となることはなく、積層の組立にはＫＧＤを使用することができる。しかしながら、集積デバイス、パッケージオンパッケージまたはその組合せの積重ねには、システムレベルの障害がある。パッケージの組立歩留り損失を低減し、かつ、組立品のテストを簡便にするために、パッケージオンパッケージ構造が用いられている。しかしながら、この構造は２つの一般的なパッケージから構成されているので、その高さが増大してしまっていた。
よって、製造コストの削減、歩留りの向上、集積回路パッケージのサイズ縮小、フレキシブルな積み重ねおよび集積構成を実現する、積み重ね可能な集積回路パッケージシステムが依然として必要である。コストの節約および効率の向上のいっそう増大する要求に鑑みて、これらの問題の解決法を見つけることが、ますます重要となっている。
これらの問題に対する解決策は長い間探し求められてきたが、これまでの成果は、いかなる解決策も教示または示唆するものではなかった。よって、これらの問題に対する解決策は、久しく当業者に発見されることはなかった。
発明の開示
この発明は、第１の面と、第２の面と、第１の開口部とを有する第１の基板を形成し、第１の開口部を介して第１の集積回路ダイを第１の基板に接続し、第１の基板に第２の集積回路ダイを接続し、第１の基板に第１の集積ダイおよび第２の集積回路ダイを内包する
ことを含む、マルチチップパッケージシステムを提供する。
この発明のある実施例は、上述の局面もしくは上述から自明な局面に加えて、またはそれらに代わって、他の局面を有する。これらの局面は、当業者であれば、添付の図面を参照して、以下の詳細な説明を読むことで、明らかになるであろう。
発明を実施するためのベストモード
以下の説明では、この発明を完全に理解できるようにするために、特定の詳細を数多く記載している。ただし、これらの特定の詳細がなくても、この発明が実施可能であることは明らかであろう。この発明が分かりにくくなるのを避けるために、いくつかの周知のシステム構成およびプロセスステップについては、詳細を開示していない。同様に、この装置の実施例を示す図面は、半ば模式化したものであって、原寸には比例しておらず、特に寸法の一部は、わかりやすく提示するために、図面の中で大幅に誇張して示している。すべての図面で用いられている同一の番号は、同一の要素に関する。
本明細書で用いる「horizontal（水平）」という語は、その向きに関わらず、従来の集積回路の表面に平行な平面として定義される。「vertical（垂直）」という語は、先程に定義されたhorizontalに直交する方向を意味する。「above（上方）」、「below（下方）」、「bottom（下面）」、「top（上面）」、「side（側）（「sidewall（側壁）におけるような」、「higher（より高い）」、「lower（より低い）」、「upper（上部）」、「over（〜上にわたり）」および「under（〜の下に）」などの語は、その水平面を基準として定義される。「on（上に）」という語は、要素間が直接接触していることを意味する。
ここで用いる「processing（プロセス）」という語は、記載の構造を形成する上で必要とされるような、材料の堆積、パターニング、露光、現像、エッチング、洗浄、成形および／またはその材料の除去を含む。
ここで図１を参照して、この発明のある実施例における第１のマルチチップパッケージシステム１００の断面図を示す。第１の集積回路ダイ１０２は、第１の不活性面１０４と、上側に回路が作製された第１の活性面１０６とを含む。第１の集積回路ダイ１０２は、基板１１０の下面などの第１の面１０８に取付けられ、そこでは、第１の活性面１０６は、接着剤１１２で基板１１０に装着される。第１の活性面１０６の中央部分にはボンディングパッド１４０がある。基板１１０は、第１の面１０８に装着される第１の集積回路ダイ１０２と、基板１１０の上面などの第２の面１１６との間の電気的接続のための開口部１１４を有する。ボンドワイヤなどの第１の相互接続部１１８は、ボンディングパッド１４０と第２の面１１６とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
第２の集積回路ダイ１２０は、第２の不活性面１２２と、上側に回路が作製された第２の活性面１２４とを含む。第２の集積回路ダイ１２０は、第２の面１１６に取付けられ、そこでは、第２の不活性面１２２は、接着剤１１２で基板１１０に装着される。ボンドワイヤなどの第２の相互接続部１２６は、第２の集積回路ダイ１２０と基板１１０の第２の面１１６とを電気的に接続する。第２の集積回路ダイ１２０の位置は、開口部１１４が第２の集積回路ダイ１２０に覆われることのないように、開口部１１４の一方側にある。さらに、第１の相互接続部１１８と第２の面１１６との接続が妨げられることはなく、第１の相互接続部１１８と第２の相互接続部１２６とが偶然に交差してしまう事態は、排除されないとしても、最小限に抑えられる。
例証の目的で、第２の集積回路ダイ１２０をボンドワイヤ装置として示しているが、フ
リップチップまたはファインピッチボールグリッドアレイ（ＦＢＧＡ）などの、種々の電気的な相互接続構造を有するその他のタイプの装置を使用してもよいと理解されたい。さらに例証の目的で、第２の不活性面１２２を基板１１０に装着させて示しているが、第２の活性面１２４を、適切な相互接続構造および装置によって基板１１０に装着させてもよいと理解されたい。
同様に、第３の集積回路ダイ１２８は、第３の不活性面１３０と、上側に回路が作製された第３の活性面１３２とを含む。第３の集積回路ダイ１２８は、第２の面１１６に取付けられ、そこでは、第３の不活性面１３０は、接着剤１１２で基板１１０に装着される。ボンドワイヤなどの第３の相互接続部１３４は、第３の集積回路ダイ１２８と基板１１０の第２の面１１６とを電気的に接続する。第３の集積回路ダイ１２８の位置は、開口部１１４が第３の集積回路ダイ１２８に覆われることのないように、開口部１１４について第２の集積回路ダイ１２０と対向する側にある。さらに、第１の相互接続部１１８と第２の面１１６との接続が妨げられることはなく、第１の相互接続部１１８と第３の相互接続部１３４とが偶然に交差してしまう事態は、排除されないとしても、最小限に抑えられる。
例証の目的で、第３の集積回路ダイ１２８をボンドワイヤ装置として示しているが、フリップチップまたはファインピッチボールグリッドアレイ（ＦＢＧＡ）などの、種々の電気的な相互接続構造を有するその他のタイプの装置を使用してもよいと理解されたい。さらに例証の目的で、第３の不活性面１３０を基板１１０に装着させて示しているが、第３の活性面１３２を、適切な相互接続構造および装置によって基板１１０に装着させてもよいと理解されたい。
上述したように、基板１１０は、第１の面１０８と第２の面１１６とを有する。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１の面１０８および第２の面１１６は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面１０８および第２の面１１６からの導電性トレースを適切な場所で接続してもよい。基板１１０は、導電性トレースを第１の面１０８および第２の面１１６から電気的に分離する絶縁層（図示せず）を有していてもよい。基板１１０の第１の面１０８には、外部相互接続部１３６が装着される。基板１１０は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
エポキシ成形化合物（ＥＭＣ）などの成形化合物１３８は、基板１１０上の第１の集積回路ダイ１０２と、第２の集積回路ダイ１２０と、第３の集積回路ダイ１２８と、第１の相互接続部１１８と、第２の相互接続部１２６と、第３の相互接続部１３４とを内包する。成形化合物１３８は、第１の面１０８に沿って、第１の集積回路ダイ１０２を覆う中央ゲートモールドを形成し、中央ゲートモールドの寸法は、外部相互接続部１３６と、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げるものではない。開口部１１４は、成形化合物１３８で概ね充填されている。
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、基板の、たとえば下面などの他方の面に１つまたは複数の集積回路ダイスを設けることにより、最小化できる。下面の集積回路ダイスおよびそれに対応する内包部は、外部相互接続部を越えて延在することはないので、既存のスペースを用いて、パッケージの高さを大きくすることなく、より大きい集積回路容量をパッケージに実装できる。下面の集積回路ダイスにＢＯＣ設計を用いることにより、下面の集積回路ダイスは、上面の集積回路ダイスの間に配置され、パッケージの幅および長さはさらに縮小される。
ここで図２を参照して、この発明には包含されないがこの発明に関連する構造例における、第２のマルチチップパッケージシステム２００の断面図を示す。第１の集積回路ダイ２０２は、第１の不活性面２０４と、その上に回路が作製された第１の活性面２０６とを含む。第１の集積回路ダイ２０２は、基板２１０の上面などの第１の面２０８に取付けられ、そこでは、第１の活性面２０６は、接着剤２１２で基板２１０に装着される。第１の活性面２０６の中央部分には第１のボンディングパッド２４０がある。基板２１０は、第１の開口部２１４と第２の開口部２１６とを含む。第１の開口部２１４は、第１の面２０８に装着される第１の集積回路ダイ２０２と、基板２１０の下面などの第２の面２１８との間の電気的な接続のために用いられる。ボンドワイヤなどの第１の相互接続部２２０は、第１のボンディングパッド２４０と第２の面２１８とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
同様に、第２の集積回路ダイ２２２は、第２の不活性面２２４と、その上に回路が作製された第２の活性面２２６とを含む。第２の集積回路ダイ２２２は、基板２１０の上面などの第１の面２０８において第１の集積回路ダイ２０２の隣に取付けられ、そこでは、第２の活性面２２６は、接着剤２１２で基板２１０に装着される。第２の活性面２２６の中央部分には第２のボンディングパッド２４２がある。第２の開口部２１６は、第１の面２０８に装着される第２の集積回路ダイ２２２と、基板２１０の下面などの第２の面２１８との間の電気的な接続のために用いられる。ボンドワイヤなどの第２の相互接続部２２８は、ボンディングパッド２４２と第２の面２１８とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
上述したように、基板２１０は、第１の面２０８と第２の面２１８とを有する。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１の面２０８および第２の面２１８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面２０８および第２の面２１８からの導電性トレースを適切な場所で接続してもよい。基板２１０は、導電性トレースを第１の面２０８および第２の面２１８から電気的に分離する絶縁層（図示せず）を有していてもよい。基板２１０の第１の面２０８には、外部相互接続部２３０が装着される。基板２１０は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
エポキシ成形化合物（ＥＭＣ）などの成形化合物２３２は、基板２１０上の第１の集積回路ダイ２０２と、第２の集積回路ダイ２２２と、第１の相互接続部２２０と、第２の相互接続部２２８とを内包する。成形化合物２３２は、第２の面２１８に沿って、第１の相互接続部２２０および第２の相互接続部２２８を覆う中央ゲートモールドを形成し、中央ゲートモールドの寸法は、外部相互接続部２３０と、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げるものではない。第１の開口部２１４および第２の開口部２１６は、成形化合物２３２によって概ね充填される。
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に、基板に対する集積回路ダイス間の電気的接続を設けることで、最小化できる。下面の電気的な相互接続部およびそれに対応する内包部は、外部の相互接続部を越えて延在することはない。
ここで図３を参照して、第１のマルチチップパッケージシステム１００を有する第１の集積回路パッケージオンパッケージシステム３００の断面図を示す。第１のマルチチップパッケージシステム１００は、パッケージオンパッケージ構造を形成する下側パッケージ３０２に取付けられる。下側パッケージ３０２は、上面３０６と下面３０８とを有する下側基板３０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）
を有する。第１のマルチチップパッケージシステム１００の外部相互接続部１３６は、下側基板３０４の上面３０６の接触部位に接続される。
上面３０６および下面３０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、第１の面３０６および第２の面３０８からの導電性トレースを適切な場所で接続してもよい。下側基板３０４は、導電性トレースを上面３０６および下面３０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下側基板３０４の上面３０８には、下側外部相互接続部３１０が装着される。下側基板３０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
集積回路ダイ３１２は、不活性面３１４と、その上に回路が作製された活性面３１６とを含む。集積回路ダイ３１２は、下面３０８に取付けられ、そこでは、不活性面３１４は、接着剤３２０で下側基板３０４に装着される。ボンドワイヤなどの相互接続部３２２は、集積回路ダイ３１２と下面３０８とを電気的に接続する。
エポキシ成形化合物（ＥＭＣ）などの成形化合物３２４は、下側基板３０４の下面３０８の集積回路ダイ３１２および相互接続部３２２を内包する。成形化合物３２４は、プリント回路基板などの次のシステムレベル（図示せず）との接続を妨げることなく、中央ゲートモールドを形成する。第１の集積回路ダイ１０２の中央ゲートモールドは、第１のマルチチップパッケージシステム１００の外部相互接続部１３６のｚ軸の要件を越えて、第１の集積回路パッケージオンパッケージシステム３００の高さに影響を与えることはない。
ここで図４を参照して、第１のマルチチップパッケージシステム１００を有する第２の集積回路パッケージオンパッケージシステム４００の断面図を示す。第１のマルチチップパッケージシステム１００は、パッケージオンパッケージ構造を形成する下側パッケージ４０２に取付けられる。下側パッケージ４０２は、上面４０６と下面４０８とを有する下側基板４０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第１のマルチチップパッケージシステム１００の外部相互接続部１３６は、下側基板４０４の上面４０６の接触部位に接続される。
上面４０６および下面４０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、上面４０６および下面４０８からの導電性トレースを適切な場所で接続してもよい。下側基板４０４は、導電性トレースを上面４０６および下面４０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下側基板４０４の下面４０８には、下側外部相互接続部４１０が装着される。下側基板４０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
フリップチップなどの集積回路ダイ４１２は、不活性面４１４と、上側に回路およびはんだバンプなどの相互接続部４１８が作製された活性面４１６とを含む。集積回路ダイ４１２は下面４０８に取付けられ、そこでは、相互接続部４１８は下面４０８に装着される。
エポキシ成形化合物（ＥＭＣ）などの成形化合物４２０は、下面４０８の相互接続部４１８を内包する。成形化合物４２０はまた、不活性面４１４を露出させた状態で、かつ、下側外部相互接続部４１０とプリント回路基板などの次のシステムレベル（図示せず）との接続を妨げることなく、集積回路ダイ４１２を囲む。成形化合物４２０および第１集積回路ダイ１０２は、第１のマルチチップパッケージシステム１００の外部相互接続部１３
６のｚ軸の要件を越えて、第２の集積回路パッケージオンパッケージシステム４００の高さに影響を与えることはない。
ここで図５を参照して、第２のマルチチップパッケージシステム２００を有する第３の集積回路パッケージオンパッケージシステム５００の断面図を示す。第２のマルチチップパッケージシステム２００は、パッケージオンパッケージ構造を形成する下側パッケージ５０２に取付けられる。下側パッケージ５０２は、上面５０６と下面５０８と開口部５１０とを有する下側基板５０４を含む。両方の面は、相互接続構造との接続のための接触部位（図示せず）を有する。第２のマルチチップパッケージシステム２００の外部相互接続部１３６は、下側基板５０４の上面５０６の接触部位に接続される。
上面５０６および下面５０８は、導電性トレース（図示せず）を有して、電気信号を、接触部位に、および接触部位から送るようにしてもよい。電気的ビア（図示せず）によって、上面５０６および下面５０８からの導電性トレースを適切な場所で接続してもよい。下側基板５０４は、導電性トレースを上面５０６および下面５０８から電気的に分離する絶縁層（図示せず）を有していてもよい。下面５０８には、下側外部相互接続部５１２が装着される。下側基板５０４は、任意の数の層であってよく、かつ、有機または無機などの複数の材料から作られてもよい。
集積回路ダイ５１４は、不活性面５１６と、上側に回路が作製された活性面５１８とを含む。集積回路ダイ５１４は、下側基板５０４の下面５０８に装着され、そこでは、活性面５１８は、接着剤５２０で下面５０８に装着される。活性面５１８の中央部分には第３のボンディングパッド５３０がある。開口部５１０は、下面５０８の集積回路ダイ５１４と上面５０６との間の電気的な接続のために用いられる。ボンドワイヤなどの相互接続部５２２は、ボンディングパッド５３０と上面５０６とを、ボードオンチップ（ＢＯＣ）構成で電気的に接続する。
エポキシ成形化合物（ＥＭＣ）などの成形化合物５２４は、上面５０６の相互接続部５２２を内包し、開口部５１０を満たす。成形化合物５２４は、上面５０６の外部相互接続部１３６の接続を妨害することなく、第２のマルチチップパッケージシステム２００の中央ゲートモールド間の凹部５２６に適合する構造体を形成する。集積回路ダイ５１４は、外部相互接続部５１２のｚ軸の要件を越えて、下側パッケージ５０２の高さに影響を与えることはない。
ここで図６を参照して、この発明のある実施例におけるマルチチップパッケージシステム１００の製造のためのマルチチップパッケージシステム６００のフローチャートを示す。システム６００は、ブロック６０２で、第１の面と第２の面と第１の開口部とを有する第１の基板を形成し、ブロック６０４で、第１の開口部を介して第１の集積回路ダイを第１の基板に接続し、ブロック６０６で、第１の基板に第２の集積回路ダイを接続し、ブロック６０８で、第１の基板上の第１の集積ダイおよび第２の集積回路ダイを内包することを含む。
このようにして、この発明には数多くの局面があることが判明した。
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に一つまたは複数の集積回路ダイスを設けることで、最小化できることが判明した。下面の電気的相互接続部およびそれに対応する内包部は、外部相互接続部を越えて延在することはないため、既存のスペースを用いて、パッケージの高さを大きくすることなく、より大きい集積回路容量をパッケージに実装できる。下面集積回路ダイスにＢＯＣ設計を用いることにより、下面集積回路ダイスは、上面集積回路ダイスの間に配置され、パッケー
ジの幅および長さはさらに縮小される。
マルチチップパッケージの高さ、幅および長さは、基板の、たとえば上面などの一方の面に複数の集積回路ダイスを並列構成で設け、かつ、基板の、たとえば下面などの他方の面に、基板に対する集積回路ダイス間の電気的接続を設けることで、最小化できることがさらに判明した。下面の電気的相互接続部およびそれに対応する内包部は、外部相互接続部を越えて延在することはないので、パッケージの高さは縮小される。
ある局面では、この発明は、１つのパッケージの下面のスペースを利用するためのボードオンチップ（ＢＯＣ）パッケージの設計である。パッケージの上部には、上部の厚みが大きくなるのを避けるために、積み重ねられたダイの代わりに、分離された単一のダイを用いる。この改良されたパッケージ構造によって、パッケージ全体の厚みを小さくすることができ、さらに、ＢＯＣ、ＦＢＧＡおよびフリップチップなどの任意のパッケージ構造同士を対向させることで、より大きいスペースのためにこのパッケージ構造を使用することもできる。
この発明の別の局面は、パッケージオンパッケージ構成において、上面構造および下面構造とを有する上部パッケージを、１つの単一下部パッケージの方に向けることによって、改良されたＢＯＣ設計パッケージが実用性を向上させる点である。この構造は、下部パッケージのためのフリップチップパッケージで使用することもできる。
この発明のさらに別の局面は、パッケージオンパッケージ構成において２つのＢＯＣ設計に適用することで、改良されたＢＯＣ設計パッケージが実用性を向上させる点である。
この発明のさらに別の重要な局面は、コストの削減および性能の向上という従来の傾向を有利に支持し、かつ、それに貢献する点である。結果として、この発明のこれらの有益な局面およびその他の有益な局面により、技術の段階は少なくとも次のレベルに発展する。
よって、この発明のマルチチップパッケージシステムの方法は、システムに必要なスペースを最小化する一方で、チップ密度を増大するための、重要な、かつ、これまで知られずに利用できなかった解決策、性能および機能的な局面を提供する。それによって生じるプロセスおよび構成は、簡単で、費用効率に優れ、複雑なところがなく、極めて多用途かつ効果的であり、これらは公知の技術を適合させることで実施可能であり、よって、積み重ねられた集積回路パッケージデバイスを効率的かつ経済的に製造するのに容易に適する。
この発明を特定のベストモードに関連して説明してきたが、当業者であれば、上記の説明に照らして、数多くの代替例、改善例および変形例が明らかになることが理解できるであろう。したがって、この発明は、特許請求の範囲内にあるそのような代替例、改善例および変形例をすべて包含することを意図している。本明細書中にこれまで記載した内容または添付の図面に示した内容はすべて、例証的かつ限定されない意味で解釈されるものとする。
この発明のある実施例における第１のマルチチップパッケージシステムの断面図である。 この発明には包含されないがこの発明に関連する構造例における、第２のマルチチップパッケージシステムの断面図である。 第１のマルチチップパッケージシステムを有する第１の集積回路パッケージオンパッケージシステムの断面図である。 第１のマルチチップパッケージシステムを有する第２の集積回路パッケージオンパッケージシステムの断面図である。 第２のマルチチップパッケージシステムを有する第３の集積回路パッケージオンパッケージシステムの断面図である。 この発明のある実施例におけるマルチチップパッケージシステムの製造方法 を示すフローチャートである。
符号の説明
１００、６００ マルチチップパッケージシステム、１０２、２０２ 第１の集積回路ダイ、１０８、２０８ 第１の面、１１０、２１０ 第１の基板、１１４、２１４ 第１の開口部、１１６、１１８ 第２の面、１２０、２２２ 第２の集積回路ダイ、２１６ 第２の開口部、２１８ 第２の面、２２０ 第１の相互接続部、２２８ 第２の相互接続部、３０４、５０４ 第２の基板。

Claims (2)

  1. マルチチップパッケージシステムの製造方法（６００）であって、
    第１の面（１０８）と、該第１の面と表裏をなす第２の面（１１６）と、第１の開口部（１１４）とを有する第１の基板（１１０）を形成するステップと、
    前記第１の開口部（１１４）を介して前記第１の基板（１１０）に第１の集積回路ダイ（１０２）を電気的に接続するステップと、
    前記第１の基板（１１０）に第２の集積回路ダイ（１２０）を接続するステップとを備え、
    前記第１の開口部（１１４）を介して前記第１の基板（１１０）に前記第１の集積回路ダイ（１０２）を電気的に接続する前記ステップは、
    前記第１の面（１０８）に前記第１の集積回路ダイ（１０２）の活性面（１０６）を装着するステップと、
    前記第１の集積回路ダイ（１０２）の前記活性面（１０６）と前記第１の基板（１１０）の前記第２の面（１１６）との間に相互接続部（１１８）を接続するステップとを含み、
    前記第２の集積回路ダイ（１２０）を電気的に接続する前記ステップは、前記第１の開口部（１１４）の一方側における前記第２の面（１１６）に前記第２の集積回路ダイ（１２０）を装着するステップを含み、
    前記製造方法はさらに、
    前記第１の開口部（１１４）の他方側における前記第２の面（１１６）に第３の集積回路ダイ（１２８）を取付けるステップと、
    前記第１の集積回路ダイ（１０２）、前記第２の集積回路ダイ（１２０）、前記第３の集積回路ダイ（１２８）、およびを前記相互接続部（１１８）を成形化合物（１３８）により内包するステップと、
    前記第１の面（１０８）に外部相互接続部（１３６）を装着するステップと、
    第２の基板（４０４）を有する下側集積回路パッケージ（４０２）を形成するステップと、
    前記第２の基板（４０４）の上面（４０６）に、前記第１の基板（１１０）の前記第１の面（１０８）に装着された前記外部相互接続部（１３６）を接続するステップとを含み、
    前記下側集積回路パッケージ（４０２）を形成する前記ステップは、
    前記第２の基板（４０４）の下面（４０８）に、他の集積回路ダイ（４１２）を、その活性面（４１６）を対向させ、前記第２の基板（４０４）の下面（４０８）と前記活性面との間に他の相互接続部材（４１８）を介在させて装着するステップと、
    前記他の集積回路ダイ（４１２）の、前記活性面（４１６）とは反対側の不活性面（４１４）を露出した状態で、他の成形化合物（４２０）により、前記他の集積回路ダイ（４１２）を包囲するステップとを含む、マルチチップパッケージシステムの製造方法。
  2. マルチチップパッケージシステム（１００）であって、
    第１の面（１０８）と、該第１の面と表裏をなす第２の面（１１６）と、第１の開口部（１１４）とを有する第１の基板（１１０）と、
    前記第１の開口部（１１４）を介して、前記第１の基板（１１０）に電気的に接続されるとともに、前記第１の面に取付けられる第１の集積回路ダイ（１０２）と、
    前記第１の基板（１１０）の前記第２の面の、前記第１の開口部（１１４）の一方側に取付けられた第２の集積回路ダイ（１２０）とを備え、
    前記第１の集積回路ダイ（１０２）は、前記第１の面（１０８）と対向する活性面（１０６）と、前記活性面（１０６）と前記第２の面（１０８）との間の相互接続部（１１８）とを含み、
    前記マルチチップパッケージシステムはさらに、
    第１の開口部（１１４）の他方側の前記第２の面（１１６）上に取り付けられた第３の集積回路ダイ（１２８）と、
    前記第１の集積回路ダイ（１０２）、前記第２の集積回路ダイ（１２０）、前記第３の集積回路ダイ（１２８）、および前記相互接続部（１１８）を覆うための成形化合物（１３８）と、
    前記第１の集積回路ダイ（１０２）の前記第１の面（１０８）に設けられた外部相互接続部（１３６）と、
    第２の基板（４０４）と、他の集積回路ダイ（４１２）とを有する下側集積回路パッケージ（４０２）とを備え、
    前記他の集積回路ダイ（４１２）は、その活性面（４１６）を前記第２の基板（４０４）の下面（４０８）に対向させ、他の相互接続部（４１８）を介在させて前記第２の基板（４０４）の下面（４０８）に取付けられ、
    前記第２の基板（４０４）の上面（４０６）が、前記外部相互接続部（１３６）に接続され、
    前記他の集積回路ダイ（４１２）は、その前記活性面（４１６）とは反対側の不活性面（４１４）を露出した状態で、他の成形化合物（４２０）により包囲されている、マルチチップパッケージシステム。
JP2007101956A 2006-04-17 2007-04-09 マルチチップパッケージシステムおよびその製造方法 Active JP5447904B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/379,018 US20070241441A1 (en) 2006-04-17 2006-04-17 Multichip package system
US11/379,018 2006-04-17

Publications (2)

Publication Number Publication Date
JP2007288189A JP2007288189A (ja) 2007-11-01
JP5447904B2 true JP5447904B2 (ja) 2014-03-19

Family

ID=38604069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101956A Active JP5447904B2 (ja) 2006-04-17 2007-04-09 マルチチップパッケージシステムおよびその製造方法

Country Status (4)

Country Link
US (1) US20070241441A1 (ja)
JP (1) JP5447904B2 (ja)
KR (1) KR101364729B1 (ja)
TW (1) TWI426591B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US8035205B2 (en) * 2007-01-05 2011-10-11 Stats Chippac, Inc. Molding compound flow controller
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units
JP5220438B2 (ja) * 2008-02-26 2013-06-26 シャープ株式会社 半導体装置パッケージ積層体
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8896126B2 (en) * 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
US8004072B2 (en) * 2008-10-15 2011-08-23 Qimonda Ag Packaging systems and methods
US8604602B2 (en) * 2009-05-15 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) * 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US20140151880A1 (en) * 2011-08-19 2014-06-05 Marvell World Trade Ltd. Package-on-package structures
US9209163B2 (en) 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
WO2013052320A1 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
TWI501254B (zh) 2011-10-03 2015-09-21 Invensas Corp 用於具有正交窗之多晶粒導線結合總成之短線最小化
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
EP2766928A1 (en) 2011-10-03 2014-08-20 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) * 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
FR2987170A1 (fr) 2012-02-17 2013-08-23 St Microelectronics Grenoble 2 Boitier et dispositif electroniques
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
KR102170197B1 (ko) * 2013-02-11 2020-10-27 마벨 월드 트레이드 리미티드 패키지 온 패키지 구조들
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
KR20210025949A (ko) 2019-08-28 2021-03-10 삼성전자주식회사 반도체 패키지
CN111554673A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595654B2 (ja) * 1988-05-23 1997-04-02 ソニー株式会社 ディスクカートリッジ用シャッタ及びその製造方法
US4910581A (en) * 1988-12-27 1990-03-20 Motorola, Inc. Internally molded isolated package
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JPH10212690A (ja) * 1997-01-23 1998-08-11 Oji Paper Co Ltd 低密度体
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
JP3165959B2 (ja) * 1997-10-06 2001-05-14 ローム株式会社 半導体チップの実装構造および半導体装置
JPH11163253A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 半導体チップの実装構造、半導体装置および半導体装置の製造方法
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US6388336B1 (en) * 1999-09-15 2002-05-14 Texas Instruments Incorporated Multichip semiconductor assembly
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US20020153600A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Double sided chip package
US6508408B2 (en) * 2001-05-08 2003-01-21 Delphi Technologies, Inc. Automatic windglass fog prevention method for a vehicle climate control system
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
JP2003258198A (ja) * 2002-02-26 2003-09-12 Orient Semiconductor Electronics Ltd マルチチップｉｃ回路の立体パケージ結構
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
SG127684A1 (en) * 2002-08-19 2006-12-29 Micron Technology Inc Packaged microelectronic component assemblies
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
TW567566B (en) * 2002-10-25 2003-12-21 Siliconware Precision Industries Co Ltd Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US8017449B2 (en) * 2003-08-08 2011-09-13 Dow Corning Corporation Process for fabricating electronic components using liquid injection molding
WO2005016659A1 (ja) * 2003-08-13 2005-02-24 Seiko Precision Inc. カードの製造方法及びカード製造装置
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core

Also Published As

Publication number Publication date
KR20070102924A (ko) 2007-10-22
US20070241441A1 (en) 2007-10-18
JP2007288189A (ja) 2007-11-01
TW200742029A (en) 2007-11-01
TWI426591B (zh) 2014-02-11
KR101364729B1 (ko) 2014-02-20

Similar Documents

Publication Publication Date Title
JP5447904B2 (ja) マルチチップパッケージシステムおよびその製造方法
US7368319B2 (en) Stacked integrated circuit package-in-package system
US8106500B2 (en) Stackable integrated circuit package system
JP4943898B2 (ja) 集積回路パッケージシステムおよびその製造方法
US7312519B2 (en) Stacked integrated circuit package-in-package system
US8617924B2 (en) Stacked integrated circuit package-in-package system and method of manufacture thereof
US7271496B2 (en) Integrated circuit package-in-package system
US7420269B2 (en) Stacked integrated circuit package-in-package system
US7288835B2 (en) Integrated circuit package-in-package system
US7498667B2 (en) Stacked integrated circuit package-in-package system
US8232658B2 (en) Stackable integrated circuit package system with multiple interconnect interface
US8035210B2 (en) Integrated circuit package system with interposer
US8729687B2 (en) Stackable integrated circuit package system
US8536692B2 (en) Mountable integrated circuit package system with mountable integrated circuit die
US8188586B2 (en) Mountable integrated circuit package system with mounting interconnects
US20090236720A1 (en) Integrated circuit package system with step mold recess
US8956914B2 (en) Integrated circuit package system with overhang die

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5447904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350