KR20070102924A - 멀티칩 패키지 시스템 - Google Patents

멀티칩 패키지 시스템 Download PDF

Info

Publication number
KR20070102924A
KR20070102924A KR1020060137040A KR20060137040A KR20070102924A KR 20070102924 A KR20070102924 A KR 20070102924A KR 1020060137040 A KR1020060137040 A KR 1020060137040A KR 20060137040 A KR20060137040 A KR 20060137040A KR 20070102924 A KR20070102924 A KR 20070102924A
Authority
KR
South Korea
Prior art keywords
integrated circuit
substrate
circuit die
package
opening
Prior art date
Application number
KR1020060137040A
Other languages
English (en)
Other versions
KR101364729B1 (ko
Inventor
성원 최
태성 정
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20070102924A publication Critical patent/KR20070102924A/ko
Application granted granted Critical
Publication of KR101364729B1 publication Critical patent/KR101364729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

멀티칩 패키지 시스템(600)은 제1 사이드(108,208), 제2 사이드(116,218) 및 제1 개방구(114,214)를 가지는 제1 기판(110,210)을 형성하는 것과, 제1 집적 회로 다이(102,202)를 상기 제1 개방구(114,214)를 통하여 상기 제1 기판(110,210)에 연결하는 것과, 상기 제1 기판(110,210) 상에 제2 집적 회로 다이(120,222)를 연결하는 것과, 상기 제1 기판(110,210) 상의 상기 제1 집적 회로 다이(102,202) 및 제2 집적 회로 다이(120,220)을 감싸는 것을 제공한다.
멀티칩 패키지 시스템

Description

멀티칩 패키지 시스템{MULTICHIP PACKAGE SYSTEM}
도1은 본 발명의 일 실시예에 따른, 제1 멀티칩 패키지 시스템의 단면도이다.
도2는 본 발명의 대체적인 실시예에 따른, 제2 멀티칩 패키지 시스템의 단면도이다.
도3은 상기 제1 멀티칩 패키지 시스템을 가지는 제 1 집적 회로 패키지-온-패키지(package-on-package) 시스템의 단면도이다.
도4는 상기 제1 멀티칩 패키지 시스템을 가지는 제2 집적 회로 패키지-온-패키지 시스템의 단면도이다.
도5는 상기 제2 멀티칩 패키지 시스템을 가지는 제3 집적 회로 패키지-온-패키지 시스템의 단면도이다.
도6은 본 발명의 일 실시예에 따른, 멀티칩 제조 시스템의 제조에 대한 멀티칩 패키지 시스템의 흐름도이다.
본 발명은 일반적으로 집적 회로 패키지들와 관련되며, 특히 스택 집적 회로 패키지 시스템과 관련된다.
서버들 및 저장 어래이들과 같은 기업적 전자 제품 뿐만아니라, 스마트 폰들, 개인 휴대 정보 단말기들 및 위치 기반 서비스 장치들과 같은 현대 소비자 전자 제품은 비용 감소를 위해서 예상되는 물리적 공간을 축소하여 더 많은 집적 회로들을 패킹(packing)한다. 많은 기술들이 이러한 요구를 만족시키기 위해서 개발되어왔다. 다른 전략들이 현존하고 성숙한 패키지 기술들을 개선하는데 초점을 맞추는 반면에, 임의의 연구 및 개발 전략은 새로운 패키지 기술들에 초점을 맞추고 있다. 현존하는 패키지 기술들의 연구와 개발은 무수히 많은 다른 방향을 가진다.
비용을 줄이는 하나의 검증된 방법은 현존하는 제조 방법들 및 장치들로 패키지 기술들을 사용하는 것이다. 역설적으로, 현존하는 제조 프로세스들의 재이용은 전형적으로 패키지 치수들의 감소를 야기하기 않는다. 현존하는 패키징 기술들은 오늘날의 집적 회로들 및 패키징들의 요구되는 집적을 효과적으로 만족시키는 비용으로 달성하고자 노력하고 있다.
개선된 패키징에 대한 요구에 응답하여, 많은 혁신적인 패키징 디자인들은 착상되고 시장에 나오고 있다. 멀티 칩 모듈(module)은 보드 공간을 감소시킬 때에 현저한 역할을 달성한다. 많은 패키지는 스택(stack) 멀티 집적 회로, 패키지 레벨 스택킹 또는 패키지-온-패키지(package-on-package)(POP)에 접근한다. 공지된 양호한 다이(KGD) 및 조립 프로세스 수율은 각 패키지가 KGD로 하여금 스택을 조립할 때 이용하도록 하는 조립 전에 테스트될 수 있기 때문에 이슈(issue)가 아니다. 그러나 집적 장치들을 스택킹하는 것, 패키지-온-패키지 또는 거기에서의 조합은 시 스템 레벨의 차이들을 가진다. 패키지-온-패키지 구조는 패키지의 조립 수율의 손실을 감소시키고, 조립된 생산물 테스트의 편리를 위해서 사용된다. 그러나 그것의 높이는 두 개의 보통 패키지들로 구성되기 때문에 증가한다.
그래서 적은 제조 비용, 개선된 수율, 집적 회로 패키지 치수들의 감소, 유연한 스택킹 및 집적 구조를 제공하는 스택 가능한 집적 회로 패키지 시스템에 대한 요구는 여전히 존재한다. 비용을 절감하고 효율을 개선하기 위한 필요가 증대되는 관점에서, 이러한 문제에 대한 해결책을 찾는 것이 더욱 더 중요하다.
이러한 문제의 해결책이 모색되어 왔으나, 이전의 개발들은 어떠한 해결책을 교육하거나 제안하지 않았으며, 그래서 이러한 문제의 해결책은 당해 기술 분야에서 숙련된 자에게 오랫동안 회피되어 왔다.
본 발명은 제1 사이드, 제2 사이드 및 제1 개방구를 가지는 제1 기판을 형성하는 것과, 상기 제1 개방구를 통하여 제1 집적 회로 다이를 상기 제1 기판에 연결하는 것과, 상기 제1 기판 상에 제2 집적 회로 다이를 연결하는 것과 그리고 상기 제1 기판 상에 상기 제1 집적 회로 다이 및 제2 집적 회로 다이를 감싸는 것을 포함하는 멀티칩 패키지 시스템을 제공한다.
본 발명의 특정 실시예들에서 추가적으로 또는 상술한 것으로부터 또는 상술한 것에 대신하는 다른 양상들을 가진다. 상기 양상들은 첨부한 도면과 관련하여 아래 세부적인 설명을 읽음으로서 당해 기술 분야에서 숙련된 자에게 명백하게 될것이다.
아래 설명에서, 많은 특정 세부 사항들이 본 발명의 완전한 이해를 돕기 위해서 주어진다. 그러나 본 발명은 이러한 특정 세부 사항들 없이 실습될 수 있음이 명백하다. 본 발명의 모호함을 피하기 위하여, 임의의 공지된 회로들, 시스템 구성들 및 프로세스 단계들이 세부적으로 개시되지는 않았다. 마찬가지로, 상기 장치의 실시예를 도시하는 도면들은 준도식적이며, 스케일되지 않으며, 특히 임의의 치수들은 발표의 명료성을 위한 것이고 도면에서 많이 과장되게 도시되었다. 동일한 번호들은 동일한 요소들과 관련하여 모든 도면에서 사용되었다.
본원에서 사용되는 "수평의"라는 용어는 그것의 방위(orientation)와 무관하게 기판의 통상적인 평면 또는 표면과 평행한 평면으로서 정의된다. "수직의"라는 용어는 방금 정의한 것과 같은 상기 수평에 수직한 방향으로 언급된다. "위쪽", "아래쪽", "하부", "상부", "사이드"(사이드월에서 처럼), "더 높은", "더 낮은", "더 위쪽에", "위에" 및 "아래"라는 용어는 상기 수평 평면과 관련하여 정의된다. 용어 "~ 상에"는 구성 요소들 사이에 직접적 접촉이 있음을 의미한다.
본원에서 사용되는 "프로세싱"이라는 용어는 설명된 구조를 형성할 때 요구되는 바와 같이 물질 또는 광 래지스트의 증착, 패턴닝, 노출, 개발, 애칭, 클리닝(cleaning) 및/또는 상기 물질 또는 광 래지스트의 제거를 포함한다.
도1에 관하여, 여기서 본 발명의 일 실시예에 따른, 제1 멀티 패키지 시스템(100)의 단면도를 도시한다. 제1 집적 회로 다이(102)는 거기에 제조된 회로를 가지는 제1 비활성 사이드(104) 및 제 1 활성 사이드(106)를 포함한다. 상기 제1 집적 회로 다이(102)는 기판(110)의 하부 사이드인 제1 사이드(108) 상에 탑재되며, 여기서 상기 제1 활성 사이드(106)는 접착제(112)로 상기 기판(110)에 접착된다. 상기 제1 활성 사이드(106)의 중앙 부분은 접착 패드들(140)을 가진다. 상기 기판(110)은 상기 제1 사이드(108) 상에 부착된 상기 제1 집적 회로 다이(102)와 상기 기판(110)의 상부 사이드인 제2 사이드(116) 사이의 전기적 연결들을 위해서 개방구(114)를 가진다.
제2 집적 회로 다이(120)는 거기에 제조된 회로를 가지는 제2 비활성 사이드(122) 및 제2 활성 사이드(124)를 포함한다. 상기 제2 집적 회로 다이(120)는 상기 제2 사이드(116) 상에 탑재되며, 여기서 상기 제2 비활성 사이드(122)는 접착제(112)로 상기 기판(110)에 접착된다. 접착 와이어들과 같은 제2 상호 접속들(126)은 상기 기판(110)의 상기 제2 집적 회로 다이(120) 및 제2 사이드(116)를 전기적으로 연결한다. 상기 제2 집적 회로 다이(120)의 위치는 개방구(114)의 일 사이드 상에 있을 수 있으며, 그 결과 상기 개방구(114)는 상기 제2 집적 회로 다이(120)에 의해서 커버되지 않는다. 또한 상기 제2 사이드(116)에 상기 제1 상호 접촉들(118)의 연결들은 방해받지 않으며, 상기 제2 상호 접속들(126)과 상기 제1 상호 접속들(118)의 부주의한 교차는 제거거되지는 않더라고 최소화된다.
예시적인 목적을 위해서, 비록 플립 칩 또는 파인 피치 볼 그리드 어래이(fine pitch ball grid array: FBGA)와 같은 다른 전기적 상호 접속 구조들을 가지는 다른 유형의 장치들이 사용될 수도 있지만, 상기 제2 집적 회로 다이(120)는 접착 와이어 장치로서 도시된다. 또한 예시적인 목적을 위해서, 비록 상기 제2 활 성 사이드(124)는 적절한 상호 접속 구조 및 장치를 가지는 상기 기판(110)에 접착될 수도 있지만, 상기 제2 비활성 사이드(122)는 상기 기판(110)에 접착되는 것으로 도시되었다.
유사하게, 제3 집적 회로 다이(128)는 제조된 회로를 가지는 제3 비활성 사이드 및 제3 활성 사이드(132)를 포함한다. 상기 제3 집적 회로 다이(128)는 상기 제2 사이드(116) 상에 탑재되며, 여기서 제3 비활성 사이드(130)는 상기 접착제(112)로 상기 기판(110)에 부착된다. 접착 와이어들과 같은 제3 상호 접속들(134)은 상기 제3 집적 회로 다이(128) 및 상기 기판(110)의 상기 제2 사이드(116)를 전기적으로 연결한다. 상기 제3 집적 회로 다이(128)의 위치는 상기 개방구(114)의 상기 제2 집적 회로 다이(120)의 반대 사이드 상에 있으며, 그 결과 개방구(114)는 상기 제3 집적 회로 다이(128)에 의해서 커버되지 않는다. 또한 상기 제2 사이드(116)에 상기 제1 상호 접속들(118)의 연결들은 방해받지 않으며, 상기 제3 상호 접속들(134)과 상기 제1 상호 접속들(118)의 부주의한 교차는 제거되지는 않더라도 최소화된다.
예시적 목적을 위해서, 상기 제3 집적 회로 다이(128)는 비록 플립 칩 또는 파인 피치 볼 그리드 어래이(FBGA)와 같은 다른 전기적 상호 접속을 가지는 다른 유형의 장치가 이용될 수도 있으나, 접착 와이어 장치로서 도시되었다. 또한 예시적 목적을 위해서, 비록 상기 제3 활성 사이드(132)가 적절한 상호 접속 구조 및 장치로 상기 기판(110)에 부착될 수 있으나, 상기 제3 비활성 사이드(130)가 상기 기판(110)에 부착되는 것으로 도시되었다.
상술한 바와 같이, 상기 기판(110)은 상기 제1 사이드(108) 및 상기 제2 사이드(116)를 가진다. 양 사이드는 상기 상호 접속 구조들과 연결되기 위해서 접촉 사이트들(sites)을 가진다(도시 않됨). 상기 제1 사이드(108) 및 상기 제2 사이드(116)는 상기 접촉 사이트들에 그리고 상기 접촉 사이트로부터 전기적 신호들을 라우팅(route)하기 위해서 도전적 자취(traces)를 가진다(도시 않됨). 전기적 비아들은 적절한 위치에서 상기 제1 사이드(108) 및 상기 제2 사이드(116)로부터 상기 도전적 자취들을 연결할 수 있다. 상기 기판(110)은 상기 제1 사이드(108) 및 상기 제2 사이드(116)로부터 도전적 자취들을 전기적으로 고립시키는 절연층을 가질수 있다(도시 않됨). 상기 기판(110)의 상기 제1 사이드(108)에는 외부 상호 접속들(136)이 부착된다. 상기 기판(110)은 임의의 층 수로 될 수 있으며, 유기물 또는 무기물과 같은 많은 수의 물질들로 만들어 질 수 있다.
에폭시 몰드 화합물(EMC)과 같은 몰드 화합물(138)은 상기 기판(110) 상에 상기 제1 집적 회로 다이(102), 상기 제2 집적 회로 다이(120), 상기 제3 집적 회로 다이(128), 상기 제1 상호 접속들(118), 상기 제2 상호 접속들(120), 상기 제3 상호 접속들(134)을 감싼다. 상기 제1 사이드(108)를 따라 몰딩 화합물(138)은 상기 제1 집적 회로 다이(102)를 커버하는 중앙 게이트 몰드를 형성하고, 그 결과 중앙 게이트 몰드의 치수들은 인쇄 회로 기판과 같은 다음 시스템 레벨(도시 않됨)과 외부 상호 접속들(136)의 연결들을 방해하지 않는다. 상기 개방구(114)는 상기 몰드 화합물(138)에 의해서 충분히 채워진다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사 이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 하나 또는 그 이상의 집적 회로 다이스가 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 집적 회로 다이스 및 대응하는 봉입은 외부 상호 접속을 넘어 확장되지 않으며, 그 결과 존재하는 공간은 패키지의 높이를 증가시키지 않고 상기 패키지에 더 많은 집적 회로 컨텐츠를 패킹하기 위해서 사용될 수 있다. BOC 디자인을 이용하는 상기 하부 사이드 집적 회로 다이스에서, 상기 하부 사이드 집적회로 다이스는 상부 사이드 집적 회로 다이스 사이에 위치하며, 상기 패키지의 폭 및 길이는 더 줄어든다.
도2에 관하여, 여기서 본 발명의 대체적인 실시예에 따라, 제2 멀티칩 패키지 시스템(200)의 단면도를 도시한다. 제1 집적 회로 다이(202)는 거기에 제조된 회로를 가지는 제1 비활성 사이드(204) 및 제1 활성 사이드(208)를 가진다. 상기 제1 집적 회로 다이(202)는 기판(210)의 상부 사이드인 제1 사이드(208) 상에 탑재되며, 여기서 상기 제1 활성 사이드(206)는 접착제(212)로 상기 기판(210)에 부착된다. 상기 제1 활성 사이드(206)의 중앙 일부는 제1 접착 패드들(240)을 가진다. 상기 기판(210)은 제1 개방구(214) 및 제2 개방구(216)를 포함한다. 상기 제1 개방구(214)는 상기 제1 사이드(208) 상에 부착된 상기 제1 집적 회로 다이(202)와 상기 기판(210)의 하부 사이드인 제2 사이드(218) 사이의 전기적 연결들을 위해 이용된다. 접착 와이어들과 같은 제1 상호 접속들(220)은 상기 제1 결합 패드들(240) 및 상기 제2 사이드(218)를 보드-온-칩(board-on-chip)(BOC) 구조로 전기적으로 연결한다.
유사하게, 제2 집적 회로 다이(222)는 거기에 제조된 회로를 가지는 제2 비활성 사이드(224) 및 제2 활성 사이드(226)를 포함한다. 상기 제2 집적 회로 다이(222)는 상기 기판(210)의 상부 사이드인 상기 제1 사이드(208) 상에 상기 제1 집적 회로 다이(202)에 탑재되며, 여기서 상기 제2 활성 사이드(226)는 상기 접착제(212)로 상기 기판(210)에 부착된다. 상기 제2 활성 사이드(226)의 중앙 일부는 제2 접착 패드들(242)을 가진다. 상기 제2 개방구(216)은 상기 제1 사이드(208)에 부착된 상기 제2 집적 회로 다이(222)와 상기 기판의 하부 사이드인 상기 제2 사이드(218) 사이의 전기적 연결을 위해서 이용된다. 접착 와이어들과 같은 제2 상호 접속들(228)은 상기 제2 접착 패드들(242)과 상기 제2 사이드(218)를 보드-온-칩(board on chip:BOC) 구조로 전기적으로 연결한다.
상술한 바와 같이 상기 기판(210)은 상기 제1 사이드(208) 및 상기 제2 사이드(218)을 가진다. 양 사이드들은 상기 상호 접촉 구조들에 연결하기 위해서 사이트들을 접촉한다(도시 않됨). 상기 제1 사이드(208) 및 상기 제2 사이드(218)는 접촉 사이트들에서 또는 접촉 사이트들로부터 전기적 신호들을 라우팅하는 도전적 자취들을 가질 수 있다(도시 않됨). 전기적 비아들(도시 않됨)은 근접한 위치들에 상기 제1 사이드(208) 및 상기 제2 사이드(218)로부터 상기 도전적 자취들을 연결할 수 있다. 상기 기판(210)의 상기 제1 사이드(208)는 거기에 부착된 외부 상호 접속들(230)을 가진다. 상기 기판(210)은 임의의 수의 층들을 가질 수 있으며, 유기물 또는 무기물과 같은 많은 물질들로 만들어 질 수 있다.
에폭시 몰드 화합물(EMC)과 같은 몰드 화합물(232)은 상기 기판(210) 상의 상기 제1 집적 회로 다이(202), 상기 제2 집적 회로 다이(222), 상기 제1 상호 접속들(220) 및 상기 제2 상호 접속들(228)을 감싼다. 상기 제2 사이드(218)를 따라 상기 몰드 화합물(232)은 상기 제1 상호 접속들(220) 및 상기 제2 상호 접속들(228)을 커버하는 중앙 게이트를 형성하고, 그 결과 상기 중앙 게이의 치수들은 인쇄 회로 기판과 같은 다음 시스템 레벨(도시 않됨)을 위하여 상기 외부 상호 접속들(230)의 연결들을 방해하지 않는다. 상기 제1 개방구(214) 및 상기 제2 개방구(216)는 상기 몰드 화합물(232)에 의해서 실질적으로 채워진다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 집적 회로 다이스 사이의 전기적 연결들이 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 전기적 상호 접속들 및 대응하는 봉입은 패키지 높이를 감소시키는 외부 상호 접속을 넘어 확장되지 않는다.
도3에 대하여, 여기서는 상기 제1 멀티 칩 패키지 시스템(100)을 가지는 제1 집적 회로 패키지-온-패키지 시스템(300)의 단면도를 도시한다. 상기 제1 멀티 칩 패키지 시스템(100)은 패키지-온-패키지 구조를 형성하는 하부 패키지(302) 상에 탑재된다. 상기 하부 패키지(302)는 상부 사이드(306) 및 하부 사이드(308)을 가지는 하부 기판(304)을 포함한다. 양 사이드들은 상기 상호 접속 구조들에 연결을 위해서 접촉 사이트들을 가진다(도시 않됨). 상기 제1 멀티 칩 패키지 시스템(100)의 외부 상호 접속들(106)은 상기 하부 기판(304)의 상부 사이드(306) 상에 접촉 사이 트들을 연결한다.
상기 상부 사이드(306) 및 상기 하부 사이드(308)는 상기 접촉 사이트들에서 또는 상기 접촉 사이트들로부터 전기적 신호들을 라우팅하기 위해서 도전적 자취들을 가질 수 있다(도시 않됨). 상기 하부 기판(304)은 상기 상부 사이드(306) 및 상기 하부 사이드(308)의 상기 도전적 자취들을 전기적으로 고립시키는 절연층을 가질 수 있다(도시 않됨). 상기 하부 기판(304)의 하부 사이드(308)는 거기에 부착된 하부의 외부 상호 접속들(310)을 가진다. 상기 하부 기판(304)은 임의의 수의 층들 일 수 있으며, 그리고 유기물 또는 무기물과 같은 많은 물질들로 만들어 질 수 있다.
집적 회로 다이(312)는 거기에 제조된 회로를 가지는 비활성 사이드(314) 및 활성 사이드(316)를 포함한다. 상기 집적 회로 다이(312)는 상기 하부 사이드(308) 상에 탑재되며, 여기서 상기 비활성 사이드(314)는 접착제(320)로 상기 하부 기판(304)에 부착된다. 접착 와이어들과 같은 상호 접속들(322)는 상기 집적 회로 다이(312) 및 상기 하부 사이드(308)를 전기적으로 연결한다.
에폭시 몰드 화합물(EMC)과 같은 몰드 화합물(324)은 상기 하부 기판(304)의 하부 사이드(308) 상의 상기 제1 집적 회로 다이(312) 및 상기 상호 접속들(322)을 감싼다. 몰드 화합물(324)은 인쇄 회로 기판과 같은 다음 시스템 레벨(도시 않됨)에 상기 하부의 외부 상호 접속들(310)의 연결들을 방해하지 않고 중앙 게이트 몰드를 형성한다. 상기 제1 집적 회로 다이(102)의 중앙 게이트 몰드는 상기 제1 집적 회로 패키지-온-패키지 시스템(300)의 높이에 영향을 주지 않는 바, 상기 제1 멀티칩 패키지 시스템(100)의 외부 상호 접속들(136)의 Z축 요구들을 넘지 않는다.
도4에 대하여, 여기서는 상기 제1 멀티칩 패키지 시스템(100)을 가지는 제2 집적 회로 패키지-온-패키지 시스템(400)의 단면도를 도시한다. 상기 제1 멀티칩 패키지 시스템(100)은 패키지-온-패키지 구조를 형성하는 하부 패키지(402) 상에 탑재된다. 상기 하부 패키지(402)는 상부 사이드(406) 및 하부 사이드(408)를 가지는 하부 기판(404)을 포함한다. 양 사이드들은 상기 상호 접속 구조들에 연결을 위해서 접촉 사이트들을 가진다(도시 않됨). 상기 제1 멀티칩 패키지 시스템(100)의 외부 상호 접속들(136)은 상기 하부 기판(404)의 상부 사이드(406) 상에 접촉 사이트들에 연결된다.
상기 상부 사이드(406) 및 상기 하부 사이드(408)는 상기 상호 접속 사이트들에서 또는 상기 상호 접속 사이트들로부터 전기적 신호들을 라우팅하기 위해서 도전적 자취들을 가질 수 있다(도시 않됨). 전기적 비아들(도시 않됨)은 근접한 위치에서 상기 상부 사이드(406) 및 상기 하부 사이드(408)로부터 도전적 자취들을 연결할 수 있다. 상기 하부 기판(404)는 상기 상부 사이드(406) 및 상기 하부 사이드(408)로부터 상기 도전적 자취들을 전기적으로 고립시키는 절연층을 가질 수 있다(도시 않됨). 상기 하부 기판(404)의 하부 사이드(408)는 거기에 부착된 하부의 외부 상호 접속들(410)을 가진다. 상기 하부 기판(404)은 임의의 수의 층들 일 수 있으며, 유기물 또는 무기물과 같은 많은 물질들로부터 만들어 질 수 있다.
플립칩과 같은 집적 회로 다이(412)는 비활성 사이드(414)를 포함하며, 그리고 회로 및 거기에 제조된 솔더 범프들과 같은 상호 접속들(418)을 가지는 활성 사 이드(416)를 포함한다. 상기 집적 회로 다이(412)는 상기 하부 사이드(408)에 탑재되며, 여기서 상기 상호 접속들은 상기 하부 사이드(408)에 부착된다.
에폭시 몰드 화합물(EMC)과 같은 몰드 화합물(420)은 상기 하부 사이드(408) 상의 상호 접속들(418)을 감싼다. 또한 몰드 화합물(420)은 노출된 비활성 사이드(414)로 상기 집적 회로 다이(412)를 둘러싸고, 그리고 인쇄 회로 기판과 같은 다음 시스템 레벨(도시 않됨)에 상기 하부의 외부 상호 접속들(410)의 상호 접속들을 방해하지 않는다. 상기 몰드 화합물(420) 및 상기 집적 회로 다이(102)는 상기 제2 집적 회로 패키지-온-패키지 시스템(400)의 높이에 영향을 주지 않는 바, 상기 멀티칩 패키지 시스템(100)의 외부 상호 접속들(136)의 Z 축의 요구를 넘지 않는다.
도5에 대하여, 여기서는 상기 제2 멀티칩 패키지 시스템(200)을 가지는 제3 집적 회로 패키지-온-패키지 시스템(500)의 단면도를 도시한다. 상기 제2 멀티칩 패키지 시스템(200)은 패키지-온-패키지 구조를 형성하는 하부 패키지(502) 상에 탑재된다. 상기 하부 패키지(502)는 상부 사이드(506), 하부 사이드(508) 및 개방구(510)을 가지는 하부 기판(504)을 포함한다. 양 사이드들은 상기 상호 접속 구조들에 연결을 위해서 접촉 사이트들을 가진다(도시 않됨). 상기 제2 멀티칩 패키지 시스템(200)의 외부 상호 접속들(136)은 상기 하부 기판(504)의 상부 사이드(506) 상에 상기 접촉 사이트들과 연결된다.
상기 상부 사이드(506) 및 상기 하부 사이드(508)는 상기 접촉 사이트들에서 또는 상기 접촉 사이트들로부터 전기적 신호들을 라우팅하기 위해서 도전적 자취들 을 가질 수 있다(도시 않됨). 전기적 비아들(도시 않됨)은 근접한 위치에서 상기 상부 사이드(506) 및 상기 하부 사이드(508)로부터 상기 전기적 자취들을 연결할 수 있다. 상기 하부 기판(504)은 상기 상부 사이드(506) 및 상기 하부 사이드(508)로부터 상기 도전적 자취들을 전기적으로 고립시키는 절연층을 가질 수 있다(도시 않됨). 상기 하부 사이드(508)는 거기에 부착된 하부의 외부 상호 접속들(512)를 가진다. 상기 하부 기판(504)은 임의의 수의 층일 수 있으며, 유기물 또는 무기물과 같은 많은 물질로부터 만들어 질 수 있다.
집적 회로 다이(514)는 거기에 제조된 회로를 가지는 비활성 사이드(516) 및 활성 사이드(518)를 포함한다. 상기 집적 회로 다이(514)는 상기 하부 기판(504)의 하부 사이드(508) 상에 탑재되며, 여기서 상기 활성 사이드(518)는 접착제(520)로 상기 하부 사이드(508)에 부착된다. 상기 활성 사이드(518)의 중앙 일부는 제3 접착 패드들(530)을 가진다. 상기 개방구(510)는 상기 하부 사이드(508) 및 상기 상부 사이드(506) 상의 집적 회로 다이(514) 사이의 전기적 연결들을 위해서 이용된다. 접착 와이어들과 같은 상호 접속들(522)은 상기 제3 접착 패드들(530) 및 상기 상부 사이드(506)을 보드-온-칩(BOC) 구조로 전기적으로 연결한다.
에폭시 몰드 화합물(EMC)과 같은 몰드 화합물(524)은 상기 상부 사이드(506) 상에 상호 접속들(522)을 감싸며, 상기 개방구(510)을 채운다. 상기 몰드 화합물(524)은 상기 상부 사이드(506) 상에 외부 상호 접속들(136)의 연결을 방해하지 않고, 상기 제2 멀티칩 패키지 시스템(200)의 중앙 게이트 몰드들 사이의 리세스(526) 내에 적합한 구조를 형성한다.
도6에 대하여, 여기서는 본 발명의 일 실시예에 따라, 상기 멀티칩 패키지 시스템(100)의 제조를 위해서 멀티칩 패키지 시스템(600)의 흐름도를 도시한다. 상기 시스템(600)은 블럭(602)에서 제1 사이드, 제2 사이드 및 제1 개방구를 가지는 제1 기판을 형성하는 것을 포함한다: 블럭(604)에서 상기 제1 개방구를 통하여 제1 집적 회로 다이를 상기 제1 기판과 연결하는 것; 블럭(606)에서 상기 제1 기판 상에 제2 집적 회로 다이를 연결하는 것; 그리고 블럭(608)에서 상기 제1 기판 상에 상기 제1 집적 회로 다이 및 제2 집적 회로 다이를 감싸는 것을 포함한다.
그래서, 본 발명의 많은 양상들이 발견된다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 하나 또는 그 이상의 집적 회로 다이스가 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 집적 회로 다이스 및 대응하는 봉입은 외부 상호 접속을 넘어 확장되지 않으며, 그 결과 존재하는 공간은 패키지의 높이를 증가시키지 않고 상기 패키지에 더 많은 집적 회로 컨텐츠를 패킹하기 위해서 사용될 수 있다. BOC 디자인을 이용하는 상기 하부 사이드 집적 회로 다이스에서, 상기 하부 사이드 집적회로 다이스는 상부 사이드 집적 회로 다이스 사이에 위치하며, 상기 패키지의 폭 및 길이는 더 줄어든다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 집적 회로 다이스 사이의 전기적 연결들이 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 전기적 상호 접속들 및 대응하는 봉입은 패키지 높이를 감소시키는 외부 상호 접속을 넘어 확장되지 않는다.
본 발명의 일 양상은 하나의 패키지의 하부 사이드의 공간을 이용하기 위해서 보드-온-칩(BOC) 패키지의 디자인이라는 것이다. 패키지의 상부에서, 스택된 다이 대신에 분리된 단일의 다이가 상부 두께를 증가키기는 것을 피하기 위해서 이용된다. 상기 변형된 패키지 구조는 총 패키지 두께를 감소시킬 수 있으며, 또한 BOC, FBGA 및 플립칩과 같은 임의의 패키지 구조에 적합하도록 함으로써 더 넓은 공간을 이용할 수 있다.
본 발명의 다른 양상에 따르면, 변형된 BOC 디자인 패키지에 의해 상부 사이드 및 하부 사이드 구조들을 갖는 상부 패키지를 하나의 단일 하부 패키지로 향하게 함으로써 패키지-온-패키지 구조에서 실제적 이용이 개선된다. 또한 상기 구조는 하부 사이드 패키지에 대한 플립칩 패키지로 이용될 수 있다.
본 발명의 또 다른 양상은 상기 변형된 BOC 디자인 패키지는 패키지-온-패키지 구조에서 두 개의 BOC 디자인들에 적용함으로써 실제적 이용을 개선하는 것이다. 본 발명의 이러한 양상들 또는 다른 유용한 양상들은 적어도 다음 레벨의 기술 상태에 결과적으로 후속한다.
그래서, 본 발명의 집적 회로 패키지 시스템 방법은 시스템들에 칩의 밀도를 증가시키기 위해서 중요하고 이전의 미지의 이용할 수 없는 해결책들, 가능성 및 기능적 양상들을 제공한다. 결과 프로세스들 및 구성들은 직접적이고, 비용면에서 효과적이며, 복잡하지 않으며, 고 다기능하고 효과적이고, 공지된 기술들에 적응시킴으로써 실행될 수 있으며, 그리고 효과적이고 경제적으로 스택된 집적 회로 패키지 장치들을 제조하기 위해서 쉽게 적합하게 된다.
본 발명이 특정 최상의 모드와 관련하여 설명되는 반면에, 많은 다른 대안들, 수정들 및 변화들이 상술한 바에 비추어 당해 기술 분야에서 숙련된 자에게 명백함이 이해될 것이다. 따라서 포함된 창구항의 범주 내에서 모든 이러한 대안들, 수정들 및 변화들을 포함할 것을 의도한다. 이미 본원에서 발표되고, 또는 첨부한 도면에서 도시한 모든 내용들은 예시적이고 제한적이지 않게 해석된다.
본 발명의 많은 양상들이 발견된다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 하나 또는 그 이상의 집적 회로 다이스가 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 집적 회로 다이스 및 대응하는 봉입은 외부 상호 접속을 넘어 확장되지 않으며, 그 결과 존재하는 공간은 패키지의 높이를 증가시키지 않고 상기 패키지에 더 많은 집적 회로 컨텐츠를 패킹하기 위해서 사용될 수 있다. BOC 디자인을 이용하는 상기 하부 사이드 집적 회로 다이스에서, 상기 하부 사이드 집적회로 다이스는 상부 사이드 집적 회로 다이스 사이에 위치하며, 상기 패키지의 폭 및 길이는 더 줄어든다.
멀티칩 패키지의 높이, 폭, 길이는, 기판의 한쪽 사이드(예를 들면, 상부 사 이드)에 복수개의 집적 회로 다이스(dice)가 구성되고, 기판의 다른 한쪽 사이드(예를 들면, 하부 사이드)에는 집적 회로 다이스 사이의 전기적 연결들이 나란히 구성되는 구조에 의해 최소화 될 수 있다. 상기 하부 사이드 전기적 상호 접속들 및 대응하는 봉입은 패키지 높이를 감소시키는 외부 상호 접속을 넘어 확장되지 않는다.
본 발명의 일 양상은 하나의 패키지의 하부 사이드의 공간을 이용하기 위해서 보드-온-칩(BOC) 패키지의 디자인이라는 것이다. 패키지의 상부에서, 스택된 다이 대신에 분리된 단일의 다이가 상부 두께를 증가키기는 것을 피하기 위해서 이용된다. 상기 변형된 패키지 구조는 총 패키지 두께를 감소시킬 수 있으며, 또한 BOC, FBGA 및 플립칩과 같은 임의의 패키지 구조에 적합하도록 함으로써 더 넓은 공간을 이용할 수 있다.
본 발명의 다른 양상에 따르면, 변형된 BOC 디자인 패키지에 의해 상부 사이드 및 하부 사이드 구조들을 갖는 상부 패키지를 하나의 단일 하부 패키지로 향하게 함으로써 패키지-온-패키지 구조에서 실제적 이용이 개선된다. 또한 상기 구조는 하부 사이드 패키지에 대한 플립칩 패키지로 이용될 수 있다.
본 발명의 또 다른 양상은 상기 변형된 BOC 디자인 패키지는 패키지-온-패키지 구조에서 두 개의 BOC 디자인들에 적용함으로써 실제적 이용을 개선하는 것이다. 본 발명의 이러한 양상들 또는 다른 유용한 양상들은 적어도 다음 레벨의 기술 상태에 결과적으로 후속한다.
그래서, 본 발명의 집적 회로 패키지 시스템 방법은 시스템들에 칩의 밀도를 증가시키기 위해서 중요하고 이전의 미지의 이용할 수 없는 해결책들, 가능성 및 기능적 양상들을 제공한다. 결과 프로세스들 및 구성들은 직접적이고, 비용면에서 효과적이며, 복잡하지 않으며, 고 다기능하고 효과적이고, 공지된 기술들에 적응시킴으로써 실행될 수 있으며, 그리고 효과적이고 경제적으로 스택된 집적 회로 패키지 장치들을 제조하기 위해서 쉽게 적합하게 된다.

Claims (10)

  1. 제1 사이드(108,208), 제2 사이드(116,218) 및 제1 개방구(114,214)를 가지는 제1 기판(110,210)을 형성하고;
    제1 집적 회로 다이(102,202)를 상기 제1 개방구(114,214)를 통하여 상기 제1 기판(110,210)에 연결하고;
    상기 제1 기판(110,210) 상에 제2 집적 회로 다이(120,222)를 연결하고; 그리고
    상기 제1 기판(110,210) 상에 상기 제1 집적 회로 다이(102,202) 및 제2 집적 회로 다이(120,222)를 감싸는 것을 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(600).
  2. 제1항에 있어서, 여기서
    상기 집적 회로 다이(102)를 상기 제1 개방구(114)를 통하여 상기 제1 기판(110)에 연결하는 것은:
    상기 제1 사이드(108) 상에 상기 제1 집적 회로 다이(102)의 활성 사이드(106)를 부착하는 것과, 그리고
    상기 활성 사이드(106)와 상기 제2 사이드(116) 사이의 상호 접속(118)을 연결하는 것을 포함하며;
    상기 제2 집적 회로 다이(120)를 연결하는 것은:
    상기 제1 개방구(114)의 일 사이드에서 상기 제2 사이드(116) 상에 상기 제2 집적 회로 다이(120)를 탑재하는 것을 더 포함하며; 그리고
    상기 제1 개방구(114)의 반대 사이드에서 상기 제2 사이드(116) 상에 상기 제3 집적 회로 다이(128)을 탑재하고, 그리고
    상기 상호 접속(118)을 감싸는 것을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(600).
  3. 제1항에 있어서,
    제2 개방구를 가지는(216) 상기 제1 기판(210)을 형성하는 것과;
    상기 제1 사이드(208) 상에 상기 제1 집적 회로 다이(202)의 제1 활성 사이드(206)을 부착하는 것과;
    상기 제1 활성 사이드(206)와 상기 제2 사이드(218) 사이에 제1 상호 접속(220)을 연결하는 것과;
    상기 제1 사이드(208) 상에 상기 제2 집적 회로 다이(222)의 제2 활성 사이드(226)을 부착하는 것과;
    상기 제2 개방구(216)을 통하여 상기 제2 활성 사이드(226)와 상기 제2 사이드(218) 사이에 제2 상호 접속(228)을 연결하는 것과; 그리고
    상기 제1 상호 접속(220) 및 상기 제2 상호 접속(228)을 감싸는 것을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(600)
  4. 제1항에 있어서, 여기서
    상기 제1 집적 회로 다이(102)를 연결하는 것은:
    상기 제1 사이드(108) 상에 상기 제1 집적 회로 다이(102)를 연결하는 것과, 그리고 상기 제1 사이드(108) 상에 외부 상호 접속(136)을 부착하는 것을 포함하며; 그리고
    제2 기판(304)을 가지는 하부 집적 회로 패키지(302)를 형성하는 것과;
    상기 제2 기판(304)의 하부 사이드(308) 상에 집적 회로 다이(312)를 부착하는 것과; 그리고
    상기 기판(304)의 상부 사이드(306) 상에 상기 외부 상호 접속(136)을 부착하는 것을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(600).
  5. 제1항에 있어서, 여기서
    상기 제1 집적 회로 다이(202)를 연결하는 것은:
    상기 제1 사이드(208) 상에 상기 제1 집적 회로 다이(202)를 연결하는 것을 포함하며; 그리고
    상기 제2 사이드(218) 상에 외부 상호 접속(230)을 부착하는 것과;
    개방구(510)가 있는 제2 기판(504)을 가지는 하부 집적 회로 패키지(502)를 형성하는 것과;
    상기 제2 기판(504)의 하부 사이드(508) 상의 집적 회로 다이(514)를 상기 개방구(510)를 통하여 상기 제2 기판(504)의 상부 사이드(506)에 연결하는 것과; 그리고
    상기 상부 사이드(506) 상에 상기 외부 상호 접속(136)을 부착하는 것을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(600).
  6. 제1 사이드(108,208), 제2 사이드(116,218) 및 제1 개방구(114,214)를 가지는 제1 기판(110,210)과;
    상기 제1 개방구(114,214)를 통하여 상기 제1 기판(110,210)에 연결된 제1 집적 회로 다이(102,202)와;
    상기 제1 기판(110,210) 상에 제2 집적 회로 다이(120,220)와; 그리고
    상기 제1 기판(110,210) 상에 상기 제1 집적 회로 다이(102,202) 및 제2 집적 회로 다이(120,222)를 커버하기 위한 몰드 화합물(138,232)을 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(100).
  7. 제6항에 있어서, 여기서
    상기 제1 개방구(114)를 통하여 상기 제1 기판(110)에 연결된 상기 제1 집적 회로 다이(102)는:
    상기 제1 사이드(108) 상에 상기 제1 집적 회로 다이(102)의 활성 사이드(106)와, 그리고
    상기 활성 사이드(106)와 상기 제2 사이드(108) 사이의 상호 접속(118)을 포함하며;
    상기 제2 집적 회로 다이(120)는:
    상기 제1 개방구(114)의 일 사이드에서 상기 제2 사이드(116) 상에 상기 제2 집적 회로 다이(120)를 더 포함하며; 그리고
    상기 제1 개방구(114)의 반대 사이드에서 상기 제2 사이드(116) 상에 제3 집적 회로 다이(128)와; 그리고
    상기 상호 접속(134)을 커버하기 위한 상기 몰드 화합물(138)을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(100).
  8. 제6항에 있어서,
    제2 개방구를 가지는(216) 상기 제1 기판(210)과;
    상기 제1 사이드(208) 상에 상기 제1 집적 회로 다이(202)의 제1 활성 사이드(206)와;
    상기 제1 활성 사이드(206)와 상기 제2 사이드(218) 사이에 제1 상호 접속(220)과;
    상기 제1 사이드(208) 상에 상기 제2 집적 회로 다이(222)의 제2 활성 사이드(226)와;
    상기 제2 개방구(216)를 통하여 상기 제2 활성 사이드(226)와 상기 제2 사이드 사이의 제2 상호 접속(228)과;
    상기 제1 상호 접속(220) 및 상기 제2 상호 접속(228)을 커버하기 위한 상기 몰드 화합물(232)을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(200).
  9. 제6항에 있어서, 여기서
    상기 제1 집적 회로 다이(102)는:
    상기 제1 사이드(108) 상에 상기 제1 집적 회로 다이(102)와, 그리고 상기 제1 사이드(108) 상에 외부 상호 접속(136)을 포함하며; 그리고
    제2 기판(304)을 가지는 하부의 집적 회로 패키지(302)와;
    상기 제2 기판(304)의 하부 사이드(308) 상에 집적 회로 다이(312)와;
    상기 제2 기판(304)의 상부 사이드(306) 상에 상기 외부 상호 접속(136)을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(300).
  10. 제6항에 있어서, 여기서
    상기 제1 집적 회로 다이(514)는:
    상기 제1 사이드(108) 상에 상기 제1 집적 회로 다이(514)를 포함하며; 그리고
    상기 제2 사이드(116) 상에 외부 상호 접속(136)과;
    개방구(510)가 있는 제2 기판(504)을 가지는 하부 집적 회로 패키지(502)와;
    상기 개방구(510)를 통하여 상기 제2 기판(504)의 상부 사이드(506)와 연결된 상기 제2 기판(504)의 하부 사이드(508) 상의 집적 회로 다이(514)와; 그리고
    상기 상부 사이드(506) 상에 상기 외부 상호 접속(136)을 더 포함하는 것을 특징으로 하는 멀티칩 패키지 시스템(500).
KR1020060137040A 2006-04-17 2006-12-28 멀티칩 패키지 시스템 KR101364729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/379,018 2006-04-17
US11/379,018 US20070241441A1 (en) 2006-04-17 2006-04-17 Multichip package system

Publications (2)

Publication Number Publication Date
KR20070102924A true KR20070102924A (ko) 2007-10-22
KR101364729B1 KR101364729B1 (ko) 2014-02-20

Family

ID=38604069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137040A KR101364729B1 (ko) 2006-04-17 2006-12-28 멀티칩 패키지 시스템

Country Status (4)

Country Link
US (1) US20070241441A1 (ko)
JP (1) JP5447904B2 (ko)
KR (1) KR101364729B1 (ko)
TW (1) TWI426591B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485752B1 (ko) * 2010-05-20 2015-01-21 퀄컴 인코포레이티드 이면 몰드 구성(ｂｓｍｃ)의 사용을 통해 패키지 휨 및 연결 신뢰성을 개선하기 위한 프로세스

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US8035205B2 (en) * 2007-01-05 2011-10-11 Stats Chippac, Inc. Molding compound flow controller
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units
JP5220438B2 (ja) * 2008-02-26 2013-06-26 シャープ株式会社 半導体装置パッケージ積層体
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8896126B2 (en) * 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
US8004072B2 (en) * 2008-10-15 2011-08-23 Qimonda Ag Packaging systems and methods
US8604602B2 (en) * 2009-05-15 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) * 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US9209163B2 (en) * 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US20140151880A1 (en) * 2011-08-19 2014-06-05 Marvell World Trade Ltd. Package-on-package structures
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2013052321A2 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8345441B1 (en) * 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
FR2987170A1 (fr) * 2012-02-17 2013-08-23 St Microelectronics Grenoble 2 Boitier et dispositif electroniques
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
CN105340078A (zh) * 2013-02-11 2016-02-17 马维尔国际贸易有限公司 封装上封装结构
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
KR20210025949A (ko) 2019-08-28 2021-03-10 삼성전자주식회사 반도체 패키지
CN111554673A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595654B2 (ja) * 1988-05-23 1997-04-02 ソニー株式会社 ディスクカートリッジ用シャッタ及びその製造方法
US4910581A (en) * 1988-12-27 1990-03-20 Motorola, Inc. Internally molded isolated package
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JPH10212690A (ja) * 1997-01-23 1998-08-11 Oji Paper Co Ltd 低密度体
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
JP3165959B2 (ja) * 1997-10-06 2001-05-14 ローム株式会社 半導体チップの実装構造および半導体装置
JPH11163253A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 半導体チップの実装構造、半導体装置および半導体装置の製造方法
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US6388336B1 (en) * 1999-09-15 2002-05-14 Texas Instruments Incorporated Multichip semiconductor assembly
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US20020153600A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Double sided chip package
US6508408B2 (en) * 2001-05-08 2003-01-21 Delphi Technologies, Inc. Automatic windglass fog prevention method for a vehicle climate control system
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
JP2003258198A (ja) * 2002-02-26 2003-09-12 Orient Semiconductor Electronics Ltd マルチチップｉｃ回路の立体パケージ結構
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
SG127684A1 (en) * 2002-08-19 2006-12-29 Micron Technology Inc Packaged microelectronic component assemblies
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
TW567566B (en) * 2002-10-25 2003-12-21 Siliconware Precision Industries Co Ltd Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
WO2005017995A1 (en) * 2003-08-08 2005-02-24 Dow Corning Corporation Process for fabricating electronic components using liquid injection molding
WO2005016659A1 (ja) * 2003-08-13 2005-02-24 Seiko Precision Inc. カードの製造方法及びカード製造装置
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485752B1 (ko) * 2010-05-20 2015-01-21 퀄컴 인코포레이티드 이면 몰드 구성(ｂｓｍｃ)의 사용을 통해 패키지 휨 및 연결 신뢰성을 개선하기 위한 프로세스

Also Published As

Publication number Publication date
TW200742029A (en) 2007-11-01
JP5447904B2 (ja) 2014-03-19
JP2007288189A (ja) 2007-11-01
US20070241441A1 (en) 2007-10-18
KR101364729B1 (ko) 2014-02-20
TWI426591B (zh) 2014-02-11

Similar Documents

Publication Publication Date Title
KR101364729B1 (ko) 멀티칩 패키지 시스템
US8106500B2 (en) Stackable integrated circuit package system
US7312519B2 (en) Stacked integrated circuit package-in-package system
US8617924B2 (en) Stacked integrated circuit package-in-package system and method of manufacture thereof
US7271496B2 (en) Integrated circuit package-in-package system
US8232658B2 (en) Stackable integrated circuit package system with multiple interconnect interface
US8035207B2 (en) Stackable integrated circuit package system with recess
US7977579B2 (en) Multiple flip-chip integrated circuit package system
US7772683B2 (en) Stacked integrated circuit package-in-package system
US7884460B2 (en) Integrated circuit packaging system with carrier and method of manufacture thereof
US9330945B2 (en) Integrated circuit package system with multi-chip module
US8536692B2 (en) Mountable integrated circuit package system with mountable integrated circuit die
US8592973B2 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US7659609B2 (en) Integrated circuit package-in-package system with carrier interposer
US8501535B2 (en) Integrated circuit package system with dual side connection and method for manufacturing thereof
US8247894B2 (en) Integrated circuit package system with step mold recess
US7667314B2 (en) Integrated circuit package system with mold lock subassembly
US7829986B2 (en) Integrated circuit package system with net spacer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 7