JP2003258198A - マルチチップｉｃ回路の立体パケージ結構 - Google Patents

マルチチップｉｃ回路の立体パケージ結構

Info

Publication number
JP2003258198A
JP2003258198A JP2002350256A JP2002350256A JP2003258198A JP 2003258198 A JP2003258198 A JP 2003258198A JP 2002350256 A JP2002350256 A JP 2002350256A JP 2002350256 A JP2002350256 A JP 2002350256A JP 2003258198 A JP2003258198 A JP 2003258198A
Authority
JP
Japan
Prior art keywords
chip
substrate
circuit
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002350256A
Other languages
English (en)
Inventor
Bunraku Sha
文▲楽▼ 謝
Huang Fu Yu
富裕 黄
Hu Chia Chieh
嘉傑 胡
Huang Ning
寧 黄
Chen Hui Pin
慧萍 陳
Kanmei Shin
乾銘 辛
Shukuen Ro
淑婉 呂
Tou-Sung Wu
柘松 呉
Chiu Sai
智宇 蔡
Ikudo So
毓堂 蘇
Mei-Hua Chen
美華 陳
Karei Ro
佳玲 呂
Ikujo O
郁茹 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of JP2003258198A publication Critical patent/JP2003258198A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パケージのＩ／Ｏ密度及び効果を向上し、有
効的にコストを低減できるマルチチップＩＣ回路の立体
パケージ結構を提供する。 【解決手段】 基板１ａはチップと接合できる。また、
基板１ａは穴孔１１ａに金ワイヤ２２ａを通過させる。
第一チップ２ａは、基板１ａにチップの接合剤で接合さ
れたあと、基板１ａに接合される。第一チップ２ａの接
合位置は第二チップ３ａと基板１ａとの接合位置に反対
している。金ワイヤ２２ａは第一チップ２１ａのピンペ
ド２１ａに電気導通するように接続されている。第二チ
ップ３ａは基板１ａと接合され、その接合位置は基板１
ａと第一チップ２ａとの接合位置と異なる側に配置され
ている。パケージ本体７は第二チップ３ａの封入膠から
延ばされ、金ワイヤ２２ａ及びピンペド２１ａの周囲を
覆っている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチチップＩＣ
回路の立体パケージ結構に関するものである。新世代の
セミコンダクターパケージ技術分野に属する（Flip Ch
ip Package）技術及び伝統のワイヤボンド（Wire Bon
ding）技術を少なくとも２つのチップ及び一枚の基板の
パケージに応用する。主に、基板の正逆面空間形態を利
用して、立体的にチップをそれにレイアウトする。そう
すると、有効的にすべてのパケージユニットのＩ／Ｏ
（Input／Output）ピンの数量及びその効果を向上し、
パケージのより低いコストを適当に維持する。
【０００２】
【従来の技術】一般的に言えば、従来のよく見られる立
体パケージ技術は、図１Ａ、図１Ｂ及び図１Ｃ又は図２
Ａ、図２Ｂ及び図２Ｃに示す結構を採用している。その
主な結構特徴は、基板１ａ’、基板１ｂ’、基板１
ｃ’、基板２ａ’、基板２ｂ’、基板２ｃ’、基板３
ａ’、基板３ｂ’及び基板３ｃ’に２枚のチップ（第一
チップ１１ａ’、第一チップ１１ｂ’、第一チップ２１
ａ’、第一チップ２１ｂ’、第一チップ３１ａ’、第一
チップ３１ｂ’、第二チップ１２ａ’、第二チップ１２
ｂ’、第二チップ２２ａ’、第二チップ２２ｂ’、第二
チップ３２ａ’及び第二チップ３２ｂ’）が相互に畳み
又は並列している。または、２枚のチップが基板１
ａ’、基板１ｂ’、基板１ｃ’、基板２ａ’、基板２
ｂ’、基板２ｃ’、基板３ａ’、基板３ｂ’及び基板３
ｃ’の正逆両面に接合されている。
【０００３】
【発明が解決しようとする課題】でも、チップの異なる
ピンペド結構（中央タイプのピンペド又は周辺タイプの
ピンペド）により、異なる金ワイヤ（リードワイヤ）の
形態を採用しなければならない。したがって、従来の技
術欠点を改善するために、本発明の主な目的は、新しい
マルチチップＩＣ回路の立体パケージ技術を提供するこ
とにある。基板に設計した孔穴を利用して、Ｉ／Ｏピン
の数量を増加するチップの覆い接合技術に結び、上述し
たパケージの数多のＩ／Ｏ及び立派な効果を満足する。
【０００４】
【課題を解決するための手段】本発明によると、マルチ
チップＩＣ回路の立体パケージ結構は、次の要素から形
成され、基板はチップと接合する位置が改めて用意され
ているので、チップと接合でき、また、基板は少なくと
も１つの穴孔が設けられているので、ワイヤボンドで接
合されるとき、金ワイヤを通過させ、第一チップは少な
くとも一枚で、まず基板にチップの接合剤で接合された
あと、基板にワイヤボンドのように接合され、第一チッ
プの接合位置はおりよく第二チップと基板との接合位置
に反対し、ワイヤボンド接合の金ワイヤは基板と接続し
た第二チップの同側の基板の半田ペドから基板の穴孔を
通過して、第一チップのピンペドに電気導通するように
接続され、第二チップは少なくとも一枚で、上述基板と
覆いチップのように接合され、その接合位置はおりよく
基板と第一チップとの接合位置と異なる側に配置され、
パケージ本体は第二チップの封入膠から延ばされ、基板
の穴孔、第一チップ及び基板と接合した金ワイヤ及びピ
ンペドの周囲を覆い、さらに、第一チップのチップ接合
剤の連結によりパケージ本体は形成されていることを特
徴とする。
【発明の実施の形態】本発明の目的、特徴および効果な
どをご了解していただくために、以下、さらに具体的な
実施例に図面をあわせて詳しく説明してみよう。まずは
図３を御覧下さい。本発明の実施例（一）は次の要素か
ら形成されている。基板１ａは、チップと接合する位置
が改めて用意されているため、チップと接合できる。ま
た、基板１ａは、少なくとも１つの穴孔１１ａが設けら
れているので、ワイヤボンドで接合されるとき、金ワイ
ヤ２２ａを通過させる。穴孔１１ａの位置は第二チップ
３ａと基板１ａとの接合エリアの中心位置に配置されて
いる。第一チップ２ａの同側外囲に接合した基板１ａに
は、ボールグリッドアレー（Ball grid array）の錫
球１３ａが設置されている。第一チップ２ａは、まず基
板１ａにチップの接合剤６で接合されたあと、基板１ａ
にワイヤボンドのように接続される。また、ワイヤボン
ド接合した電気接続の回路表面におけるピンペドは中央
タイプのピンペド２１ａ結構が採用されている。第一チ
ップ２ａの接合位置はおりよく第二チップ３ａと基板１
ａとの接合位置に反対している。ワイヤボンド接合の金
ワイヤ２２ａは基板１ａと接続した第二チップ３ａの同
側の基板１ａの半田ペド１２ａから基板１ａの穴孔１１
ａを通過して、第一チップ２ａのピンペド２１ａに電気
導通するように接続されている。第二チップ３ａは上述
基板１ａと覆いチップのように接合されている。その接
合位置はおりよく基板１ａと第一チップ２ａとの接合位
置の異なる側に配置されている。パケージ本体７は第二
チップ３ａの封入膠５から延ばされ、基板１ａの穴孔１
１ａ、第一チップ２ａ及び基板１ａと接合した金ワイヤ
２２ａ及びピンペド２１ａの周囲を覆う。さらに、第一
チップ２ａのチップ接合剤６の連結により、パケージ本
体７は形成されている。図４を御覧下さい。本発明の実
施例（二）は次の要素から形成されている。基板１ｂ
は、チップと接合する位置が改めて用意されているた
め、チップと接合できる。また、基板１ｂは少なくとも
１つの穴孔１１ｂが設けられているので、ワイヤボンド
で接合されるとき、金ワイヤ２２ｂを通過させる。穴孔
１１ｂの位置は基板１ｂと第二チップ３ｂとの接合エリ
ア外囲の外側位置に配置されている。しかも、第二チッ
プ３ｂの同側の穴孔１１ｂの外囲に接合した基板１ｂに
は、ボールグリッドアレー（Ball grid array）の錫
球１３ｂが設置されている。第一チップ２ｂは、まず基
板１ｂにチップの接合剤６で接合されたあと、基板１ｂ
にワイヤボンドのように接合される。また、ワイヤボン
ド接合した電気接続の回路表面におけるピンペドは周辺
タイプのピンペド２１ｂ結構が採用されている。第一チ
ップ２ｂの接合位置はおりよく第二チップ３ｂと基板１
ｂとの接合位置に反対している。ワイヤボンド接合の金
ワイヤ２２ｂは基板１ｂと接続した第二チップ３ｂの同
側の基板１ｂの半田ペド１２ｂから基板１ｂの穴孔１１
ｂを通過して、第一チップ２ｂのピンペド２１ｂに電気
導通するように接続されている。第二チップ３ｂは上述
基板１ｂと覆いチップのように接合されている。その接
合位置はおりよく基板１ｂと第一チップ２ｂとの接合位
置の異なる側に配置されている。パケージ本体７は第二
チップ３ｂの封入膠５から延ばされ、基板１ｂの穴孔１
１ｂ、第一チップ２ｂ及び基板１ｂと接合した金ワイヤ
２２ｂ及びピンペド２１ｂの周囲を覆う。さらに、第一
チップ２ｂのチップ接合剤６の連結により、パケージ本
体７は形成されている。実施例（三）は実施例（二）か
ら延ばされる。図５に示すように、第一チップ２ｃの回
路ではない表面は第三チップ４ｃの回路ではない表面に
チップ接合剤６で接合されている。また、第三チップ４
ｃの回路表面におけるピンペド４１ｃと基板１ｃとがワ
イヤボンドのように接合されている。のちに、チップの
封入剤８で第三チップ４ｃ及び第一チップ２ｃは覆われ
て封入される。以上の内容をまとめると、本発明の実施
例は、チップが安いワイヤボンド接合技術及び高密度の
覆いチップ接合技術を一体化のように結ぶので、パケー
ジのＩ／Ｏ密度及び効果を向上させると共に、有効的に
コストを低減する。このような結構は申請の前に公開せ
ず、新規性、進歩性及び産業利用性などは特許新案の要
旨にぴったり合うので、法律により、特許の申請を提出
いたします。
【図面の簡単な説明】
【図１】従来のマルチチップＩＣ回路の立体パッケージ
結構を示す模式図である。
【図２】他の従来のマルチチップＩＣ回路の立体パッケ
ージ結構を示す模式図である。
【図３】本発明の実施例（一）によるマルチチップＩＣ
回路の立体パッケージ結構の断面を示す模式図である。
【図４】本発明の実施例（二）によるマルチチップＩＣ
回路の立体パッケージ結構の断面を示す模式図である。
【図５】本発明の実施例（三）によるマルチチップＩＣ
回路の立体パッケージ結構の断面を示す模式図である。
【符号の説明】
１ａ 基板 １ｂ 基板 １ｃ 基板 ２ａ 第一チップ ２ｂ 第一チップ ２ｃ 第一チップ ３ａ 第二チップ ３ｂ 第二チップ ４ｃ 第三チップ ６ 接合剤 ７ パケージ本体 １１ａ 穴孔 １１ｂ 穴孔 １３ａ 錫球 １３ｂ 錫球 ２２ａ 金ワイヤ ２２ｂ 金ワイヤ ２１ａ ピンペド ２１ｂ ピンペド ４１ｃ ピンペド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 寧 台湾高雄県大社郷民生路143号３楼 (72)発明者 陳 慧萍 台湾高雄県鳳山市海洋二路58号 (72)発明者 辛 乾銘 台湾高雄市苓雅区民権一路７巷58号 (72)発明者 呂 淑婉 台湾高雄市三民区同盟二路141号 (72)発明者 呉 柘松 台湾高雄県▲鳥▼松郷中正路46巷10号 (72)発明者 蔡 智宇 台湾高雄市苓雅区漢昌街39巷７号 (72)発明者 蘇 毓堂 台湾台南県永康市中正路986号６楼之４ (72)発明者 陳 美華 台湾高雄市左営区至真路300巷45号 (72)発明者 呂 佳玲 台湾高雄県大社郷三▲女▼村光明街70号 (72)発明者 王 郁茹 台湾高雄市文横二路93巷11号

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 マルチチップＩＣ回路の立体パケージ結
    構において、次の要素から形成され、 基板は、チップと接合する位置が改めて用意されている
    ので、チップと接合でき、また、基板は少なくとも１つ
    の穴孔が設けられているので、ワイヤボンドで接合され
    るとき、金ワイヤを通過させ、 第一チップは少なくとも一枚で、まず基板にチップの接
    合剤で接合されたあと、基板にワイヤボンドのように接
    合され、第一チップの接合位置はおりよく第二チップと
    基板との接合位置に反対し、ワイヤボンド接合の金ワイ
    ヤは基板と接続した第二チップの同側の基板の半田ペド
    から基板の穴孔を通過して、第一チップのピンペドに電
    気導通するように接続され、 第二チップは少なくとも一枚で、上述基板と覆いチップ
    のように接合され、その接合位置はおりよく基板と第一
    チップとの接合位置と異なる側に配置され、 パケージ本体は第二チップの封入膠から延ばされ、基板
    の穴孔、第一チップ及び基板と接合した金ワイヤ及びピ
    ンペドの周囲を覆い、さらに、第一チップのチップ接合
    剤の連結によりパケージ本体は形成されていることを特
    徴とするマルチチップＩＣ回路の立体パケージ結構。
  2. 【請求項２】 請求項１記載のマルチチップＩＣ回路の
    立体パケージ結構において、基板の穴孔の位置は第二チ
    ップと基板との接合エリアの中心位置に配置され、ま
    た、第一チップと基板とをワイヤボンド接合した電気接
    続の回路表面におけるピンペドは中央タイプのピンペド
    結構が採用されていることを特徴とするマルチチップＩ
    Ｃ回路の立体パケージ結構。
  3. 【請求項３】 請求項２記載のマルチチップＩＣ回路の
    立体パケージ結構において、第一チップの同側外囲に接
    合した基板には、ボールグリッドアレー（Ball grid
    array）の錫球が設置されていることを特徴とするマル
    チチップＩＣ回路の立体パケージ結構。
  4. 【請求項４】 請求項１記載のマルチチップＩＣ回路の
    立体パケージ結構において、穴孔の位置は基板と第二チ
    ップとの接合エリア外囲の外側位置に配置され、また、
    第一チップと基板とをワイヤボンド接合した電気接続の
    回路表面におけるピンペドは周辺タイプのピンペド結構
    が採用されていることを特徴とするマルチチップＩＣ回
    路の立体パケージ結構。
  5. 【請求項５】 請求項４記載のマルチチップＩＣ回路の
    立体パケージ結構において、第一チップの同側の穴孔の
    外囲に接合した基板には、ボールグリッドアレー（Ball
    grid array）の錫球が設置されていることを特徴と
    するマルチチップＩＣ回路の立体パケージ結構。
  6. 【請求項６】 請求項５記載のマルチチップＩＣ回路の
    立体パケージ結構において、第一チップの回路ではない
    表面は第三チップの回路ではない表面にチップ接合剤で
    接合され、また、第三チップの回路表面におけるピンペ
    ドと基板とはワイヤボンドのように接合され、のちに、
    チップの封入剤で第三チップ及び第一チップは覆われて
    封入されることを特徴とするマルチチップＩＣ回路の立
    体パケージ結構。
JP2002350256A 2002-02-26 2002-12-02 マルチチップｉｃ回路の立体パケージ結構 Pending JP2003258198A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW091103724 2002-02-26
TW91103724 2002-02-26

Publications (1)

Publication Number Publication Date
JP2003258198A true JP2003258198A (ja) 2003-09-12

Family

ID=28673305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350256A Pending JP2003258198A (ja) 2002-02-26 2002-12-02 マルチチップｉｃ回路の立体パケージ結構

Country Status (1)

Country Link
JP (1) JP2003258198A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288189A (ja) * 2006-04-17 2007-11-01 Stats Chippac Ltd マルチチップパッケージシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288189A (ja) * 2006-04-17 2007-11-01 Stats Chippac Ltd マルチチップパッケージシステム

Similar Documents

Publication Publication Date Title
JP5320611B2 (ja) スタックダイパッケージ
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
TW557556B (en) Window-type multi-chip semiconductor package
JP2006093189A5 (ja)
JP2010056139A (ja) 積層型半導体装置
JP2004253805A (ja) 積層型半導体パッケージ及びその製造方法
JP2000101016A (ja) 半導体集積回路装置
US6627990B1 (en) Thermally enhanced stacked die package
JP2003258199A (ja) 開口タイプのマルチチップステックパケージ構造
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
CN106449560A (zh) 芯片封装结构
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
JP4538830B2 (ja) 半導体装置
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
US20080023816A1 (en) Semiconductor package
TWI779803B (zh) 半導體結構
JP2003258198A (ja) マルチチップｉｃ回路の立体パケージ結構
JP2010147225A (ja) 半導体装置及びその製造方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
JP2010157694A (ja) 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック
TWI239576B (en) Packaging of stack-type flash memory chip and the method thereof
JP2002246539A (ja) 半導体装置の製造方法
JP2000294722A (ja) 積層化チップ半導体装置
CN204361080U (zh) 电路系统及其芯片封装

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070625