JP2006324646A - モジュール基板 - Google Patents

モジュール基板 Download PDF

Info

Publication number
JP2006324646A
JP2006324646A JP2006110157A JP2006110157A JP2006324646A JP 2006324646 A JP2006324646 A JP 2006324646A JP 2006110157 A JP2006110157 A JP 2006110157A JP 2006110157 A JP2006110157 A JP 2006110157A JP 2006324646 A JP2006324646 A JP 2006324646A
Authority
JP
Japan
Prior art keywords
thin film
metal thin
module substrate
chip
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006110157A
Other languages
English (en)
Other versions
JP4919689B2 (ja
JP2006324646A5 (ja
Inventor
Masahiro Takatori
正博 高鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006110157A priority Critical patent/JP4919689B2/ja
Publication of JP2006324646A publication Critical patent/JP2006324646A/ja
Publication of JP2006324646A5 publication Critical patent/JP2006324646A5/ja
Application granted granted Critical
Publication of JP4919689B2 publication Critical patent/JP4919689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Abstract

【課題】電子部品を効率よく放熱させることができるモジュール基板を提供することである。
【解決手段】モジュール基板101は、第1の回路基板11、第1のコンポジットシート21、第2の回路基板12、第2のコンポジットシート22および第3の回路基板13が順に積層された構造を有する。第2のコンポジットシート22および第3の回路基板13のY方向の2辺に沿った所定の領域には、矩形の切り欠き部410,420がそれぞれ形成されている。第2のコンポジットシート22には、封止された空間部52が形成されている。第2の回路基板12上の所定の領域に金属薄膜MTF1が設けられている。ICチップ33は、空間部52内において、金属薄膜MTF1を介して第2の回路基板12上に実装されている。金属薄膜MTF1の所定の領域は、切り欠き部410,420内においてそれぞれ外部に露出している。
【選択図】図2

Description

本発明は、IC(Integrated Circuit)またはLSI(Large Scale Integrated Circuit)等の電子部品が実装されたモジュール基板に関する。
近年、デジタルテレビ等のデジタル家電が一般家庭に普及しつつある。このデジタル家電の普及には、製品の高性能化および多機能化が大きな鍵を握っている。
デジタル家電の性能は、デジタル信号処理を高速化することにより向上させることができる。デジタル信号処理の高速化は、ICおよびLSI等のクロック周波数の向上、データバス幅の拡張、およびDDR(double data rate)メモリ等の高速メモリを用いること等により実現することができる。
また、デジタル家電の機能を増加するためには、回路の高集積化が必要になる。回路の高集積化は、MCM(Multi Chip Module)またはSIP(System In Package)等の技術により、複数の電子部品を一つのパッケージ内に搭載することにより実現することができる(例えば、特許文献1参照)。
特開平2000−68440号公報
ところで、上記のようなデジタル信号処理の高速化および回路の高集積化に伴い、IC等の電子部品の消費電力は増加する。また、消費電力の増加に伴い、電子部品の発熱量も増加する。
しかしながら、特許文献1に記載されているICパッケージのように、電子部品を1つのパッケージ内に収納する構成では、電子部品から放射される熱がパッケージ内に滞留する。そのため、電子部品を効率よく放熱させることができず、電子部品が損傷および劣化する場合がある。
本発明の目的は、電子部品を効率よく放熱させることができるモジュール基板を提供することである。
(1)本発明に係るモジュール基板は、回路基板と、回路基板上に設けられる金属薄膜と、金属薄膜上に設けられ、回路基板に電気的に接続される1または複数の電子部品とを備え、1または複数の電子部品は封止されており、金属薄膜上面の一部領域が外部に露出するものである。
このモジュール基板においては、回路基板上に金属薄膜が設けられている。また、回路基板に電気的に接続される1または複数の電子部品が、金属薄膜上に設けられている。金属薄膜上面の一部領域は外部に露出している。
この場合、1または複数の電子部品の熱は金属薄膜に伝達される。電子部品から金属薄膜に伝達された熱は、金属薄膜上面の外部に露出する一部領域において外部へ放出される。それにより、電子部品を効率よく放熱させることができる。
また、電子部品は封止されている。それにより、外的影響から電子部品が保護される。
これらの結果、電子部品の損傷および劣化を防止することができる。
(2)1または複数の電子部品は、当該1または複数の電子部品を覆うように形成された封止層により封止されてもよい。
この場合、電子部品を確実に封止することができる。それにより、電子部品を外的影響から確実に保護することができる。その結果、電子部品の損傷および劣化を確実に防止することができる。
(3)回路基板は、上下方向に積層される複数の回路基板を含み、複数の回路基板のうち少なくとも1つの回路基板上に金属薄膜および1または複数の電子部品が設けられてもよい。
この場合、複数の回路基板の各々に電子部品を実装することができる。それにより、回路の高集積化が可能になる。
(4)複数の回路基板内に空間部が形成され、1または複数の電子部品は空間部に配置され、空間部は封止されていてもよい。
この場合、封止された空間部に電子部品が配置されるので、電子部品を外的影響からより確実に保護することができる。その結果、電子部品の損傷および劣化をより確実に防止することができる。
(5)少なくとも1つの回路基板は複数の回路基板のうち最上部の回路基板を除くいずれかの回路基板であり、金属薄膜上面の一部領域の上方に空間が形成されていてもよい。
この場合、電子部品から金属薄膜に伝達された熱は、金属薄膜上面の一部領域の上方に形成された空間に放出される。それにより、電子部品を効率よく放熱させることができる。その結果、電子部品の損傷および劣化を防止することができる。
また、金属薄膜より上方に位置する回路基板により金属薄膜上面の露出する一部領域が外的影響から保護される。それにより、金属薄膜の損傷および劣化を防止することができる。
(6)いずれかの回路基板の上方に位置する他の1または複数の回路基板は、金属薄膜上面が露出するように切り欠き部または開口部を有してもよい。
この場合、電子部品から金属薄膜に伝達された熱は、開口部または切り欠き部において外部に放出される。それにより、電子部品を効率よく放熱させることができる。その結果、電子部品の損傷および劣化を防止することができる。
また、切り欠き部または開口部の内壁により取り囲まれることにより金属薄膜上面の露出する一部領域が外的影響から保護される。それにより、金属薄膜の損傷および劣化を防止することができる。
(7)複数の回路基板のうち少なくとも2つの回路基板間に設けられた絶縁層をさらに備え、1または複数の電子部品は、絶縁層よりも下方の回路基板上に設けられ、金属薄膜上面が露出するように絶縁層が切り欠き部または開口部を有してもよい。
この場合、電子部品から金属薄膜に伝達された熱は、開口部または切り欠き部において外部に放出される。それにより、電子部品を効率よく放熱させることができる。その結果、電子部品の損傷および劣化を防止することができる。
また、切り欠き部または開口部の内壁により取り囲まれることにより金属薄膜上面の露出する一部領域が外的影響から保護される。それにより、金属薄膜の損傷および劣化を防止することができる。
(8)金属薄膜上面の一部領域は、いずれかの回路基板の少なくとも1辺に沿った領域上で露出してもよい。
この場合、モジュール基板の一辺に沿った領域から電子部品の熱が放出されるので、モジュール基板の温度上昇を防止することができる。それにより、モジュール基板の損傷および劣化を防止することができる。
(9)金属薄膜上面の一部領域は、いずれかの回路基板の中央部上で露出してもよい。
この場合、モジュール基板の中央部から上方へ向けて電子部品の熱が放出されるので、モジュール基板の温度上昇を防止することができる。それにより、モジュール基板の損傷および劣化を防止することができる。
(10)モジュール基板は、複数の回路基板のうち最上部の回路基板の上面または下面、ならびに複数の回路基板のうち最下部の回路基板の下面に設けられる接地導体層をさらに備えてもよい。
この場合、接地導体層によって、電子部品から放射される高周波ノイズがモジュール基板の外部に漏洩することが防止される。それにより、電子機器の誤作動を防止することができる。
(11)金属薄膜は、接地されてもよい。この場合、金属薄膜を接地導体として用いることができる。
(12)モジュール基板は、金属薄膜上面の一部領域に設けられる放熱フィンをさらに備えてもよい。
この場合、電子部品から金属薄膜に伝達された熱は、放熱フィンを介して外部へ放出される。それにより、電子部品をさらに効率よく放熱させることができる。その結果、電子部品の損傷および劣化を確実に防止することができる。
(13)モジュール基板は、金属薄膜上面の一部領域に連結される放熱シートをさらに備えてもよい。
この場合、金属薄膜に伝達された電子部品の熱の一部が放熱シートに伝達される。したがって、電子部品の熱は、金属薄膜上面の露出する一部領域および放熱シートから外部に放出される。それにより、電子部品をさらに効率よく放熱させることができる。その結果、電子部品の損傷および劣化を確実に防止することができる。
また、放熱シートを、例えば、外部基板または機器の金属フレーム等に接続することにより、放熱シートに伝達された電子部品の熱を、外部基板または機器の金属フレーム等を介して放出させることができる。それにより、電子部品の温度上昇をより確実に防止することができる。
(14)モジュール基板は、複数の回路基板のうち最上部の回路基板より上方に突出しないように金属薄膜上面の一部領域に連結される放熱シートをさらに備えてもよい。
この場合、モジュール基板の薄型化を可能にしつつ、電子部品の熱を効率よく放出することができる。
(15)放熱シートは、金属からなってもよい。この場合、放熱シートに伝達された熱をさらに効率よく外部に放出することができる。
(16)当該モジュール基板は外部基板に電気的に接続され、放熱シートは、外部基板に連結されてもよい。
この場合、放熱シートに伝達された電子部品の熱を、外部基板を介して放出させることができる。それにより、電子部品の温度上昇をより確実に防止することができる。
(17)金属薄膜は、銅、錫および銀からなる群より選択された一種以上の金属からなってもよい。
この場合、金属薄膜に伝達された熱をさらに効率よく外部に放出することができる。
(18)回路基板は、1または複数の電子部品と回路基板とを電気的に接続するための端子を有し、金属薄膜は、端子と接触しないように回路基板上に設けられてもよい。
この場合、電子部品のショートを防止しつつ、金属薄膜を形成するための領域を十分に確保することができる。
本発明によれば、モジュール基板に実装される1または複数の電子部品の熱は金属薄膜に伝達される。電子部品から金属薄膜に伝達された熱は、金属薄膜上面の外部に露出する一部領域において外部へ放出される。それにより、電子部品を効率よく放熱させることができる。
また、電子部品は封止されている。それにより、外的影響から電子部品が保護される。
これらの結果、電子部品の損傷および劣化を防止することができる。
以下、本発明の実施の形態に係るモジュール基板について図面を用いて説明する。
(1)第1の実施の形態
(a)モジュール基板の構成
図1は、第1の実施の形態に係るモジュール基板を示す外観斜視図である。また、図2は、図1のモジュール基板の内部構造を説明するための図である。図2(a)は、図1のモジュール基板の上面図であり、図2(b)は、図1のモジュール基板の断面図である。
なお、図1および図2においては、位置関係を明確にするために互いに直交するX方向、Y方向およびZ方向を示す矢印を付している。X方向およびY方向は水平面内で互いに直交し、Z方向は鉛直方向に相当する。また、後述する図3〜図10においても、同様にX方向、Y方向およびZ方向を示す矢印を付している。
図1に示すように、本実施の形態に係るモジュール基板101は、第1の回路基板11(以下、第1の基板11と略記する)、第1のコンポジットシート21、第2の回路基板12(以下、第2の基板12と略記する)、第2のコンポジットシート22および第3の回路基板13(以下、第3の基板13と略記する)が順に積層された構造を有する。第1〜第3の基板11〜13には、図示しないビアおよび図示しない配線パターンがそれぞれ形成されている。第3の基板13上にはIC(Integrated Circuit)チップ31が実装されている。
なお、第1〜第3の基板11〜13の各々は、多層基板であってもよく、単層基板であってもよい。また、第1および第2のコンポジットシート21,22としてはエポキシ樹脂を含む粘着性シートを用いることができる。例えば、プリプレグを用いることができる。第1および第2のコンポジットシートは、絶縁層としての役割を担う。
第2のコンポジットシート22および第3の基板13のY方向の2辺に沿った所定の領域には、矩形の切り欠き部410および矩形の切り欠き部420がそれぞれ形成されている。
切り欠き部410,420は、第2のコンポジットシート22および第3の基板13の所定の領域を予め切除することにより形成してもよく、第1〜第3の基板11〜13および第1および第2のコンポジットシート21,22を積層した後に、第2のコンポジットシート22および第3の基板13の所定の領域を切除することにより形成してもよい。
第1の基板11の下面には、複数のはんだボール41が形成されている。各はんだボール41は、ビア(図示せず)および配線パターン(図示せず)を介して第1〜第3の基板11〜13に実装される後述の各電子部品に電気的に接続されている。
モジュール基板101は、はんだボール41を用いてはんだ付けすることにより外部基板(図示せず)に実装される。それにより、外部基板とモジュール基板101に実装される電子部品とが電気的に接続される。モジュール基板101は、例えば、リフローはんだ付け法により外部基板に実装される。
図1および図2に示すように、第2の基板12上の所定の領域には、金属薄膜MTF1が設けられている。金属薄膜MTF1上面の所定の領域は、切り欠き部410,420内においてそれぞれ外部に露出している。
金属薄膜MTF1は、熱伝導率の高い材料により形成される。例えば、銅(Cu)、錫(Sn)または銀(Ag)等を用いることができる。金属薄膜MTF1の膜厚は、例えば、数μm〜数百μmである。なお、金属薄膜MTF1と第2の基板12上の配線パターン(図示せず)とは同じ材料で形成することができる。この場合、金属薄膜MTF1と配線パターンとを同じ工程で形成することができるので、製造工程の増加を防止することができる。
図2(b)に示すように、第1のコンポジットシート21には、上下に貫通する空間部51が形成されている。空間部51内で第1の基板11上に、ICチップ32が実装されている。ICチップ32は、例えば、厚さ数μmの接着シート(図示せず)またはアンダーフィル材等の封止樹脂(図示せず)を介して第1の基板11上に接着される。なお、アンダーフィル材とは、例えば、モジュール基板101を外部基板に接続する際に、モジュール基板101と外部基板との隙間を封止するために用いられる樹脂材料のことである。
また、第2のコンポジットシート22には、上下に貫通する空間部52が形成されている。空間部52内で金属薄膜MTF1上に、ICチップ33が実装されている。ICチップ33は、例えば、厚さ数μmの接着シート(図示せず)またはアンダーフィル材等の封止樹脂(図示せず)を介して金属薄膜MTF1上に接着される。
なお、空間部51は、第1のコンポジットシート21および第2の基板12によって外気から遮断されている。つまり、ICチップ32は封止された空間部51内に実装されている。それにより、外的影響からICチップ32を保護することができ、ICチップ32の損傷および劣化を防止することができる。
また、空間部52は、第2のコンポジットシート22および第3の基板13によって外気から遮断されている。つまり、ICチップ33は封止された空間部52内に実装されている。それにより、外的影響からICチップ33を保護することができ、ICチップ33の損傷および劣化を防止することができる。なお、空間部51,52内において、ICチップ32,33および金属薄膜MTF1を覆うように薄膜モールド等の封止層をさらに設けて、ICチップ32,33および金属薄膜MTF1を封止してもよい。
ICチップ32およびICチップ33は、例えば、ワイヤボンディング工法またはフリップチップ工法により第1の基板11および第2の基板12に電気的に接続される。
フリップチップ工法またはワイヤボンディング工法を用いることにより、ICチップ32の第1の基板11上での高さ、およびICチップ33の第2の基板12上での高さを低く抑えることができる。それにより、第1および第2のコンポジットシート21,22の厚さを薄くすることが可能になり、モジュール基板101の薄型化が可能になる。
図2においては、ICチップ32およびICチップ33はフリップチップ工法により第1および第2の基板11,12上に実装されている。なお、ICチップ31は第3の基板13上に実装されるため、高さを低く抑えなくてもよい。したがって、ICチップ31は、リフローはんだ付け法により第3の基板13上に実装することができる。
なお、フリップチップ工法においては、例えば、ICチップ33に形成される突起電極(バンプ)と第2の基板12上に形成される導体パッドとを接合することによりICチップ33と第2の基板12とを電気的に接続する。詳細には、ICチップ33上の突起電極(バンプ)が第2の基板12に面するようにICチップ33を配置し、ICチップ33の真下に用意された第2の基板12上の導体パッドに突起電極(バンプ)を接合する。金属薄膜MTF1上にICチップ33が実装されているため、金属薄膜MTF1により突起電極間および導体パッド間がショートすることを防止する必要がある。この場合、金属薄膜MTF1は、互いに連結されていない突起電極、導体パッドおよび配線パターン(図示せず)に接触せずかつそれらの各々を囲むように設けられる。ワイヤボンディング工法を用いる場合については、第8の実施の形態(図10)において説明する。
ICチップ31〜33としては、例えば、所定の大きさに研磨およびダイシングされたベアダイ、またはCSP(Chip Size Package)を用いることができる。第1および第2のコンポジットシート21,22の厚さは、上記ベアダイまたはCSPの厚さより大きいことが好ましく、例えば、50μm〜800μmである。
(b)本実施の形態における効果
以上のように、本実施の形態に係るモジュール基板101においては、ICチップ33は金属薄膜MTF1上に接着されている。また、ICチップ33の突起電極(バンプ)が接続される導電パッドは金属薄膜MTF1に囲まれている。また、金属薄膜MTF1上面の所定の領域は、切り欠き部410,420内において外部に露出している。
この場合、ICチップ33の熱は、接着シートまたはアンダーフィル材等の封止樹脂を介して金属薄膜MTF1に伝達されるとともに、突起電極(バンプ)、導体パッドおよび第2の基板12を介して金属薄膜MTF1に伝達され、上記露出する領域において外部へ放出される。それにより、ICチップ33を効率よく放熱させることができ、ICチップ33の温度上昇を防止することができる。その結果、ICチップ33における半導体素子のPN接合面温度を動作保証温度内に保持することができ、ICチップ33の損傷および劣化を防止することができる。
また、ICチップ33の温度上昇が防止されるので、ICチップ33と第2の基板12との間に、熱膨張差による熱応力が発生することを防止することができる。それにより、ICチップ33と第2の基板12との間の接合不良を防止することができる。
また、ICチップ33の温度上昇が防止されるので、ICチップ33の下方の空間51内の温度上昇を防止することができる。また、ICチップ32の熱は、第1の基板11に形成された配線パターンおよびビアを介してはんだボール41に伝達され、はんだボール41から外部へ放出される。これらの結果、ICチップ32を効率よく放熱させることができるので、ICチップ32の温度上昇を防止することができる。それにより、ICチップ32における半導体素子のPN接合面温度を動作保証温度内に保持することができ、ICチップ32の損傷および劣化を防止することができる。
また、ICチップ32の温度上昇が防止されるので、ICチップ32と第1の基板11との間に、熱膨張差による熱応力が発生することを防止することができる。それにより、ICチップ32と第1の基板11との間の接合不良を防止することができる。
また、ICチップ32から空間51内へ放出された熱の一部は、第2の基板12を介して金属薄膜MTF1に伝達され、上記露出する領域から外部へ放出される。それにより、空間51内の温度上昇を防止することができるとともに、ICチップ32から放出された熱がICチップ33に伝達されることを防止することができる。その結果、ICチップ32およびICチップ33の温度上昇を確実に防止することができ、ICチップ32,33の損傷および劣化を確実に防止することができる。
なお、金属薄膜MTF1の面積は、ICチップ32とはんだボール41とを電気的に接続する配線パターンの面積に比べて大きくすることができる。それにより、金属薄膜MTF1による放熱効果を向上させることができる。
また、金属薄膜MTF1は、配線パターンと連結していなくてもよく、所定の電位を保持する所定の配線パターンと連結していてもよい。金属薄膜MTF1と配線パターンとが連結している場合、ICチップ33から金属薄膜MTF1に伝達された熱が配線パターンに伝達され、拡散する。それにより、ICチップ33の熱をさらに効率よく放出することができる。
また、金属薄膜MTF1は、配線パターンと同じ材料で形成することができるので、製造コストの増加を防止することができる。
なお、ICチップ31は外部に露出しているので、効率よく放熱させることができる。また、例えば、ICチップ31自体に放熱フィン(図示せず)を取り付けることにより、ICチップ31をさらに効率よく放熱させることができる。
また、図示していないが、第1の基板11の下面ならびに第3の基板13の上面および下面に、接地導体層を形成してもよい。それにより、ICチップ32およびICチップ33ならびにそれらに接続される配線パターンを接地導体層間に収納することができる。この場合、ICチップ32およびICチップ33ならびにそれらに接続される配線パターンから放射される高周波ノイズがモジュール基板101の外部に漏洩することを接地導体層によって防止することができる。その結果、モジュール基板101から高周波ノイズが放射されることを防止することができ、機器の誤作動を防止することができる。
また、金属薄膜MTF1を上記の接地導体層に連結してもよい。この場合、ICチップ33から金属薄膜MTF1に伝達された熱が接地導体層に伝達され、拡散する。それにより、ICチップ33の熱を十分効率よく放出することができる。
(2)第2の実施の形態
第2の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1および図2)と異なるのは以下の点である。
図3は、第2の実施の形態に係るモジュール基板を示す外観斜視図である。
図3に示すように、本実施の形態に係るモジュール基板102においては、第1のコンポジットシート21、第2の基板12、第2のコンポジットシート22および第3の基板13のX方向の2辺に沿った所定の領域に、矩形の切り欠き部430および矩形の切り欠き部440がそれぞれ形成されている。
第1の基板11上の所定の領域には、金属薄膜MTF2が設けられている。金属薄膜MTF2上面の所定の領域は、切り欠き部430,440内においてそれぞれ外部に露出している。また、ICチップ32(図2(b)参照)は、接着シートまたはアンダーフィル材等の封止樹脂を介して金属薄膜MTF2上に接着されている。
以上のように、本実施の形態においては、ICチップ32は金属薄膜MTF2上に接着されている。また、金属薄膜MTF2上面の所定の領域は、切り欠き部430,440内において外部に露出している。
この場合、ICチップ32の熱は金属薄膜MTF2に伝達され、上記露出する領域から外部へ放出される。それにより、ICチップ32をさらに効率よく放熱させることができ、ICチップ32の温度上昇を確実に防止することができる。その結果、ICチップ32における半導体素子のPN接合面温度を動作保証温度内に確実に保持することができ、ICチップ32の損傷および劣化を確実に防止することができる。
また、ICチップ32の温度上昇が防止されるので、ICチップ32と第1の基板11との間に、熱膨張差による熱応力が発生することを十分に防止することができる。それにより、ICチップ32と第1の基板11との間の接合不良を十分に防止することができる。
また、ICチップ32の温度上昇が防止されるので、空間51(図2(b)参照)内の温度上昇を確実に防止することができる。それにより、空間51からの熱によりICチップ33(図2(b)参照)の温度が上昇することを防止することができる。その結果、ICチップ33における半導体素子のPN接合面温度を動作保証温度内に確実に保持することができ、ICチップ33の損傷および劣化を確実に防止することができる。
(3)第3の実施の形態
第3の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
図4は、第3の実施の形態に係るモジュール基板を示す外観斜視図である。
図4に示すように、第3の実施の形態に係るモジュール基板103においては、切り欠き部410,420により露出する金属薄膜MTF1の上面に、放熱フィンRFがそれぞれ設けられている。
この場合、ICチップ33(図2(b)参照)から金属薄膜MTF1に伝達された熱は、放熱フィンRFを介して外部へ放出される。それにより、ICチップ33をさらに効率よく放熱させることができる。その結果、ICチップ33の損傷および劣化を確実に防止することができる。
(4)第4の実施の形態
第4の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
図5は、第4の実施の形態に係るモジュール基板を示す外観斜視図である。
図5に示すように、第4の実施の形態に係るモジュール基板104においては、切り欠き部410,420により露出する金属薄膜MTF1の上面に、放熱シートRSの一端側がそれぞれ取り付けられている。放熱シートRSは、熱伝導率の高い材料により形成される。例えば、アルミニウム(Al)等を用いることができる。
また、放熱シートRSの厚さは、例えば、数十μm〜数mmである。放熱シートRSの厚さは、第2のコンポジットシート22および第3の基板13の厚さより薄く形成することができる。それにより、放熱シートRSの上面が第3の基板13の上面より上方に突出することを防止することができる。その結果、モジュール基板104の薄型化が可能になる。
以上のように、本実施の形態においては、金属薄膜MTF1に放熱シートRSが取り付けられている。この場合、ICチップ33(図2(b)参照)から金属薄膜MTF1に伝達された熱の一部は、放熱シートRSに伝達される。したがって、ICチップ33の熱は、金属薄膜MTF1の上記露出する領域および放熱シートRSから外部に放出される。それにより、ICチップ33をさらに効率よく放熱させることができる。その結果、ICチップ33の損傷および劣化を確実に防止することができる。
また、放熱シートRSの他端側は、例えば、外部基板(図示せず)または機器(図示せず)の金属フレーム(筐体)等に接続することができる。この場合、放熱シートRSに伝達されたICチップ33の熱を、外部基板または機器の金属フレーム等を介して放出させることができる。それにより、ICチップ33の温度上昇をより確実に防止することができる。
なお、放熱シートRSは、例えば、粘着フィルムまたははんだ付け等により、金属薄膜MTF1に取り付けることができる。また、放熱シートRSは、例えば、粘着フィルム、はんだ付けまたはネジ止め等により、外部基板または機器の金属フレーム等に取り付けることができる。なお、放熱シートRSは、屈曲可能に形成してもよく屈曲不可能に形成してもよい。
(5)第5の実施の形態
第5の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
図6は、第5の実施の形態に係るモジュール基板を示す外観斜視図である。
図6に示すように、本実施の形態に係るモジュール基板105は、第1の基板11、第1のコンポジットシート21および第2の基板12が順に積層された構造を有する。また、第2のコンポジットシート22のY方向の2辺に沿った所定の領域に、矩形の切り欠き部450および矩形の切り欠き部460がそれぞれ形成されている。第1の基板11上の所定の領域には、金属薄膜MTF3が設けられている。金属薄膜MTF3上面の所定の領域は、切り欠き部450,460内においてそれぞれ外部に露出している。ICチップ32(図2(b)参照)は、接着シートを介して金属薄膜MTF3上に接着されている。
この場合、ICチップ32の熱は金属薄膜MTF3に伝達され、上記露出する領域において外部へ放出される。それにより、ICチップ32を効率よく放熱させることができ、ICチップ32の温度上昇を防止することができる。その結果、ICチップ32における半導体素子のPN接合面温度を動作保証温度内に確実に保持することができ、ICチップ32の損傷および劣化を確実に防止することができる。
また、金属薄膜MTF3の上面は、第2の基板12によって保護される。それにより、金属薄膜MTF3の損傷および劣化を防止することができる。
(6)第6の実施の形態
第6の実施の形態に係るモジュール基板が第5の実施の形態に係るモジュール基板105(図6)と異なるのは以下の点である。
図7は、第6の実施の形態に係るモジュール基板を示す外観斜視図である。
図7に示すように、本実施の形態に係るモジュール基板106においては、切り欠き部450および切り欠き部460(図6参照)により露出する金属薄膜MTF3の上面に、放熱シートRSの一端側がそれぞれ取り付けられている。
この場合、ICチップ32(図2(b)参照)から金属薄膜MTF3に伝達された熱の一部は、放熱シートRSに伝達される。したがって、ICチップ32の熱は、金属薄膜MTF3の上記露出する領域および放熱シートRSから外部に放出される。それにより、ICチップ32をさらに効率よく放熱させることができる。その結果、ICチップ32の損傷および劣化を確実に防止することができる。
また、放熱シートRSの他端側は、例えば、外部基板(図示せず)または機器(図示せず)の金属フレーム(筐体)等に接続することができる。この場合、放熱シートRSに伝達されたICチップ32の熱を、外部基板または機器の金属フレーム等を介して放出させることができる。それにより、ICチップ32の温度上昇をより確実に防止することができる。
(7)第7の実施の形態
第7の実施の形態に係るモジュール基板が第5の実施の形態に係るモジュール基板105(図6)と異なるのは以下の点である。
図8は、第7の実施の形態に係るモジュール基板を示す外観斜視図である。
図8に示すように、本実施の形態に係るモジュール基板107においては、第1のコンポジットシート21および第2の基板12の中央部に矩形の開口部470が形成されている。また、金属薄膜MTF3上面の所定の領域は、開口部470内において外部に露出している。
この場合、ICチップ32の熱は金属薄膜MTF3に伝達され、上記露出する領域において外部へ放出される。それにより、ICチップ32を効率よく放熱させることができ、ICチップ32の温度上昇を防止することができる。その結果、ICチップ32における半導体素子のPN接合面温度を動作保証温度内に確実に保持することができ、ICチップ32の損傷および劣化を確実に防止することができる。
また、金属薄膜MTF3の外部に露出する領域は、周囲を第1のコンポジットシート21および第2の基板12で囲まれている。この場合、第1のコンポジットシート21および第2の基板12により上記露出する領域が保護されるので、金属薄膜MTF3の損傷および劣化を防止することができる。
(8)第8の実施の形態
第8の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
図9は、第8の実施の形態に係るモジュール基板を示す外観斜視図である。また、図10は、図9のモジュール基板の内部構造を説明するための図である。図10(a)は、図9のモジュール基板の上面図であり、図10(b)は、図9のモジュール基板の断面図である。
図9および図10に示すように、本実施の形態に係るモジュール基板108においては、第1の基板11、第1のコンポジットシート21および第2の基板12が順に積層されている。
第2の基板12上には、ICチップ33を覆いかつ金属薄膜MTF1上面の所定の領域が外部に露出するように、封止層であるモールド部61が形成されている。これにより、外的影響からICチップ33を保護することができ、ICチップ33の損傷および劣化を防止することができる。モールド部61は、例えば、樹脂材料からなる。なお、図10(b)においては、第2の基板12上の構成の説明を容易にするために、モールド部61を点線で示している。
モールド部61は、例えば、第2の基板12の上面の全域に樹脂材料からなる層を形成した後、所定の領域を切除することにより形成してもよく、予め所定の形状に形成された樹脂材料からなる層を第2の基板12上に設けることにより形成してもよい。
図10(b)に示すように、第2の基板12上には、複数のボンディングパッド71が形成されている。各ボンディングパッド71は、配線パターン(図示せず)およびビア(図示せず)を介してはんだボール41に電気的に接続されている。
ICチップ33の複数の端子(図示せず)は、複数のワイヤ72により複数のボンディングパッド71にそれぞれ接続されている。それにより、ICチップ33とボンディングパッド71とが電気的に接続されている。
ワイヤボンディング工法においては、ICチップ33上の電極(パッド)(図示せず)が第2の基板12に面しないようにICチップ33が第2の基板12上に実装される。第2の基板12上に形成されるボンディングパッド71はICチップ33の外側に用意される。ボンディングパッド71とICチップ33の電極(パッド)とは、ワイヤ72により接続される。金属薄膜MTF1上にICチップ33が実装されているため、金属薄膜MTF1によりボンディングパッド間がショートすることを防止する必要がある。
したがって、図10(a)に示すように、金属薄膜MTF1は、ボンディングパッド71間のショートを防止するため、互いに連結されていないボンディングパッド71、ワイヤ72および配線パターン(図示せず)に接触せずかつそれらボンディングパッド71および配線パターンの各々を囲むように設けられる。
以上のように、本実施の形態に係るモジュール基板108においては、ICチップ33は金属薄膜MTF1上に接着されている。またICチップ33の電極(パッド)が接続されるボンディングパッド71は金属薄膜MTF1に囲まれている。また、金属薄膜MTF1上面の所定の領域が外部に露出している。
この場合、ICチップ33の熱は、接着シートまたはアンダーフィル材等の封止樹脂を介して金属薄膜MTF1に伝達されるとともに、電極(バンプ)、ワイヤ72、ボンディングパッド71および第2の基板12を介して金属薄膜MTF1に伝達され、上記露出する領域において外部へ放出される。それにより、ICチップ33を効率よく放熱させることができ、ICチップ33の温度上昇を防止することができる。その結果、ICチップ33における半導体素子のPN接合面温度を動作保証温度内に保持することができ、ICチップ33の損傷および劣化を防止することができる。
また、本実施の形態においては、ワイヤボンディング工法によりICチップ33を第2の基板12に実装している。この場合、ICチップ33の下面の全域を金属薄膜MTF1に接触させることができる。それにより、ICチップ33の熱を効率よく金属薄膜MTF1に伝達させることができる。その結果、ICチップ33をさらに効率よく放熱させることができ、ICチップ33の損傷および劣化を確実に防止することができる。
また、モールド部61は外部に露出しているので、モールド部61に放熱フィン(図示せず)を取り付けることにより、ICチップ33をさらに効率よく放熱させることができる。
(9)他の実施の形態
上記実施の形態においては、第1〜第3の基板11〜13上にそれぞれ1つの電子部品(ICチップ31〜ICチップ33)を実装した場合について説明したが、第1〜第3の基板11〜13上にそれぞれ複数の電子部品を実装してもよい。
また、第1〜第3の基板11〜13上に実装される電子部品はICチップに限定されず、LSI(Large Scale Integrated Circuit)またはメモリ等の他の電子部品を実装してもよい。
また、第1および第2のコンポジットシート21,22の代わりに回路基板を用いてもよい。この場合、当該回路基板上に配線パターンを形成することができるので、さらに多くの電子部品をモジュール基板に実装することが可能になる。
また、第1および第2のコンポジットシート21,22の代わりに回路基板を用いる場合には、当該回路基板を第1の基板11、第2の基板12または第3の基板13と一体的に形成してもよい。
また、金属薄膜MTF1〜MTF3が設けられる領域は、上記の例に限定されず、金属薄膜MTF1〜MTF3を可能な限り広い領域に形成してもよい。それにより、さらに効率よく電子部品を放熱させることができる。
また、上記実施の形態においては、2つまたは3つの回路基板を積層した場合について説明したが、4つ以上の回路基板を積層してもよい。
また、上記実施の形態においては、金属薄膜MTF1〜MTF3および電子部品を回路基板の上面に設けているが、回路基板の下面または両面に金属薄膜および電子部品を設けてもよい。
また、上記実施の形態においては、BGA(Ball Grid Array)タイプのモジュール基板について説明したが、はんだボール41の代わりにコネクタ端子を設け、モジュール基板と外部基板とを電気的に接続してもよい。
また、上記実施の形態においては、矩形の切り欠き部410〜460および矩形の開口部470を設けた場合について説明したが、切り欠き部410〜460および開口部470の形状は上記の例に限定されない。例えば、円形、楕円形または多角形等の他の形状であってもよい。また、切り欠き部または開口部が3つ以上形成されてもよい。
切り欠き部410〜460または開口部470が形成される位置も上記の例に限定されず、切り欠き部410〜460または開口部470は、例えば、モジュール基板の側面の中央部に形成されてもよく、モジュール基板の四隅に形成されてもよい。
また、モールド部61が形成される領域も図9の例に限定されず、モールド部61は、例えば、モジュール基板108の上面において、Y方向に沿った一辺側に形成されてもよく、X方向に沿った一辺側に形成されてもよい。
(10)請求項の各構成要素と実施の形態の各部との対応
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、ICチップ31〜33が電子部品に相当し、第1および第2のコンポジットシート21,22が絶縁層に相当し、モールド部61および薄膜モールドが封止層に相当し、導体パッドおよびボンディングパッド71が端子に相当する。
本発明は、種々の電気機器または電子機器等に利用することができる。
第1の実施の形態に係るモジュール基板を示す外観斜視図 図1のモジュール基板の内部構造を説明するための図 第2の実施の形態に係るモジュール基板を示す外観斜視図 第3の実施の形態に係るモジュール基板を示す外観斜視図 第4の実施の形態に係るモジュール基板を示す外観斜視図 第5の実施の形態に係るモジュール基板を示す外観斜視図 第6の実施の形態に係るモジュール基板を示す外観斜視図 第7の実施の形態に係るモジュール基板を示す外観斜視図 第8の実施の形態に係るモジュール基板を示す外観斜視図 図9のモジュール基板の内部構造を説明するための図
符号の説明
11 第1の回路基板
12 第2の回路基板
13 第3の回路基板
21 第1のコンポジットシート
22 第2のコンポジットシート
31〜33 ICチップ
41 はんだボール
61 モールド部
71 ボンディングパッド
72 ワイヤ
101〜108 モジュール基板
410〜460 切り抜き部
470 開口部
MTF1〜MTF3 金属薄膜
RF 放熱フィン
RS 放熱シート

Claims (18)

  1. 回路基板と、
    前記回路基板上に設けられる金属薄膜と、
    前記金属薄膜上に設けられ、前記回路基板に電気的に接続される1または複数の電子部品とを備え、
    前記1または複数の電子部品は封止されており、前記金属薄膜上面の一部領域が外部に露出することを特徴とするモジュール基板。
  2. 前記1または複数の電子部品は、当該1または複数の電子部品を覆うように形成された封止層により封止されることを特徴とする請求項1記載のモジュール基板。
  3. 前記回路基板は、上下方向に積層される複数の回路基板を含み、
    前記複数の回路基板のうち少なくとも1つの回路基板上に前記金属薄膜および前記1または複数の電子部品が設けられることを特徴とする請求項1または2記載のモジュール基板。
  4. 前記複数の回路基板内に空間部が形成され、前記1または複数の電子部品は前記空間部に配置され、
    前記空間部は封止されていることを特徴とする請求項3記載のモジュール基板。
  5. 前記少なくとも1つの回路基板は前記複数の回路基板のうち最上部の回路基板を除くいずれかの回路基板であり、
    前記金属薄膜上面の一部領域の上方に空間が形成されていることを特徴とする請求項3または4記載のモジュール基板。
  6. 前記いずれかの回路基板の上方に位置する他の1または複数の回路基板は、前記金属薄膜上面が露出するように切り欠き部または開口部を有することを特徴とする請求項5記載のモジュール基板。
  7. 前記複数の回路基板のうち少なくとも2つの回路基板間に設けられた絶縁層をさらに備え、
    前記1または複数の電子部品は、前記絶縁層よりも下方の回路基板上に設けられ、
    前記金属薄膜上面が露出するように前記絶縁層が切り欠き部または開口部を有することを特徴とする請求項5または6記載のモジュール基板。
  8. 前記金属薄膜上面の一部領域は、前記いずれかの回路基板の少なくとも1辺に沿った領域上で露出することを特徴とする請求項5〜7のいずれかに記載のモジュール基板。
  9. 前記金属薄膜上面の一部領域は、前記いずれかの回路基板の中央部上で露出することを特徴とする請求項5〜8のいずれかに記載のモジュール基板。
  10. 前記複数の回路基板のうち最上部の回路基板の上面または下面、ならびに前記複数の回路基板のうち最下部の回路基板の下面に設けられる接地導体層をさらに備えることを特徴とする請求項3〜9のいずれかに記載のモジュール基板。
  11. 前記金属薄膜は、接地されたことを特徴とする請求項1〜10のいずれかに記載のモジュール基板。
  12. 前記金属薄膜上面の一部領域に設けられる放熱フィンをさらに備えることを特徴とする請求項1〜11のいずれかに記載のモジュール基板。
  13. 前記金属薄膜上面の一部領域に連結される放熱シートをさらに備えることを特徴とする請求項1〜12のいずれかに記載のモジュール基板。
  14. 前記複数の回路基板のうち最上部の回路基板より上方に突出しないように前記金属薄膜上面の一部領域に連結される放熱シートをさらに備えることを特徴とする請求項3〜10のいずれかに記載のモジュール基板。
  15. 前記放熱シートは、金属からなることを特徴とする請求項13または14記載のモジュール基板。
  16. 当該モジュール基板は外部基板に電気的に接続され、
    前記放熱シートは、前記外部基板に連結されることを特徴とする請求項13〜15のいずれかに記載のモジュール基板。
  17. 前記金属薄膜は、銅、錫および銀からなる群より選択された一種以上の金属からなることを特徴とする請求項1〜16のいずれかに記載のモジュール基板。
  18. 前記回路基板は、前記1または複数の電子部品と前記回路基板とを電気的に接続するための端子を有し、
    前記金属薄膜は、前記端子と接触しないように前記回路基板上に設けられることを特徴とする請求項1〜17のいずれかに記載のモジュール基板。
JP2006110157A 2005-04-19 2006-04-12 モジュール基板 Expired - Fee Related JP4919689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110157A JP4919689B2 (ja) 2005-04-19 2006-04-12 モジュール基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005120570 2005-04-19
JP2005120570 2005-04-19
JP2006110157A JP4919689B2 (ja) 2005-04-19 2006-04-12 モジュール基板

Publications (3)

Publication Number Publication Date
JP2006324646A true JP2006324646A (ja) 2006-11-30
JP2006324646A5 JP2006324646A5 (ja) 2011-06-16
JP4919689B2 JP4919689B2 (ja) 2012-04-18

Family

ID=37544052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110157A Expired - Fee Related JP4919689B2 (ja) 2005-04-19 2006-04-12 モジュール基板

Country Status (1)

Country Link
JP (1) JP4919689B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222041A (ja) * 2011-04-05 2012-11-12 Shinko Electric Ind Co Ltd 放熱部材及びその製造方法、並びに半導体モジュール
JP2017220566A (ja) * 2016-06-08 2017-12-14 本田技研工業株式会社 多層基板
JP2018046439A (ja) * 2016-09-15 2018-03-22 株式会社東芝 アンテナモジュール
JP2020047762A (ja) * 2018-09-19 2020-03-26 株式会社デンソーウェーブ 積層基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669613A (ja) * 1992-08-20 1994-03-11 Ibiden Co Ltd プリント配線板
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004006757A (ja) * 2002-04-03 2004-01-08 Matsushita Electric Ind Co Ltd 半導体内蔵ミリ波帯モジュール
JP2004071597A (ja) * 2002-08-01 2004-03-04 Renesas Technology Corp 半導体モジュール
JP2004241645A (ja) * 2003-02-06 2004-08-26 Murata Mfg Co Ltd 回路基板装置
WO2006098364A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. モジュール基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669613A (ja) * 1992-08-20 1994-03-11 Ibiden Co Ltd プリント配線板
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP2004006757A (ja) * 2002-04-03 2004-01-08 Matsushita Electric Ind Co Ltd 半導体内蔵ミリ波帯モジュール
JP2004071597A (ja) * 2002-08-01 2004-03-04 Renesas Technology Corp 半導体モジュール
JP2004241645A (ja) * 2003-02-06 2004-08-26 Murata Mfg Co Ltd 回路基板装置
WO2006098364A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. モジュール基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222041A (ja) * 2011-04-05 2012-11-12 Shinko Electric Ind Co Ltd 放熱部材及びその製造方法、並びに半導体モジュール
JP2017220566A (ja) * 2016-06-08 2017-12-14 本田技研工業株式会社 多層基板
JP2018046439A (ja) * 2016-09-15 2018-03-22 株式会社東芝 アンテナモジュール
JP2020047762A (ja) * 2018-09-19 2020-03-26 株式会社デンソーウェーブ 積層基板
JP7144732B2 (ja) 2018-09-19 2022-09-30 株式会社デンソーウェーブ 積層基板

Also Published As

Publication number Publication date
JP4919689B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US9583430B2 (en) Package-on-package device
US6218731B1 (en) Tiny ball grid array package
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
TWI654734B (zh) 堆疊型半導體封裝
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
TWI551198B (zh) 具散熱功能之印刷電路板結構
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8441120B1 (en) Heat spreader package
US7786571B2 (en) Heat-conductive package structure
JP2000223650A (ja) マルチチップ用チップ・スケール・パッケージ
JP2008091714A (ja) 半導体装置
US8304922B2 (en) Semiconductor package system with thermal die bonding
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
JP4919689B2 (ja) モジュール基板
WO2018216627A1 (ja) 電子機器
TWI475651B (zh) 半導體裝置與相關方法
JP2009129960A (ja) 半導体装置およびその製造方法
JP2016219535A (ja) 電子回路装置
JP2001244667A (ja) 電子回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Ref document number: 4919689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees