JP2006324646A - モジュール基板 - Google Patents
モジュール基板 Download PDFInfo
- Publication number
- JP2006324646A JP2006324646A JP2006110157A JP2006110157A JP2006324646A JP 2006324646 A JP2006324646 A JP 2006324646A JP 2006110157 A JP2006110157 A JP 2006110157A JP 2006110157 A JP2006110157 A JP 2006110157A JP 2006324646 A JP2006324646 A JP 2006324646A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- module substrate
- chip
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
【解決手段】モジュール基板101は、第1の回路基板11、第1のコンポジットシート21、第2の回路基板12、第2のコンポジットシート22および第3の回路基板13が順に積層された構造を有する。第2のコンポジットシート22および第3の回路基板13のY方向の2辺に沿った所定の領域には、矩形の切り欠き部410,420がそれぞれ形成されている。第2のコンポジットシート22には、封止された空間部52が形成されている。第2の回路基板12上の所定の領域に金属薄膜MTF1が設けられている。ICチップ33は、空間部52内において、金属薄膜MTF1を介して第2の回路基板12上に実装されている。金属薄膜MTF1の所定の領域は、切り欠き部410,420内においてそれぞれ外部に露出している。
【選択図】図2
Description
(a)モジュール基板の構成
図1は、第1の実施の形態に係るモジュール基板を示す外観斜視図である。また、図2は、図1のモジュール基板の内部構造を説明するための図である。図2(a)は、図1のモジュール基板の上面図であり、図2(b)は、図1のモジュール基板の断面図である。
以上のように、本実施の形態に係るモジュール基板101においては、ICチップ33は金属薄膜MTF1上に接着されている。また、ICチップ33の突起電極(バンプ)が接続される導電パッドは金属薄膜MTF1に囲まれている。また、金属薄膜MTF1上面の所定の領域は、切り欠き部410,420内において外部に露出している。
第2の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1および図2)と異なるのは以下の点である。
第3の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
第4の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
第5の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
第6の実施の形態に係るモジュール基板が第5の実施の形態に係るモジュール基板105(図6)と異なるのは以下の点である。
第7の実施の形態に係るモジュール基板が第5の実施の形態に係るモジュール基板105(図6)と異なるのは以下の点である。
第8の実施の形態に係るモジュール基板が第1の実施の形態に係るモジュール基板101(図1)と異なるのは以下の点である。
上記実施の形態においては、第1〜第3の基板11〜13上にそれぞれ1つの電子部品(ICチップ31〜ICチップ33)を実装した場合について説明したが、第1〜第3の基板11〜13上にそれぞれ複数の電子部品を実装してもよい。
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
12 第2の回路基板
13 第3の回路基板
21 第1のコンポジットシート
22 第2のコンポジットシート
31〜33 ICチップ
41 はんだボール
61 モールド部
71 ボンディングパッド
72 ワイヤ
101〜108 モジュール基板
410〜460 切り抜き部
470 開口部
MTF1〜MTF3 金属薄膜
RF 放熱フィン
RS 放熱シート
Claims (18)
- 回路基板と、
前記回路基板上に設けられる金属薄膜と、
前記金属薄膜上に設けられ、前記回路基板に電気的に接続される1または複数の電子部品とを備え、
前記1または複数の電子部品は封止されており、前記金属薄膜上面の一部領域が外部に露出することを特徴とするモジュール基板。 - 前記1または複数の電子部品は、当該1または複数の電子部品を覆うように形成された封止層により封止されることを特徴とする請求項1記載のモジュール基板。
- 前記回路基板は、上下方向に積層される複数の回路基板を含み、
前記複数の回路基板のうち少なくとも1つの回路基板上に前記金属薄膜および前記1または複数の電子部品が設けられることを特徴とする請求項1または2記載のモジュール基板。 - 前記複数の回路基板内に空間部が形成され、前記1または複数の電子部品は前記空間部に配置され、
前記空間部は封止されていることを特徴とする請求項3記載のモジュール基板。 - 前記少なくとも1つの回路基板は前記複数の回路基板のうち最上部の回路基板を除くいずれかの回路基板であり、
前記金属薄膜上面の一部領域の上方に空間が形成されていることを特徴とする請求項3または4記載のモジュール基板。 - 前記いずれかの回路基板の上方に位置する他の1または複数の回路基板は、前記金属薄膜上面が露出するように切り欠き部または開口部を有することを特徴とする請求項5記載のモジュール基板。
- 前記複数の回路基板のうち少なくとも2つの回路基板間に設けられた絶縁層をさらに備え、
前記1または複数の電子部品は、前記絶縁層よりも下方の回路基板上に設けられ、
前記金属薄膜上面が露出するように前記絶縁層が切り欠き部または開口部を有することを特徴とする請求項5または6記載のモジュール基板。 - 前記金属薄膜上面の一部領域は、前記いずれかの回路基板の少なくとも1辺に沿った領域上で露出することを特徴とする請求項5〜7のいずれかに記載のモジュール基板。
- 前記金属薄膜上面の一部領域は、前記いずれかの回路基板の中央部上で露出することを特徴とする請求項5〜8のいずれかに記載のモジュール基板。
- 前記複数の回路基板のうち最上部の回路基板の上面または下面、ならびに前記複数の回路基板のうち最下部の回路基板の下面に設けられる接地導体層をさらに備えることを特徴とする請求項3〜9のいずれかに記載のモジュール基板。
- 前記金属薄膜は、接地されたことを特徴とする請求項1〜10のいずれかに記載のモジュール基板。
- 前記金属薄膜上面の一部領域に設けられる放熱フィンをさらに備えることを特徴とする請求項1〜11のいずれかに記載のモジュール基板。
- 前記金属薄膜上面の一部領域に連結される放熱シートをさらに備えることを特徴とする請求項1〜12のいずれかに記載のモジュール基板。
- 前記複数の回路基板のうち最上部の回路基板より上方に突出しないように前記金属薄膜上面の一部領域に連結される放熱シートをさらに備えることを特徴とする請求項3〜10のいずれかに記載のモジュール基板。
- 前記放熱シートは、金属からなることを特徴とする請求項13または14記載のモジュール基板。
- 当該モジュール基板は外部基板に電気的に接続され、
前記放熱シートは、前記外部基板に連結されることを特徴とする請求項13〜15のいずれかに記載のモジュール基板。 - 前記金属薄膜は、銅、錫および銀からなる群より選択された一種以上の金属からなることを特徴とする請求項1〜16のいずれかに記載のモジュール基板。
- 前記回路基板は、前記1または複数の電子部品と前記回路基板とを電気的に接続するための端子を有し、
前記金属薄膜は、前記端子と接触しないように前記回路基板上に設けられることを特徴とする請求項1〜17のいずれかに記載のモジュール基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006110157A JP4919689B2 (ja) | 2005-04-19 | 2006-04-12 | モジュール基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120570 | 2005-04-19 | ||
JP2005120570 | 2005-04-19 | ||
JP2006110157A JP4919689B2 (ja) | 2005-04-19 | 2006-04-12 | モジュール基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006324646A true JP2006324646A (ja) | 2006-11-30 |
JP2006324646A5 JP2006324646A5 (ja) | 2011-06-16 |
JP4919689B2 JP4919689B2 (ja) | 2012-04-18 |
Family
ID=37544052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006110157A Expired - Fee Related JP4919689B2 (ja) | 2005-04-19 | 2006-04-12 | モジュール基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4919689B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222041A (ja) * | 2011-04-05 | 2012-11-12 | Shinko Electric Ind Co Ltd | 放熱部材及びその製造方法、並びに半導体モジュール |
JP2017220566A (ja) * | 2016-06-08 | 2017-12-14 | 本田技研工業株式会社 | 多層基板 |
JP2018046439A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社東芝 | アンテナモジュール |
JP2020047762A (ja) * | 2018-09-19 | 2020-03-26 | 株式会社デンソーウェーブ | 積層基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669613A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | プリント配線板 |
JP2003086733A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法およびそれを用いた電子機器 |
JP2004006757A (ja) * | 2002-04-03 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体内蔵ミリ波帯モジュール |
JP2004071597A (ja) * | 2002-08-01 | 2004-03-04 | Renesas Technology Corp | 半導体モジュール |
JP2004241645A (ja) * | 2003-02-06 | 2004-08-26 | Murata Mfg Co Ltd | 回路基板装置 |
WO2006098364A1 (ja) * | 2005-03-17 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | モジュール基板 |
-
2006
- 2006-04-12 JP JP2006110157A patent/JP4919689B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669613A (ja) * | 1992-08-20 | 1994-03-11 | Ibiden Co Ltd | プリント配線板 |
JP2003086733A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法およびそれを用いた電子機器 |
JP2004006757A (ja) * | 2002-04-03 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体内蔵ミリ波帯モジュール |
JP2004071597A (ja) * | 2002-08-01 | 2004-03-04 | Renesas Technology Corp | 半導体モジュール |
JP2004241645A (ja) * | 2003-02-06 | 2004-08-26 | Murata Mfg Co Ltd | 回路基板装置 |
WO2006098364A1 (ja) * | 2005-03-17 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | モジュール基板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222041A (ja) * | 2011-04-05 | 2012-11-12 | Shinko Electric Ind Co Ltd | 放熱部材及びその製造方法、並びに半導体モジュール |
JP2017220566A (ja) * | 2016-06-08 | 2017-12-14 | 本田技研工業株式会社 | 多層基板 |
JP2018046439A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社東芝 | アンテナモジュール |
JP2020047762A (ja) * | 2018-09-19 | 2020-03-26 | 株式会社デンソーウェーブ | 積層基板 |
JP7144732B2 (ja) | 2018-09-19 | 2022-09-30 | 株式会社デンソーウェーブ | 積層基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4919689B2 (ja) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10566320B2 (en) | Method for fabricating electronic package | |
US9583430B2 (en) | Package-on-package device | |
US6218731B1 (en) | Tiny ball grid array package | |
KR101099773B1 (ko) | 내포된 집적 회로 패키지 온 패키지 시스템 | |
TWI654734B (zh) | 堆疊型半導體封裝 | |
US7473993B2 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US9595505B2 (en) | Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US8441120B1 (en) | Heat spreader package | |
US7786571B2 (en) | Heat-conductive package structure | |
JP2000223650A (ja) | マルチチップ用チップ・スケール・パッケージ | |
JP2008091714A (ja) | 半導体装置 | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
US20200312734A1 (en) | Semiconductor package with an internal heat sink and method for manufacturing the same | |
US20120168936A1 (en) | Multi-chip stack package structure and fabrication method thereof | |
JP4919689B2 (ja) | モジュール基板 | |
WO2018216627A1 (ja) | 電子機器 | |
TWI475651B (zh) | 半導體裝置與相關方法 | |
JP2009129960A (ja) | 半導体装置およびその製造方法 | |
JP2016219535A (ja) | 電子回路装置 | |
JP2001244667A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4919689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |