JP2004006757A - 半導体内蔵ミリ波帯モジュール - Google Patents
半導体内蔵ミリ波帯モジュール Download PDFInfo
- Publication number
- JP2004006757A JP2004006757A JP2003086254A JP2003086254A JP2004006757A JP 2004006757 A JP2004006757 A JP 2004006757A JP 2003086254 A JP2003086254 A JP 2003086254A JP 2003086254 A JP2003086254 A JP 2003086254A JP 2004006757 A JP2004006757 A JP 2004006757A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- built
- wave band
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】ミリ波帯で動作する半導体素子からの熱を効率的に放熱し、高密度で半導体素子や回路部品を実装できる半導体内蔵ミリ波帯モジュールを提供する。
【解決手段】無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板（１０５）と、これよりも高熱伝導率の誘電体材料からなり、電気絶縁性基板（１０５）の一方の面に積層された高熱伝導基板（１０３）と、前記両基板に形成された複数の配線パターン（１１９）と、電気絶縁性基板（１０５）の内部に配置され、高熱伝導基板（１０３）にフェイスアップ実装され、配線パターン（１１９）に電気的に接続されたミリ波帯域で動作する半導体素子（１０１）と、この上に設けられた分布定数回路素子（１２１）及び能動素子（１２４）とを含み、電気絶縁性基板（１０５）の内部であって、分布定数回路素子（１２１）及び能動素子（１２４）の表面外側に空隙（１０７）を設ける。
【選択図】 図１
【解決手段】無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板（１０５）と、これよりも高熱伝導率の誘電体材料からなり、電気絶縁性基板（１０５）の一方の面に積層された高熱伝導基板（１０３）と、前記両基板に形成された複数の配線パターン（１１９）と、電気絶縁性基板（１０５）の内部に配置され、高熱伝導基板（１０３）にフェイスアップ実装され、配線パターン（１１９）に電気的に接続されたミリ波帯域で動作する半導体素子（１０１）と、この上に設けられた分布定数回路素子（１２１）及び能動素子（１２４）とを含み、電気絶縁性基板（１０５）の内部であって、分布定数回路素子（１２１）及び能動素子（１２４）の表面外側に空隙（１０７）を設ける。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体内蔵モジュールに関し、特に、マイクロ波帯又はミリ波帯において動作する半導体素子（以下、「ミリ波帯で動作する半導体素子」という。）が電気絶縁性基板の内部に配置される半導体内蔵モジュールに関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度、高機能化が一層望まれている。そのため、回路部品の高密度、高機能化に対応した回路基板が要求されている。特に半導体素子を含めた回路部品を高密度化する方法として、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板を用いることによって、半導体素子を内蔵できる回路部品内蔵モジュールが提案されている（特許文献１，２）。
【０００３】
一方、ミリ波帯で動作する半導体素子からの発熱を、外部に効率的に熱伝達して放熱できるパッケージとしては、内部に多層の配線層が設けられた凹型のセラミックパッケージの凹部に半導体を搭載して板状の蓋を用いてキャビティを設けた構成、または平坦な多層基板に半導体素子を搭載して凹部が設けられた蓋を用いて平坦な多層基板との間にキャビティを設ける構成が一般的である。さらに、放熱効率が高い例として、半導体素子に高熱伝導率材料を面接触することによる方法が提案されている（特許文献３）。
【０００４】
【特許文献１】
特開平１１−２２０２６２号公報
【０００５】
【特許文献２】
特許第３０５１７００号
【０００６】
【特許文献３】
特許第２８５６１９２号明細書
【０００７】
【発明が解決しようとする課題】
しかし、従来の高熱伝導率材料を半導体素子に面接触する構成では、半導体素子を配線基板にフェイスアップで実装した場合、半導体素子の能動面に高熱伝導率材料が接触して覆われているため、能動面における実効誘電率が空気に比べて高くなる。それにより、半導体素子の特性が変化してしまうという問題がある。
【０００８】
また、ミリ波帯で動作する半導体素子の小型化を行おうとすると、効率的に放熱できないため、従来の構成では、十分に放熱をすることができず、素子を内蔵したモジュールでの信頼性が低下するという問題があり、放熱効率高めるとともにミリ波帯で動作する半導体素子や回路部品の小型化を同時に実現することは困難であった。
【０００９】
本発明は、上記従来の問題を解決するため、ミリ波帯で動作する半導体素子からの熱を効率的に放熱して放熱効果を高め、同時に高密度で半導体素子や回路部品を実装することができる半導体内蔵ミリ波帯モジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体内蔵ミリ波帯モジュールは、
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、
前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記電気絶縁性基板の一方の面に積層された高熱伝導基板と、
前記高熱伝導基板及び前記電気絶縁性基板に形成された複数の配線パターンと、
前記電気絶縁性基板の内部に配置され、前記高熱伝導基板にフェイスアップ実装され、且つ前記配線パターンに電気的に接続されたミリ波帯域で動作する半導体素子と、
前記半導体素子上に設けられた分布定数回路素子及び能動素子とを含み、
前記電気絶縁性基板の内部であって、且つ前記分布定数回路素子及び前記能動素子の表面外側に空隙が設けられていることを特徴とする。
【００１１】
【発明の実施の形態】
本発明は、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなる高熱伝導基板と、前記高熱伝導基板及び前記電気絶縁性基板に形成された複数の配線パターンと、前記電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたマイクロ波または、ミリ波により動作する半導体素子と、前記電気絶縁性基板の内部で且つ前記半導体素子上の配線パターンによる受動回路素子及び能動素子の周辺に空隙が設けたものである。これにより、ミリ波帯で動作する半導体素子からの熱を効率的に放熱して放熱効果を高め、同時に高密度で半導体素子や回路部品を実装することができ、小型化することができる。
【００１２】
本発明の半導体内蔵ミリ波帯モジュールによると、半導体素子とヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができる。このため、従来の金属ベースプレート上に半導体素子をダイボンディングした場合に比べて、高効率に放熱することができる。また、電気的な配線を自由に配置することができる。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。また、半導体素子は外気から遮断されているため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。
【００１３】
なお、電気絶縁性基板を構成する混合物に含まれる無機フィラーは、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２から選ばれる少なくとも一つの無機フィラーを含むことが望ましい。これらの無機フィラーを用いることにより放熱性に優れた電気絶縁性基板が得られる。また、無機フィラーを選ぶことで電気絶縁性基板の熱膨張係数を調節して、半導体素子の熱膨張係数に整合させることができるため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。ここで、電気絶縁性基板の抵抗値は、室温（２５℃）で１×１０１０Ω・ｍ以上である。
【００１４】
また、高熱伝導基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックスより構成されていることが望ましい。これらの材料を用いることにより放熱性に優れた高熱伝導基板が得られる。ここで、高熱伝導基板は、電気絶縁性基板の熱伝導率よりも高い熱伝導率を有する誘電体材料で形成される基板あり、例えばＡｌ２Ｏ３（１８〜３３Ｗ／ｍ・Ｋ）、ＢｅＯ（２６０Ｗ／ｍ・Ｋ）、ＢＮ（６００Ｗ／ｍ・Ｋ）、ＡｌＮ（１５０〜２１０Ｗ／ｍ・Ｋ）、ＳｉＣ（２００〜２８０Ｗ／ｍ・Ｋ）である。
【００１５】
また、半導体素子は、Ｓｉ，ＧａＡｓ，ＳｉＧｅ，ＩｎＰ及びＳｉＣを含む物質から選ばれる少なくとも一つの半導体により構成されていることが望ましい。これらの半導体素子を用いることにより周波数の高い領域において周波数特性に優れた半導体内蔵ミリ波帯モジュールが得られる。
【００１６】
また、半導体素子は、前記電気絶縁性基板によって外気から遮断されていることが望ましい。半導体素子が外気から遮断されることにより湿度による半導体素子の信頼性低下を防止できる。
【００１７】
本発明のモジュールにおいては、電気絶縁性基板の他方の面に第２の高熱伝導基板が積層されていてもよい。このようにすると、電気絶縁性基板の両側に高熱伝導基板を備えたことで、使用時の温度変化に対してモジュール全体の反りの影響を防ぐことができる。さらに、高熱伝導基板を薄くした場合においても反りの影響を防ぐことができる。また、フィルム状の樹脂材料を用いた場合においても反りを防ぐことができ、モジュールの全高もしくは総厚を薄くすることができる。その結果、半導体素子とヒートシンクの間の物理的な距離を短くできるため、半導体素子直下の高熱伝導基板内に放熱用のサーマルビアホールを設けた場合さらに効率的に半導体素子を放熱することができる。
【００１８】
前記モジュールにおいては、空隙が前記第２の高熱伝導基板の周辺に形成されていてもよい。このようにすると、半導体内蔵ミリ波帯モジュールを製造する工程において、後述する第１の実施の形態の製造方法で説明する、空洞を形成するための第１の貫通孔と第２の貫通孔に導電性樹脂組成物が充填された板状体を作製する場合、１枚の混合物に第２の貫通孔を形成した後に導電性樹脂組成物を充填し、次に空洞を形成するための第１の貫通孔を形成して板状体を作製することができ、より効率よく半導体内蔵ミリ波帯モジュールを製造することができる。
【００１９】
また、前記電気絶縁性基板の他方の面に、前記電気絶縁性基板よりも低誘電損失の材料からなる低損失基板を備え、前記低損失基板に形成された複数の配線パターンと、前記電気絶縁性基板の内部に配置され且つ前記低損失基板上に設けられたフィルタ素子と、前記フィルタ素子の表面に接する領域に空隙を設けてもよい。このようにすると、高効率に放熱することができると同時に電気的な配線を自由に配置することができる。また、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。さらに、フィルタ素子を内蔵しても、フィルタ素子の周辺に空隙が形成されているため、フィルタ素子を内蔵しても電気絶縁性基板を形成する樹脂組成物の影響を受けることない。このため、低損失のフィルタ素子を内蔵することができ、半導体素子と最短で接続することができる。その結果、接続による損失を低減することができる。
【００２０】
なお、前記低損失基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックス材料であることが好ましい。また、前記低損失基板は、熱変形温度が１８０℃以上、好ましくは２００℃以上である。熱変形温度を１８０℃以上以上としたのは、本発明のモジュールを形成する際の積層工程で１７５℃までの温度がかかる場合があるからである。本発明で使用できる耐熱性樹脂としては、フッ素樹脂、ポリイミド（ＰＩ）樹脂、アラミド樹脂（メタ系及びパラ系を含む）、ポリエステル樹脂、ポリアミドイミド樹脂、ポリエステルイミド樹脂、ポリエーテルケトン（ＰＥＫ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリスルホン（ＰＳ）樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂、ポリベンゾイミダゾール、液晶ポリマー及びポリベンゾシクロブテンから選ばれる少なくとも１種類の樹脂を挙げることができる。フッ素樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）、ポリ弗化ビニリデン（ＰＶＤＦ）、ポリ弗化ビニル（ＰＶＦ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン−エチレン共重合体（ＰＥＴＦＥ）等がある。前記の材料であれば、低損失基板上に作製するフィルタ素子の挿入損失を低減して高性能なフィルタを得ることができる。
【００２１】
前記において、例えば平均粒径１２μｍのアルミナ粉末９０重量％と、ビスフェノールＡ型エポキシ樹脂８重量％と、硬化剤２重量％を配合して形成した電気絶縁性基板の誘電率は約０．０２であるが、前記のような低損失基板の誘電率は、約０．００２程度である。
【００２２】
また、本発明の半導体内蔵ミリ波帯モジュールは、半導体素子上に設けられた分布定数回路素子及び能動素子と、前記低誘電損失基板上に設けられたフィルタ素子とが、同一空隙内に設けられていてもよい。このようにすると、効率よく半導体素子とフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールを製造することができる。
【００２３】
また、前記空隙内の分布定数回路素子と対向する面にシールド導体を設けてもよい。これにより、シールド導体により半導体素子とフィルタ素子間等の信号の漏洩を防ぐことができることに加えて、半導体内蔵ミリ波帯モジュールを製造する際における空隙形成時の樹脂の軟化による空隙形状の変形を低減することができる。
【００２４】
また、前記シールド電極は複数の空隙で共有されていてもよい。これにより、電気絶縁体基板の層数低減し、効率よく製造できる。
【００２５】
また、前記電気絶縁性基板の内部に配置され前記配線パターンに電気的に接続された回路部品を備えていてもよい。これにより、回路部品を内蔵していても、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減でき、高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【００２６】
なお、回路部品は、前記電気絶縁性基板によって外気から遮断されていることが望ましい。回路部品が外気から遮断されることにより湿度による回路部品の信頼性低下を防止できる。
【００２７】
本発明のさらに別の半導体内蔵ミリ波帯モジュールは、無機フィラーと熱硬化性樹脂とを含む混合物からなる第１及び第２の電気絶縁性基板と、前記第１の電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記第１の電気絶縁性基板の一方の面に積層された高熱伝導基板と、前記１の電気絶縁性基板よりも低誘電損失の材料からなる第１及び第２の低損失基板と、前記高熱伝導基板、前記第１及び第２の電気絶縁性基板、第１及び第２の低損失基板に形成された複数の配線パターンと、前記第１の電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたミリ波帯で動作する半導体素子と、前記半導体素子上に設けられた分布定数回路素子及び能動素子と、前記第１の電気絶縁性基板の内部で且つ前記半導体素子上の分布定数回路素子及び能動素子の周辺に空隙と、前記第２の電気絶縁性基板の内部に配置され前記第２の低損失基板の配線パターンに電気的に接続された回路部品とを備え、前記第１の低損失基板は前記第１の電気絶縁性基板の他方の面に積層され、前記第２の電気絶縁性基板は前記第１の低損失基板及び前記第２の低損失基板の間に積層されたものである。
【００２８】
この半導体内蔵ミリ波帯モジュールによると、半導体素子を効率的に放熱し、ベアチップ状態の特性と同等の特性が得られる。また、低損失のフィルタと短配線で接続でき、高周波特性に優れる。さらに、製造時の歩留まりと信頼性が高いことに加えて、複数の低誘電損失基板上に搭載される回路部品と半導体素子もしくはフィルタ素子等の間の配線長を、低誘電損失基板を多層に積層せず２次元上に配置したときに比べて極めて短く接続することができる。このため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【００２９】
本発明のさらに別の半導体内蔵ミリ波帯モジュールは、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記電気絶縁性基板の一方の面に積層された高熱伝導基板と、前記電気絶縁性基板よりも低誘電損失の材料からなり、前記電気絶縁性基板の他方の面に積層された低損失基板と、前記高熱伝導基板及び前記電気絶縁性基板及び低損失基板に形成された複数の配線パターンと、前記高熱伝導基板もしくは前記低損失基板上に設けられた高周波信号出力端子及び外部信号入力端子と、前記電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたミリ波帯で動作する半導体素子と、前記半導体素子上に設けられた分布定数回路素子及び能動素子と、前記電気絶縁性基板の内部に配置され且つ前記低損失基板上に設けられたフィルタ素子と、前記電気絶縁性基板の内部で且つ前記半導体素子上の分布定数回路素子及び能動素子及び前記フィルタ素子の周辺に空隙が設けられており、前記外部信号入力端子と前記フィルタ素子の入力端子とが電気的に接続されており、前記フィルタ素子の出力端子と前記半導体素子の入力端子が電気的に接続されており、前記半導体素子の出力端子と高周波信号出力端子が電気的に接続されたものである。
【００３０】
この半導体内蔵ミリ波帯モジュールによると、半導体素子が高出力用のパワーアンプの場合、１つの半導体内蔵ミリ波帯モジュールで送信機能を１つにまとめた送信モジュールが得られ、ミリ波帯信号の通信機を構成する場合において部品点数を削減することができる。また、半導体素子が低雑音増幅器の場合、受信モジュールが得られる。さらに、複数の半導体素子を用いた半導体内蔵ミリ波帯モジュールでは、送受信機能を一体にしたミリ波帯フロントエンドモジュールを得ることができる。
【００３１】
以下、本発明に関する半導体内蔵ミリ波帯モジュールの具体的な実施の形態について、図面を使用して具体的に説明する。なお、下記の実施例においては、同一の符号を付与した部品は同一部品を示すので、説明を省略する場合がある。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００３３】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図１を参照しながら説明する。図１において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサは、ワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００３４】
半導体素子１０１は、ミリ波帯域で動作する半導体素子であり、ミリ波帯としては、一般的には３０ＧＨｚ以上であり、例えば３２ＧＨｚ、６０ＧＨｚ、７２ＧＨｚなどである。特殊なものとしては、２６ＧＨｚもある。
【００３５】
半導体素子１０１上には能動素子１２４と、その能動素子間を接続するための配線やスタブを用いた整合回路，結合線路、フィルタ、バイアス用スタブなど、パターンを用いた受動回路素子（以下、「分布定数回路素子」と称す。）１２１が形成されている。前記においてスタブとは、配線のインピーダンスを調整するための分岐部が設けられた配線で、端部が開放終端もしくはビアホール等を用いて接地層に電気的に接続されている。例えば、分岐部からの配線長を、伝播する信号の波長の１／４の長さに調整し、配線端を開放もしくは短絡させることで、分岐部がそれぞれ短絡または開放の状態になる。これらは特にトランジスタの入力端子や出力端子に接続され、入出力インピーダンスの調整用に用いられる。また、能動素子１２４としては、バイポーラトランジスタ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはダイオードなどである。
【００３６】
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と半導体素子１０１上に設けられた分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されている。
【００３７】
この空隙１０７は、少なくとも半導体素子上の分布定数回路１２１や能動素子１２４が電気絶縁性基板１０５と接触しないようにするためのものであり、空隙の大きさや形は特に限定されない。好ましくは、空隙１０７の壁と各素子との最小の隙間は約１００μｍ以上のスペースである。分布定数回路や能動素子は、通常空気（誘電率１）に接することを前提に設計され作成されていることから、空隙を設けることが必要である。ただし、空隙の形状は一定しているのが好ましい。更にコンパクトにモジュールを製造するためには、必要最小限の空隙で一定のスペースであることが好ましい。
【００３８】
空隙の形状は、半導体素子上に設けられた配線や能動素子が配置された部分に設けられるため、それらの配置によって任意に変更してもよい。例えば、ＧａＡｓ製２６ＧＨｚ帯高出力増幅半導体素子（消費電力５Ｗ、１ｄＢ利得圧縮点における出力が３０ｄＢｍ）では、１つのチップに複数の増幅器が内蔵され、それぞれの増幅器の出力電力を合成するための分布定数線路（図１４参照）も同一のチップ内に形成されたＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）となっている。図１４は分布定数線路を用いたウィルキンソン型分配合成器の例の回路図を模式的に示す。入力ポート１６１から波長がλの信号を入力し、第１の出力ポート１６２及び、第２の出力ポート１６３からそれぞれ信号が分配されて出力される。第１の出力ポートと第２の出力ポートにそれぞれ５０Ωの負荷が接続された系の場合、入力ポートと出力ポートの間には特性インピーダンスがそれぞれ７０．７Ωでしかも入力される信号の波長の１／４の長さを持つ第１の分布定数線路１７１と第２の分布定数線路１７２が設けられている。また第１の出力ポートと第２の出力ポート間には１００Ωの抵抗１７３が接続される。このような構成とすることで、入力した信号の半分の電力が同位相で第１の出力ポート及び第２の出力ポートからそれぞれ出力される。このような第１の分布定数線路や第２の分布定数線路は半導体素子上に設ける場合、通常マイクロストリップ線路の構成がとられる。この場合、信号が伝搬する線路は空気層と接する状態でインピーダンスを所望の値になるよう作製する。マイクロストリップ線路と接する領域に樹脂層が形成された場合、空気層が設けられた状態に比べて実効誘電率が変化するため、特性インピーダンスが所望の値からずれてしまう。また、電磁波は媒質中において媒質の誘電率に依存して波長が変化する性質を有していることから、マイクロストリップ線路の表面に樹脂層が設けられた場合には空気層が設けられた場合に比べて波長が短くなる。このため、第１の分布定数線路及び第２の分布定数線路は波長の１／４の長さでなくなってしまう。それにより、入力した信号の一部が入力ポートに出力し残りが出力ポートへ出力されるため、効率的に分配できなくなる。よって、半導体素子内に設けられた能動素子及び分布定数線路の形成されている領域に空隙を設ける。
【００３９】
図１５は半導体素子と半導体素子上に設けられた能動素子及び分布定数回路素子と空隙との関係を模式的に示した上面図である。半導体素子１０１は高熱伝導基板１０３上にフェイスアップで実装されている。高熱伝導基板１０３上に設けられた入力側配線パターン１８１及び出力側配線パターン１８２は、半導体素子１０１上のパッド１９１ａ，１９１ｂとワイヤ１３１ａ，１３１ｂを介してワイヤボンディングされている。また、配線パターン１１９上に搭載されているバイパスコンデンサ１３３とパッド１９１ｃもワイヤ１３１ｃを介して接続されている。半導体素子１０１上には複数の能動素子１２４及び複数の分布定数回路素子１２１が設けられている。能動素子１２４同士は例えばＦＥＴであり、ＦＥＴで増幅された信号の電力を効率的に分配及び合成するために分布定数回路素子１２１を介して電気的に接続されている。点線Ａで囲った部分の内部には空隙が設けられている。能動素子１２４及び能動素子間を接続する分布定数回路素子１２１は必ず空隙内に形成される。
【００４０】
さらに、半導体素子上の一部の領域に接するように電気絶縁性基板を設け、空隙の寸法の最小幅を半導体素子よりも小さくすることで、空隙を安定して形成することができる。その結果、半導体素子上に設けられている能動素子及び分布定数線路の実効誘電率が安定する。この場合、半導体素子の一部が電気絶縁性基板に埋設された状態となる。空隙の寸法が変形すると、能動素子及び分布定数線路の電磁界分布が変化するため実効的な誘電率が変化する。そのため、空隙部分に形成された配線が分布定数線路の場合、特性インピーダンスが変わるため信号特性が変化する。
【００４１】
なお、半導体素子上で分布定数回路１２１や能動素子１２４が存在していない領域では、図１に示すように電気絶縁性基板１０５が半導体素子１０１の表面と接触していても構わない。
【００４２】
また、ビア導体１１１を介して高熱伝導基板１０３に形成された配線パターン１１９は、電気絶縁性基板１０５上に設けられた外部電極１１３と電気的に接続されている。高熱伝導基板１０３の半導体素子１０１に対向する面には、放熱用のヒートシンク１１５が接着剤層１０４によって一体化されて搭載されている。ヒートシンクはアルミダイカストなどを用い、表面積を増加させて熱を逃がしやすいようにフィン等が設けられている。フィンの形状は発熱素子の発熱量、使用時の周囲温度、発熱素子からヒートシンク接続部までの熱抵抗によって任意に用いられる。例えば、フィンの形状として、厚さが０．５〜２ｍｍで高さが２ｍｍ〜９０ｍｍまで必要に応じて使われる。高熱伝導基板とヒートシンクの接合は、信越化学工業製高熱伝導性シリコーンオイルコンパウンド（商品名）”Ｇ７６５”を印刷などの方法により、高熱伝導基板上のヒートシンクと接合する領域に、厚さ２００μｍ以下で供給し、その後ヒートシンクを重ね、例えば１×１０５Ｐａの圧力で加圧する。これによってヒートシンクを高熱伝導基板に接合できる。また、ヒートシンクは、半導体内蔵ミリ波帯モジュールの熱が伝達されるアルミなどの金属を用いた筐体で共用することもできる（図１７）。このヒートシンク１１５は、必要に応じて取りつければ良い。これは、以下の実施の形態でも同様である。
【００４３】
図１において、電気絶縁性基板１０５は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などから選ばれる少なくとも一つを用いることができる。無機フィラーは、混合物に対して７０重量％以上９５重量％以下の範囲であることが好ましい。また、無機フィラーの平均粒子径は、０．１μｍ〜１００μｍ以下であることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂を選ぶことができる。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。混合物は、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。
【００４４】
具体的には平均粒径１２μｍのアルミナ粉末９０重量％とビスフェノールＡ型エポキシ樹脂８重量％と硬化剤２重量％を配合した厚み２００μｍの電気絶縁性基板を作製した。
【００４５】
配線パターン１１９は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物で形成する。配線パターンとして薄膜導体を用いた場合、熱伝導性基板１０３にスパッタリング法等によりＮｉ／Ｃｒ，Ａｕによる導体を形成する。
【００４６】
また、高周波信号を伝送する熱伝導性基板１０３上の配線パターン１１９はマイクロストリップ線路やコプレーナ線路などの高周波用伝送線路が用いられる。
【００４７】
半導体素子１０１は金属フィラーもしくは無機フィラーと熱硬化性樹脂とを含む混合物からなる樹脂組成物や、はんだなどを用いて高熱伝導基板１０３にダイボンドされる。はんだは、鉛スズ系の共晶はんだ、高温はんだ、または金スズはんだなどを用いることができ、樹脂組成物としては、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂を選ぶことができる、フィラーとしてたとえば、銀、銀パラジウム、銅、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などを用いることができる。金スズはんだ等は半導体素子１０１と高熱伝導基板１０３の間の熱抵抗が低できるため特に好ましい。具体的には、厚さ５００μｍのＡｌＮ製基板に、厚さ３０μｍのリボン状のＡｎＳｎハンダ（Ａｕ８０重量％）を用いて、ＧａＡｓ製半導体素子をダイボンドした。
【００４８】
図１に示した半導体内蔵ミリ波帯モジュールでは、半導体素子１０１に設けられた能動素子やパターンを用いた受動回路素子１２１の周辺に空隙１０７が形成されているため、半導体素子１０１単体での高周波特性に比べて半導体内蔵ミリ波帯モジュールにした場合においても特性が変化することがない。
【００４９】
同時に、半導体素子１０１の裏面は高熱伝導基板１０３に低熱抵抗率の材料を用いて接合されているため効率的に放熱して放熱効果を高めることができる。
【００５０】
また、半導体内蔵ミリ波帯モジュールでは、電気絶縁性基板１０５に用いる無機フィラーを選択することによって、電気絶縁性基板１０５の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。電気絶縁性基板１０５の線膨張係数を熱伝導性基板１０３と略等しくすると、温度変化によるクラックの発生等を防止することができるため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。
【００５１】
また、半導体内蔵ミリ波帯モジュールでは、電気絶縁性基板１０５によって半導体素子１０１を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、本実施形態の半導体内蔵ミリ波帯モジュールは、電気絶縁性基板１０５の材料として、無機フィラーと熱硬化性樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がない。
【００５２】
次に、本発明の半導体内蔵ミリ波帯モジュールの作製方法の一例について図２Ａ〜図２Ｇを用いて説明する。図２Ａ〜図２Ｇは半導体内蔵ミリ波帯モジュールの製造工程の実施形態を示す断面図である。
【００５３】
まず、図２Ａに示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物シート１５０ａを形成した。板状の混合物シート１５０ａは、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成できる。なお、板状の混合物シート１５０ａを、熱硬化性樹脂の硬化温度で熱処理をしてもよい。例えば熱硬化性エポキシ樹脂を使用したときには熱処理条件は、温度が１２０℃で１５分間保持であった。前記熱硬化性エポキシ樹脂は、硬化開始温度が１３０℃であるため、前記熱処理条件下では、半硬化又は部分硬化状態（Ｂステージ）であり、以降の工程で加熱により再度溶融させることができる。前記のように熱処理をすることによって、混合物シート１５０ａの可撓性を維持しながら粘着性を除去することができるため、その後の処理が容易になる。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。
【００５４】
その後、図２Ｂに示すように、混合物シート１５０ｂの所望の位置に第１の貫通孔１４０を形成した。第１の貫通孔１４０は、たとえば、レーザ加工、ドリルによる加工または金型による加工で形成することができる。レーザ加工は、微細なピッチで第１の貫通孔１４０を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。
【００５５】
第１の貫通孔１４０は、後に説明する半導体素子が設けられた高熱伝導基板と重ね合わせの後積層する際、半導体素子上の能動素子と配線パターンを用いた分布定数回路素子と接する領域に形成することが望ましい。
【００５６】
次に、第１の貫通孔１４０が設けられた混合物シート１５０ｂと、貫通孔が設けられていない混合物シート１５０ａを位置合わせして重ね、９．８×１０５Ｐａで加圧することにより一体化した。
【００５７】
その後、図２Ｃに示すように、一体化された混合物シート１５０ｃの所望の位置に第２の貫通孔１４１を形成した。第２の貫通孔１４１は第１の孔１４０と同様の方法を用いて形成した。なお、第２の貫通孔１４１は、ペースト状混練物を成型して板状の混合物シート１５０ｃを形成する際に、同時に形成してもよい。
【００５８】
その後、図２Ｄに示すように、第２の貫通孔１４１に導電性樹脂組成物１４２を充填することによって、第２の貫通孔１４１に導電性樹脂組成物１４２が充填された板状体を形成した。
【００５９】
図２Ａ〜図２Ｄの工程と平行して、図２Ｅに示すように高熱伝導基板１０３を準備した。その材料としてＡｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などを用いることができる。ＡｌＮやＳｉＣなどが放熱効果が高いことから好ましい。このような高熱伝導基板１０３にＧａＡｓやＩｎＰなどからなる半導体素子１０１をダイボンディングした後、ワイヤ１３１により配線パターン１１９にワイヤボンディングした。
【００６０】
半導体素子１０１は例えば寸法が縦：４ｍｍ、横：２．５ｍｍ、厚さ５０μｍで、消費電力が５ＷのＧａＡｓ製半導体素子を用いた。厚さ５００μｍのＡｌＮ製基板に厚さ３０μｍのリボン状のＡｎＳｎハンダ（Ａｕ８０重量％）を用いてダイボンドした。ダイボンドする際は、窒素雰囲気中においてカーボン製治具により半導体素子を位置決めし、３２０℃で１０秒保持する条件で行った。半導体素子をダイボンドする際、合金系のハンダで接合すると、熱膨張係数の違いにより接合部に応力が発生する。そのため、半導体素子とダイボンド用基板との熱膨張係数を合わせた材料系を選択することができる。その後、エポキシテクノロジー社製導電性エポキシ接着剤（商品名）”Ｈ２０Ｅ”をディスペンス法によりＡｌＮ基板上に供給した後、０．５ｍｍ角のバイパスコンデンサを搭載し、温度１５０℃で１５分間保持により硬化し、バイパスコンデンサ１３３をＡｌＮ基板上に実装した。その後、半導体素子とＡｌＮ基板上の配線１１９及びバイパスコンデンサ１３３を線径２５μｍのＡｕワイヤを用いて温度が１５０℃のヒーターステージ上でワイヤボンディングを行った。ダイボンディングは銀等の金属が分散された樹脂組成物を用いることができるが、放熱効果を高めるために、金スズはんだや鉛スズはんだ等を用いることができる。分布定数回路素子１２１と能動素子１２４も同様にダイボンディングによりＡｌＮ基板上に実装した。
【００６１】
その後、半導体素子１０１を実装した高放熱基板１０３と、図２Ｄに示す板状体の混合物シート１５０ｃ及び銅箔１４３を位置合わせして重ねた。
【００６２】
次に図２Ｆに示すように、熱プレスを用いてプレス温度１２０℃、圧力９．８×１０５Ｐａで５分間加熱加圧した。これにより、混合物シート１５０ｃ中の熱硬化樹脂が加熱により溶融軟化するため、半導体素子１０１が埋設された板状体１０５が形成でき、導電性樹脂組成物１４２も圧縮されてビア導体１１１が形成された。その後、これを加熱することによって、板状体１０５及びビア導体１１１中の熱硬化性樹脂を硬化させた。これにより、半導体素子が埋設され半導体素子上の能動素子１２４と、分布定数回路素子１２１と接する領域にそれぞれ空洞１０７が形成された。
【００６３】
前記の加熱温度は、混合物シート１５０ｃ及び導電性樹脂組成物１４２中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行う。この工程によって、銅箔１４３と熱伝導性基板１０３と電気絶縁性基板１０５とが機械的に強固に接着する。また、ビア導体１１１によって、銅箔１４３が電気的に接続される。なお、加熱によって混合物シート１５０ｃ及び導電性樹脂組成物１４２中の熱硬化性樹脂を硬化させる際に、加熱しながら９．８×１０５Ｐａ（ｂｅｓｔ）〜１．９６×１０７Ｐａの圧力で加圧することによって、半導体内蔵ミリ波帯モジュールの機械的強度をさらに向上させることができる。加熱条件は１７５℃で６０分間保持した。これにより混合物シート１５０ｃ中のエポキシ樹脂および、導電性樹脂組成物中のエポキシ樹脂が硬化する。これは以下の実施形態において同様である。
【００６４】
その後、図２Ｇに示すように、銅箔１４３をエッチング加工することによって外部電極１１３を形成した。このようにして、半導体内蔵ミリ波帯モジュールを形成した。なお、本実施の形態では、貫通孔１４１に充填する導電性物質として導電性樹脂組成物１４２を用いたが、熱硬化性の導電性物質であれば特に限定されるものではない。
【００６５】
上記のように構成された半導体内蔵ミリ波帯モジュールは、半導体素子と、ヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができた。このため、従来の金属ベースプレート上に半導体素子をダイボンディングした場合に比べて高効率に放熱することができ、電気的な配線を自由に配置することができた。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができた。また、半導体素子は外気から遮断されているため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られた。
【００６６】
（第２の実施の形態）
図３は本発明の第２の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００６７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図３を参照しながら説明する。図３において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００６８】
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されている。電気絶縁性基板１０５の両側には高熱伝導基板１０３，１０３ａが設けられており、高熱伝導基板１０３上に設けられた配線パターン１１９は、電気絶縁性基板１０５に設けられたビア導体１１１と、下側高熱伝導基板１０３ａに設けられたビア導体を介して外部電極１１３に電気的に接続されている。高熱伝導基板１０３の外側の面には、熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【００６９】
高熱伝導基板としては、第１の実施の形態において説明した材料に加えて、ＰＴＦＥ、ビスマレイミドトリアジン、ＰＰＯ、ＰＰＥ、液晶ポリマー、ポリベンゾシクロブテン、ポリイミド等から選ばれるフィルム状の樹脂材料を選ぶこともできる。
【００７０】
セラミックス材料を用いた高熱伝導基板としては、半導体内蔵ミリ波帯モジュールの製造工程上、基板の取扱性から基板厚さを通常１００μｍ以上で選定することが可能であるが、フィルム状の樹脂材料を用いる場合、１００μｍ以下の厚さにすることが可能であるため、小型化するためにはフィルム状の樹脂材料を用いることが好ましい。
【００７１】
上記のように構成された半導体内蔵ミリ波帯モジュールは、第１の実施の形態において説明した効果に加えて、電気絶縁性基板の両側に同一の材料を備えたことで、使用時の温度変化に対してモジュール全体の反りの影響を防ぐことができた。さらに、高熱伝導基板を薄くした場合においても、反りの影響を防ぐことができ、フィルム状の樹脂材料を用いた場合においても反りを防ぐことができた。また、モジュールの全高もしくは総厚を薄くすることができた。その結果、半導体素子とヒートシンクの間の物理的な距離を短くできるため、半導体素子直下の高熱伝導基板内に放熱用のサーマルビアホールを設けた場合さらに効率的に半導体素子を放熱することができた。ここで、サーマルビアホールとは、貫通孔に放熱用のフィラーを充填したものであり、用途によって、通常の電気的導通を図るためのビアホールと機能を兼用することもできる。
【００７２】
（第３の実施の形態）
図４は本発明の第３の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００７３】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図４を参照しながら説明する。図４において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００７４】
電気絶縁性基板１０５の両側には第１及び第２の高熱伝導基板１０３，１０３ａが設けられており、第１の高熱伝導基板１０３上に設けられた配線パターン１１９は、ビア導体１１１と、第２の高熱伝導基板である下側高熱伝導基板１０３ａに設けられたビア導体を介して外部電極１１３に電気的に接続されている。第１の高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【００７５】
半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されており、空隙形状の半導体素子１０１と対向する面は高熱伝導基板に接して形成されており、残りの側面は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と接するように形成されている。つまり、空隙１０７は電気絶縁性基板１０５を貫通するような形状となっている。
【００７６】
（第４の実施の形態）
図５は、本発明の第４の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００７７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図５を参照しながら説明する。図５において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００７８】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。
【００７９】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。
【００８０】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板１１７上に設けられたフィルタ素子１２５と接する領域には、空隙１０７が形成されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【００８１】
次に、本発明の半導体内蔵ミリ波帯モジュールの作製方法の一例について図６Ａ〜図６Ｆを用いて説明する。図６Ａ〜図６Ｆは半導体内蔵ミリ波帯モジュールの製造工程の実施形態を示す断面図である。
【００８２】
まず第１の実施の形態で説明した方法で、板状体１５０ａを３層分作製した（図６Ａ）。そのうち１層分の第１の板状体１５０ｂには、半導体素子上の能動素子と配線パターンを用いた分布定数回路素子と接する領域に第１の貫通孔１４０を形成した。
【００８３】
次に、もう１層分の第２の板状体１５０ｄには、積層時に低誘電損失基板上に設けられたフィルタ素子の周辺に第３の貫通孔１４４を形成した。次に、残りの貫通孔を形成していない第３の板状体１５０ｃを中心にして両側から第１の板状体と第２の板状体を位置あわせして重ね、更にその外側にポリエチレンテレフタレートなどからなる樹脂フィルム１４５を重ね、加圧することによりそれらを一体化した（図６Ｂ）。
【００８４】
その後、図６Ｃに示すように、一体化された板状体１５０ｅの所望の位置に第２の貫通孔１４１を形成することによって、第２の貫通孔１４１が形成された板状体を形成した。第２の貫通孔は第１の貫通孔と同様の方法を用いて形成した。
【００８５】
その後、図６Ｄに示すように、第２の貫通孔１４１に導電性樹脂組成物１４２を充填することによって、第２の貫通孔１４１に導電性樹脂組成物１４２が充填された板状体１５０ｅを形成した。
【００８６】
図６Ａ〜図６Ｄの工程と平行して、図６Ｅに示すように、ＡｌＮ等からなる高熱伝導基板１０３に、配線パターン１１９を形成し、その上にＧａＡｓやＩｎＰなどからなる半導体素子１０１をダイボンディングした後、ワイヤ１３１によりワイヤボンディングした。半導体素子１０１とバイパスコンデンサ１３３ともワイヤ１３１を介してワイヤボンディングにより電気的に接続した。さらに半導体素子１０１上に分布定数回路素子１２１と能動素子１２４をダイボンディングした。
【００８７】
その後、半導体素子１０１を実装した高放熱基板１０３と、図６Ｄの板状体と、フィルタ素子１２５と配線１１３とビア導体が形成された低誘電損失基板１１７とを位置合わせして重ねた。
【００８８】
低損失基板１１７は、前記したセラミックス材料または耐熱性樹脂で形成し、好ましい厚みは、０．１ｍｍ〜１ｍｍの範囲である。
【００８９】
その後、図６Ｆに示すように、位置合わせして重ねて熱プレスを用いてプレス温度１２０℃、圧力９．８×１０５Ｐａで５分間加熱加圧した。これにより、半導体素子１０１が埋設された板状体を形成した。その後、これを加熱することによって、板状体及び導電性樹脂組成物中の熱硬化性樹脂を硬化させた。これにより、半導体素子１０１が埋設され半導体素子１０１上の能動素子１２４と分布定数回路素子１２１と接する領域と低誘電損失基板１１７上のフィルタ素子１２５が形成された領域と接する領域に空隙１０７が形成された板状体１０５を形成した。加熱は、板状体１５０ａ〜１５０ｅ及び導電性樹脂組成物１４２中の熱硬化性エポキシ樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、板状体は電気絶縁性基板１０５となり、導電性樹脂組成物はビア導体１１１となる。この工程によって、低誘電損失基板と熱伝導性基板１０３と電気絶縁性基板１０５とが機械的に強固に接着する。
【００９０】
上記のように構成された半導体内蔵ミリ波帯モジュールの半導体素子表面の能動素子からの発熱は、半導体素子からダイボンド用接合材及び高熱伝導性基板を経由して放熱される。半導体素子を電気絶縁性基板の熱伝導率よりも高い熱伝導率の高熱伝導性基板に接合することにより平面方向に放熱経路を拡大することができ、実質的な熱抵抗を低減できる。そしてこの場合、半導体素子の裏面がダイボンドされた高熱伝導性基板にヒートシンクを接合することにより、高熱伝導性基板をマザー基板に搭載してマザー基板とヒートシンクを接合する構成に比べて熱経路を短縮し、ひいては熱抵抗を低減することになるため、高効率に放熱することができる。
【００９１】
また、さらに、ヒートシンクは、半導体内蔵ミリ波帯モジュールが搭載される筐体と一体化することにより部品コスト及び組立コストを低減できる。
【００９２】
また、電気的な配線を自由に配置することができ、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。加えて、フィルタ素子を内蔵しても、フィルタ素子に接する領域に空隙が形成されているため、半導体素子とフィルタ素子を内蔵しても電気絶縁性基板を形成する樹脂組成物の影響を受けない。このため、低損失のフィルタ素子を内蔵することができ、半導体素子と最短で接続することができるため、接続による損失を低減することができる。
【００９３】
（第５の実施の形態）
図７は本発明の第５の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００９４】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図７を参照しながら説明する。図７において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００９５】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７の外側には、導体ビアと接続する外部電極１１３が形成されている。
【００９６】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。高熱伝導基板１０３の外側の面には熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【００９７】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板１１７上に設けられたフィルタ素子１２５と接する領域には空隙１０７が形成されており、１つの空隙内に半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と異なる層である低誘電損失基板１１７上に設けられたフィルタ素子１２５が設けられており、分布定数回路素子１２１や能動素子１２４とフィルタ素子１２５が設けられた空隙１０７は単一の貫通孔が形成された電気絶縁性基板内に設けられている。つまり、図５に示した構造とは違って、分布定数回路素子の周辺の空隙とフィルタ素子の周辺の空隙とが共有されている。
【００９８】
上記のように形成された半導体内蔵ミリ波帯モジュールでは、本実施の形態における半導体内蔵ミリ波帯モジュールを製造する工程において、第４の実施の形態の製造方法で説明した、図６Ｄに示す空洞を形成する第１の貫通孔と第２の貫通孔に導電性樹脂組成物が充填された板状体を作製する場合、１枚の混合物１５０に第２の貫通孔を形成した後に導電性樹脂組成物を充填し、次に空洞を形成するための第１の貫通孔を形成して板状体を作製することができ、より容易に半導体素子とフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールを製造することができる。
【００９９】
（第６の実施の形態）
図８は本発明の第６の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１００】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図８を参照しながら説明する。図８において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１０１】
半導体素子１０１には能動素子１２４の他に能動素子間を接続するための配線やスタブを用いた整合回路，結合線路、フィルタ、バイアス用スタブ、キャパシタ、インダクタなどパターンを用いた分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７の外側には、導体ビアと接続する外部電極１１３が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで、積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。高熱伝導基板１０３の外側の面には熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【０１０２】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４の周辺と低誘電損失基板１１７上に設けられたフィルタ素子１２５の周辺には、それぞれ空隙１０７が形成されている。空隙１０７の分布定数回路素子１２１や能動素子１２４やフィルタ素子１２５と接する面に対向する面はシールド導体１２６が形成されている。
【０１０３】
ここでシールド導体１２６には金属を用いることができ、特に金属箔が好ましい。なお、本実施の形態においては、シールド導体として銅箔を用いた。
【０１０４】
なお、前述のシールド導体を用いることは本実施の形態に限られるものではなく、前述の各実施の形態や後述の実施の形態など他の実施の形態に用いることも可能である。
【０１０５】
上記のように形成された半導体内蔵ミリ波帯モジュールでは、第４の実施の形態で説明した効果に加えて、シールド導体により半導体素子とフィルタ素子間等の信号の漏洩を防ぐことができることに加えて、半導体内蔵ミリ波帯モジュールを製造する際における空隙形成時の樹脂の軟化による空隙形状の変形を低減することができる。また、シールド導体を接地端子と電気的に接続することで、フィルタ素子の特性を向上させることができる。例えば、急峻な減衰特性を持つフィルタ特性を得ることができる。
【０１０６】
（第７の実施の形態）
図９は本発明の第７の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１０７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図９を参照しながら説明する。図９において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１０８】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７の配線１１３と高熱伝導基板１０３の配線１１９は、電気絶縁性基板１０５に設けられたビア導体１１１及び低誘電損失基板１１７に設けられたビア導体を介して電気的に接続されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１０９】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４の周辺と低誘電損失基板上に設けられたフィルタ素子１２５の周辺には空隙１０７が形成されている。空隙１０７の分布定数回路素子１２１や能動素子１２４やフィルタ素子１２５と接する面に対向する面は、共通のシールド導体１２６が形成されており、異なる層に形成された空隙１０７が同一のシールド導体１２６の表裏に接している。このようにして、各空隙においてシールド導体を共有している。
【０１１０】
上記のように構成された半導体内蔵ミリ波帯モジュールは、第６の実施の形態に比べて電気絶縁体基板の層数低減し、製造を容易にすることができる。
【０１１１】
（第８の実施の形態）
図１０は、本発明の第８の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１１２】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図１０を参照しながら説明する。図１０において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３が、ワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１１３】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成され、低誘電損失基板１１７上の配線パターンと電気的に接続され電気絶縁性基板１０５内部に回路部品１２３ａ，１２３ｂが配置されている。
【０１１４】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７の配線１１３と高熱伝導基板１０３の配線１１９は、電気絶縁性基板１０５に設けられたビア導体１１１及び低誘電損失基板１１７に設けられたビア導体を介して電気的に接続されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１１５】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と、低誘電損失基板１１７上に設けられたフィルタ素子１２５に接する領域には空隙１０７が形成されている。
【０１１６】
一方、低誘電損失基板１１７上に実装されている回路部品１２３ａ，１２３ｂは電気絶縁性基板１０５に接して埋設されている。
【０１１７】
回路部品は、たとえば、能動部品１２３ａ及び受動部品１２３ｂを含む。能動部品１２３ａとしては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子は、半導体ベアーチップであってもよい。受動部品１２３ｂとしては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。なお、回路部品は、受動部品１２３ｂを含まない場合であってもよい。
【０１１８】
配線パターンと能動部品１２３ａとの接続には、公知のフリップチップボンディングなどを用いることができる。ビア導体１１１は、たとえば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
【０１１９】
なお、低誘電損失基板１１７に実装した回路部品と低誘電損失基板１１７との間に封止樹脂を注入してもよい。以下の実施形態において、回路部品と銅箔との間あるいは回路部品と配線パターンとの間に封止樹脂を注入してもよいことは同様である。封止樹脂には通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【０１２０】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、さらに別の回路部品を内蔵しているため、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減できるなど高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【０１２１】
なお、本実施の形態において、さらに別の回路部品を電気絶縁性基板に内蔵した一例を示したが、他の実施の形態に用いることも可能である。
【０１２２】
（第９の実施の形態）
本実施の形態では、本発明の多層構造を有する半導体内蔵ミリ波帯モジュールの一実施の形態を説明する。
【０１２３】
図１１は、第９の実施の形態の半導体内蔵ミリ波帯モジュールの断面図である。
【０１２４】
本実施の形態の半導体内蔵ミリ波帯モジュールは、高熱伝導基板１０３と、高熱伝導基板１０３上にフェイスアップ実装された半導体素子１０１と、複数層の低損失基板（第１の低損失基板１１７ａ及び第２の低損失基板１１７ｂ）を含む。低損失基板１１７ａ上には回路部品１２３が実装され、低損失基板１１７ｂ上には回路部品１２３ａ，１２３ｂが実装されている。高熱伝導基板１０３と複数層の低損失基板１１７ａ，１１７ｂとの間には、第１の電気絶縁性基板１０５ａ及び第２の電気絶縁性基板１０５ｂが積層されている。第１の電気絶縁性基板１０５ａ内の高熱伝導基板１０３上の半導体素子１０１上には分布定数回路素子１２１が実装され、高熱伝導基板１０３上には能動素子１２４が実装され、それぞれその外周囲には空隙１０７が形成されている。同様に、低損失基板１１７ａ上にはフィルタ素子１２５が形成され、その外周囲は空隙１０７が形成されており、低損失基板１１７ｂ上には回路部品１２３ｂが実装され、その外周囲は空隙１０７が形成されている。
【０１２５】
電気絶縁性基板１０５ａ、１０５ｂは、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。無機フィラーは、混合物に対して７０重量％〜９５重量％であることが好ましい。無機フィラーの平均粒子径は、０．１μｍ〜１００μｍであることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。
【０１２６】
回路部品１２３は、たとえば、能動部品１２３ａや受動部品１２３ｂを含む。能動部品１２３ａとしては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子は、半導体ベアチップであってもよい。受動部品１２３ｂとしては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。なお、回路部品１２３は、受動部品１２３ｂを含まない場合であってもよい。
【０１２７】
低損失基板１１７上への能動部品１２３ａの実装には、たとえばフリップチップボンディングが用いられる。図１１に示した半導体内蔵ミリ波帯モジュールは、３層構造を示したが、設計に応じた多層構造とすることができる。
【０１２８】
本実施の形態においては、少なくとも第２の電気絶縁性基板に回路部品が埋めこまれていれば良く、さらに第１の電気絶縁性基板に回路部品が埋め込まれていてもよい。
【０１２９】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、半導体素子を効率的に放熱し、ベアチップ状態の特性と同等の特性が得られ、低損失のフィルタと短配線で接続でき、高周波特性に優れ、製造時の歩留まりと信頼性が高いことに加えて、複数の低誘電損失基板上に搭載される回路部品と半導体素子もしくはフィルタ素子等の間の配線長を、低誘電損失基板を多層に積層せず２次元上に配置したときに比べて極めて短く接続することができるため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【０１３０】
（第１０の実施の形態）
本実施の形態では、本発明の多層構造を有する半導体内蔵ミリ波帯モジュールの一実施の形態を説明する。
【０１３１】
図１２は、第１０の実施の形態の半導体内蔵ミリ波帯モジュールの断面図であり、図１３は、その回路構成を示す模式図である。
【０１３２】
半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１３３】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。
【０１３４】
また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで、積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。
【０１３５】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板上に設けられたフィルタ素子１２５と接する領域には空隙１０７が形成されている。高熱伝導基板１０３の外側には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１３６】
高周波信号出力端子１２７及び外部信号入力端子１２８は、それぞれ配線パターンの一部であり、低損失基板１１７の表面上に設けられている。なお、この高周波信号出力端子１２７及び外部信号入力端子１２８は、高熱伝導基板１０３に設けられていても良い。
【０１３７】
外部信号入力端子１２８はフィルタ素子１２５の入力端子１２５ａと配線ターンやビア導体などを介して電気的に接続されており、さらにフィルタ素子１２５の出力端子１２５ｂと半導体素子１０１の入力端子１０１ａが電気的に接続されている。そして半導体素子１０１の出力端子１０１ｂは高周波信号出力端子１２７に電気的に接続されている。これらの電気的な接続関係を図１３に示す。図１３に示したようにそれぞれのデバイスは半導体内蔵ミリ波帯モジュール内部で電気的に接続されており、一つのモジュールとして動作するように設計されている。
【０１３８】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、半導体素子が高出力用のパワーアンプの場合、１つの半導体内蔵ミリ波帯モジュールで送信機能を１つにまとめた送信モジュールが得られ、ミリ波帯信号の通信機を構成する場合において部品点数を削減することができる。
【０１３９】
また、半導体素子が低雑音増幅器の場合は、同様に受信モジュールが得られる。さらに、複数の半導体素子を用いた半導体内蔵ミリ波帯モジュールでは、送受信機能を一体にしたミリ波帯フロントエンドモジュールを得ることができる。
【０１４０】
例えば、半導体内蔵ミリ波帯モジュールの他の回路構成の一例の模式図を図１６に示したように、外部接続用接地端子１６０はフィルタ素子１２５のフィルタ素子用接地端子１６０ａと配線パターンとビア導体を介して電気的に接続されており、さらにフィルタ素子用接地端子１６０ａと半導体素子１０１の半導体素子用接地端子１６０ｂにビア導体１１１ｂと配線パターンなどを介して電気的に接続されている。フィルタ素子として例えば、結合線路を用いたマイクロストリップバンドパスフィルタを使うことができる。その際、低損失基板上にフィルタを構成する配線が形成されており、それと対向する低損失基板の裏面の電極がフィルタ素子用の接地層となりその一部がフィルタ素子用の接地端子となる。フィルタ素子用の接地端子は低損失基板に設けられたスルーホール及び電気絶縁性基板に設けられたビア導体と高熱伝導基板に設けられた配線パターンを介して半導体素子用接地端子に接続される。
【０１４１】
このようにフィルタ素子用接地端子１６０ａと半導体素子用接地端子１６０ｂを電気絶縁性基板１０５中に設けられた複数のビア導体１１１ｂを用いて最短で接続することによりフィルタ素子１２５と半導体素子１０１の接地端子が高周波帯においても安定して接地端子として機能するため、安定した動作を実現することができる。
【０１４２】
なお、前記各実施の形態において、各基板については単層の基板に限られるものではなく、多層配線基板であっても構わない。
【０１４３】
（第１１の実施の形態）
本実施の形態では、本発明の半導体内蔵ミリ波帯モジュールの実装体の一実施の形態を説明する。
【０１４４】
図１７は、本発明の第１１の実施の形態における半導体内蔵ミリ波帯モジュールの実装体の構成の概略を示す断面図である。
【０１４５】
本実施の形態における半導体内蔵ミリ波帯モジュールの実装体は、第１の実施の形態で説明した半導体内蔵ミリ波帯モジュールの外部電極１１３が、鉛スズ系のハンダなどを用いてマザー基板用端子１６１に接続されている。外部電極１１３のうちの接地電極は、マザー基板用接地端子１６２に接続されている。マザー基板としては、フッ素樹脂を用いたプリント配線板を用いることができる。マザー基板用接地端子１６２は、マザー基板１６０の半導体内蔵ミリ波帯モジュール１００が搭載されている面と対向する側にスルーホール１６５を用いて電気的に接続されている。さらにマザー基板用接地端子１６２は導電性接着剤１０４ａを用いて下側筐体１７１に電気的に接続されている。下側筐体１７１はアルミダイカストなどの金属を用い、ヒートシンクとしての機能も兼ねる。下側筐体１７１は上側筐体１７２及び側面筐体１７３とネジなどにより固定され一体となっており、電気的にも同電位である。さらに、上側筐体１７２は、接着剤層１０４を介して裏面に接地層が形成された高熱伝導基板１０３に電気的に接続される。接着剤層は導電性接着剤１０４ａと同様の材料を使うことができる。導電性接着剤１０４，１０４ａとして例えば、導電率が１×１０−４Ωｃｍのニホンハンダ社製商品名“ドーデント”を用いることができる。なお、図１７中、前記と同一の符号は共通する部品であるので説明を省略する。
【０１４６】
この半導体内蔵ミリ波帯モジュールの実装体によると、放熱板と筐体とを一体にすることができ部品点数を削減することができると同時に、半導体内蔵ミリ波帯モジュールの接地電極とマザー基板の接地電極を筐体を介して共通化することができ、接地電位を安定に共通化することができる。これにより、内蔵される半導体素子を安定して動作させることができる。
【０１４７】
次に、本発明の半導体内蔵ミリ波帯モジュールの実装体の製造方法の一例について説明する。半導体内蔵ミリ波帯モジュールの外部電極１１３はマザー基板用端子１６１にクリームハンダを印刷後、リフローなどを用いてマザー基板に実装され、その後、下側筐体の所定の位置にディスペンサーを用いて導電性接着剤を塗布し、その上に、半導体内蔵ミリ波帯モジュールが実装されたマザー基板を搭載する。その後、上側筐体の所定の位置にディスペンスサーを用いて接着剤層を塗布形成し、下側筐体と上側筐体とを側面筐体を介してネジ止めする。このとき、同時に上側筐体は接着剤層を介して高熱伝導基板と接合される。この際、接着剤層をフィルム状で被圧縮性を有する熱可塑性シート、例えば、フィルム状で被圧縮性を有する熱可塑性シートとしては、常温付近でゴム状弾性を示す熱可塑性エラスティックポリマーを用いることができる。シート中には熱伝導性を高めるために、電気伝導性及び熱伝導性のフィラーが分散されている。フィラーとして、銀、カーボンブラック、グラファイトなどを用いることができ、銀をフィラーとして用いた場合、熱可塑性エラスティックポリマーの比重は約３〜４で体積抵抗率は約１０−３Ω・ｃｍ以下となる。この場合、上側筐体と下側筐体を固定する前の状態において、マザー基板に実装された半導体内蔵ミリ波帯モジュール全体のマザー基板を含めた厚さと導電性接着剤層と熱可塑性シートの接着剤層を合わせた合計の厚さを、側面筐体の厚さよりも厚くしておき、上側筐体と下側筐体を側面筐体を介して固定したときに、接着剤層が圧縮される被圧縮性を有するシートを使うと、接着剤層のフィルム内のフィラーが圧縮され、フィラーの充填量密度が増加するため圧縮される前の状態に比べて導電率が上昇し、同時に熱伝導性も向上する。
【０１４８】
次に、低損失基板上に配線パターンを用いて形成されたフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールがマザー基板へ実装された実装体と筐体とを電気的に接続した場合の回路構成について図１８を用いて説明する。
【０１４９】
高周波信号出力端子１２７及び外部信号入力端子１２８はそれぞれ配線パターンの一部であり、低損失基板１１７上に設けられている。外部信号入力端子１２８はフィルタ素子１２５の入力端子１２５ａと配線パターンやビア導体などを介して電気的に接続されており、さらにフィルタ素子１２５の出力端子１２５ｂと半導体素子１０１の入力端子１０１ａが電気絶縁性基板に設けられたビア導体と配線パターンを介して電気的に接続されている。そして半導体素子１０１の出力端子１０１ｂは高周波信号出力端子１２７に電気的に接続されている。
【０１５０】
一方、外部接続用接地端子１６０はフィルタ素子１２５のフィルタ素子用接地端子１６０ａと配線パターンとビア導体を介して電気的に接続されており、さらにフィルタ素子用接地端子１６０ａと半導体素子１０１の半導体素子用接地端子１６０ｂにビア導体１１１ｂと配線パターンなどを介して電気的に接続されている。フィルタ素子として例えば、低損失基板の裏面に接地層を設け、他方の面にリング上の配線パターンを形成したリング共振器を用いたマイクロストリップバンドパスフィルタを使うことができる。その際、低損失基板上にフィルタを構成する配線が形成されており、それと対向する低損失基板の裏面の電極がフィルタ素子用の接地層となりその一部がフィルタ素子用の接地端子となる。フィルタ素子用の接地端子は金属製の例えばアルミダイカストを用いた筐体を介して高熱伝導基板に設けられた接地用配線パターンに電気的に接続され、さらに半導体素子用接地端子に接続される。
【０１５１】
このようにフィルタ素子用接地端子１６０ａと半導体素子用接地端子１６０ｂを筐体を介して接続することで、接地電位を安定にすることができ、モジュールを安定して動作させることができる。
【０１５２】
【発明の効果】
以上説明したように、本発明の半導体内蔵ミリ波帯モジュールでは、半導体素子と、ヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができるため、高効率に放熱することができ、電気的な配線を自由に配置することができる。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。
【０１５３】
また、本発明の半導体内蔵ミリ波帯モジュールでは、フィルタ素子や回路部品を内蔵できるため、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減できるなど高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【０１５４】
さらに、本発明の半導体内蔵ミリ波帯モジュールでは、多層構造とすることによって、半導体素子と回路部品とを短距離で接続できるため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図２】Ａ〜Ｇは本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの製造方法の概略を示す工程断面図。
【図３】本発明の第２実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図４】本発明の第３実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図５】本発明の第４実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図６】本発明の第４実施形態における半導体内蔵ミリ波帯モジュールの製造方法の概略を示す工程断面図。
【図７】本発明の第５実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図８】本発明の第６実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図９】本発明の第７実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１０】本発明の第８実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１１】本発明の第９実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１２】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１３】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【図１４】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの増幅器の出力電力を合成するための分布定数線路図。
【図１５】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの要部平面図。
【図１６】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【図１７】本発明の第１１実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１８】本発明の第１１実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【符号の説明】
１０１ 半導体素子
１０１ａ 半導体素子の入力端子
１０１ｂ 半導体素子の出力端子
１０３ 高熱伝導基板
１０３ａ 第２の高熱伝導基板
１０４ 接着剤層
１０５ 電気絶縁性基板
１０７ 空隙
１１１ ビア導体
１１３ 外部電極
１１５ ヒートシンク
１１７ 低損失基板
１１９ 配線パターン
１２１ 分布定数回路素子
１２３ 回路部品
１２３ａ 能動部品
１２３ｂ 受動部品
１２４ 能動素子
１２５ フィルタ素子
１２５ａ フィルタ素子の入力端子
１２５ｂ フィルタ素子の出力端子
１２６ シールド導体
１２７ 高周波信号出力端子
１２８ 外部信号入力端子
１３１ ワイヤ
１３３ バイパスコンデンサ
１４０ 第１の貫通孔
１４１ 第２の貫通孔
１４２ 導電性樹脂組成物
１４３ 銅箔
１４４ 第３の貫通孔
１４５ 樹脂フィルム
１５０，１５０ａ〜１５０ｅ 無機フィラーと熱硬化性樹脂とを含む混合物シート層
【発明の属する技術分野】
本発明は、半導体内蔵モジュールに関し、特に、マイクロ波帯又はミリ波帯において動作する半導体素子（以下、「ミリ波帯で動作する半導体素子」という。）が電気絶縁性基板の内部に配置される半導体内蔵モジュールに関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度、高機能化が一層望まれている。そのため、回路部品の高密度、高機能化に対応した回路基板が要求されている。特に半導体素子を含めた回路部品を高密度化する方法として、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板を用いることによって、半導体素子を内蔵できる回路部品内蔵モジュールが提案されている（特許文献１，２）。
【０００３】
一方、ミリ波帯で動作する半導体素子からの発熱を、外部に効率的に熱伝達して放熱できるパッケージとしては、内部に多層の配線層が設けられた凹型のセラミックパッケージの凹部に半導体を搭載して板状の蓋を用いてキャビティを設けた構成、または平坦な多層基板に半導体素子を搭載して凹部が設けられた蓋を用いて平坦な多層基板との間にキャビティを設ける構成が一般的である。さらに、放熱効率が高い例として、半導体素子に高熱伝導率材料を面接触することによる方法が提案されている（特許文献３）。
【０００４】
【特許文献１】
特開平１１−２２０２６２号公報
【０００５】
【特許文献２】
特許第３０５１７００号
【０００６】
【特許文献３】
特許第２８５６１９２号明細書
【０００７】
【発明が解決しようとする課題】
しかし、従来の高熱伝導率材料を半導体素子に面接触する構成では、半導体素子を配線基板にフェイスアップで実装した場合、半導体素子の能動面に高熱伝導率材料が接触して覆われているため、能動面における実効誘電率が空気に比べて高くなる。それにより、半導体素子の特性が変化してしまうという問題がある。
【０００８】
また、ミリ波帯で動作する半導体素子の小型化を行おうとすると、効率的に放熱できないため、従来の構成では、十分に放熱をすることができず、素子を内蔵したモジュールでの信頼性が低下するという問題があり、放熱効率高めるとともにミリ波帯で動作する半導体素子や回路部品の小型化を同時に実現することは困難であった。
【０００９】
本発明は、上記従来の問題を解決するため、ミリ波帯で動作する半導体素子からの熱を効率的に放熱して放熱効果を高め、同時に高密度で半導体素子や回路部品を実装することができる半導体内蔵ミリ波帯モジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体内蔵ミリ波帯モジュールは、
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、
前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記電気絶縁性基板の一方の面に積層された高熱伝導基板と、
前記高熱伝導基板及び前記電気絶縁性基板に形成された複数の配線パターンと、
前記電気絶縁性基板の内部に配置され、前記高熱伝導基板にフェイスアップ実装され、且つ前記配線パターンに電気的に接続されたミリ波帯域で動作する半導体素子と、
前記半導体素子上に設けられた分布定数回路素子及び能動素子とを含み、
前記電気絶縁性基板の内部であって、且つ前記分布定数回路素子及び前記能動素子の表面外側に空隙が設けられていることを特徴とする。
【００１１】
【発明の実施の形態】
本発明は、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなる高熱伝導基板と、前記高熱伝導基板及び前記電気絶縁性基板に形成された複数の配線パターンと、前記電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたマイクロ波または、ミリ波により動作する半導体素子と、前記電気絶縁性基板の内部で且つ前記半導体素子上の配線パターンによる受動回路素子及び能動素子の周辺に空隙が設けたものである。これにより、ミリ波帯で動作する半導体素子からの熱を効率的に放熱して放熱効果を高め、同時に高密度で半導体素子や回路部品を実装することができ、小型化することができる。
【００１２】
本発明の半導体内蔵ミリ波帯モジュールによると、半導体素子とヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができる。このため、従来の金属ベースプレート上に半導体素子をダイボンディングした場合に比べて、高効率に放熱することができる。また、電気的な配線を自由に配置することができる。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。また、半導体素子は外気から遮断されているため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。
【００１３】
なお、電気絶縁性基板を構成する混合物に含まれる無機フィラーは、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２から選ばれる少なくとも一つの無機フィラーを含むことが望ましい。これらの無機フィラーを用いることにより放熱性に優れた電気絶縁性基板が得られる。また、無機フィラーを選ぶことで電気絶縁性基板の熱膨張係数を調節して、半導体素子の熱膨張係数に整合させることができるため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。ここで、電気絶縁性基板の抵抗値は、室温（２５℃）で１×１０１０Ω・ｍ以上である。
【００１４】
また、高熱伝導基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックスより構成されていることが望ましい。これらの材料を用いることにより放熱性に優れた高熱伝導基板が得られる。ここで、高熱伝導基板は、電気絶縁性基板の熱伝導率よりも高い熱伝導率を有する誘電体材料で形成される基板あり、例えばＡｌ２Ｏ３（１８〜３３Ｗ／ｍ・Ｋ）、ＢｅＯ（２６０Ｗ／ｍ・Ｋ）、ＢＮ（６００Ｗ／ｍ・Ｋ）、ＡｌＮ（１５０〜２１０Ｗ／ｍ・Ｋ）、ＳｉＣ（２００〜２８０Ｗ／ｍ・Ｋ）である。
【００１５】
また、半導体素子は、Ｓｉ，ＧａＡｓ，ＳｉＧｅ，ＩｎＰ及びＳｉＣを含む物質から選ばれる少なくとも一つの半導体により構成されていることが望ましい。これらの半導体素子を用いることにより周波数の高い領域において周波数特性に優れた半導体内蔵ミリ波帯モジュールが得られる。
【００１６】
また、半導体素子は、前記電気絶縁性基板によって外気から遮断されていることが望ましい。半導体素子が外気から遮断されることにより湿度による半導体素子の信頼性低下を防止できる。
【００１７】
本発明のモジュールにおいては、電気絶縁性基板の他方の面に第２の高熱伝導基板が積層されていてもよい。このようにすると、電気絶縁性基板の両側に高熱伝導基板を備えたことで、使用時の温度変化に対してモジュール全体の反りの影響を防ぐことができる。さらに、高熱伝導基板を薄くした場合においても反りの影響を防ぐことができる。また、フィルム状の樹脂材料を用いた場合においても反りを防ぐことができ、モジュールの全高もしくは総厚を薄くすることができる。その結果、半導体素子とヒートシンクの間の物理的な距離を短くできるため、半導体素子直下の高熱伝導基板内に放熱用のサーマルビアホールを設けた場合さらに効率的に半導体素子を放熱することができる。
【００１８】
前記モジュールにおいては、空隙が前記第２の高熱伝導基板の周辺に形成されていてもよい。このようにすると、半導体内蔵ミリ波帯モジュールを製造する工程において、後述する第１の実施の形態の製造方法で説明する、空洞を形成するための第１の貫通孔と第２の貫通孔に導電性樹脂組成物が充填された板状体を作製する場合、１枚の混合物に第２の貫通孔を形成した後に導電性樹脂組成物を充填し、次に空洞を形成するための第１の貫通孔を形成して板状体を作製することができ、より効率よく半導体内蔵ミリ波帯モジュールを製造することができる。
【００１９】
また、前記電気絶縁性基板の他方の面に、前記電気絶縁性基板よりも低誘電損失の材料からなる低損失基板を備え、前記低損失基板に形成された複数の配線パターンと、前記電気絶縁性基板の内部に配置され且つ前記低損失基板上に設けられたフィルタ素子と、前記フィルタ素子の表面に接する領域に空隙を設けてもよい。このようにすると、高効率に放熱することができると同時に電気的な配線を自由に配置することができる。また、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。さらに、フィルタ素子を内蔵しても、フィルタ素子の周辺に空隙が形成されているため、フィルタ素子を内蔵しても電気絶縁性基板を形成する樹脂組成物の影響を受けることない。このため、低損失のフィルタ素子を内蔵することができ、半導体素子と最短で接続することができる。その結果、接続による損失を低減することができる。
【００２０】
なお、前記低損失基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックス材料であることが好ましい。また、前記低損失基板は、熱変形温度が１８０℃以上、好ましくは２００℃以上である。熱変形温度を１８０℃以上以上としたのは、本発明のモジュールを形成する際の積層工程で１７５℃までの温度がかかる場合があるからである。本発明で使用できる耐熱性樹脂としては、フッ素樹脂、ポリイミド（ＰＩ）樹脂、アラミド樹脂（メタ系及びパラ系を含む）、ポリエステル樹脂、ポリアミドイミド樹脂、ポリエステルイミド樹脂、ポリエーテルケトン（ＰＥＫ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリスルホン（ＰＳ）樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂、ポリベンゾイミダゾール、液晶ポリマー及びポリベンゾシクロブテンから選ばれる少なくとも１種類の樹脂を挙げることができる。フッ素樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）、ポリ弗化ビニリデン（ＰＶＤＦ）、ポリ弗化ビニル（ＰＶＦ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン−エチレン共重合体（ＰＥＴＦＥ）等がある。前記の材料であれば、低損失基板上に作製するフィルタ素子の挿入損失を低減して高性能なフィルタを得ることができる。
【００２１】
前記において、例えば平均粒径１２μｍのアルミナ粉末９０重量％と、ビスフェノールＡ型エポキシ樹脂８重量％と、硬化剤２重量％を配合して形成した電気絶縁性基板の誘電率は約０．０２であるが、前記のような低損失基板の誘電率は、約０．００２程度である。
【００２２】
また、本発明の半導体内蔵ミリ波帯モジュールは、半導体素子上に設けられた分布定数回路素子及び能動素子と、前記低誘電損失基板上に設けられたフィルタ素子とが、同一空隙内に設けられていてもよい。このようにすると、効率よく半導体素子とフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールを製造することができる。
【００２３】
また、前記空隙内の分布定数回路素子と対向する面にシールド導体を設けてもよい。これにより、シールド導体により半導体素子とフィルタ素子間等の信号の漏洩を防ぐことができることに加えて、半導体内蔵ミリ波帯モジュールを製造する際における空隙形成時の樹脂の軟化による空隙形状の変形を低減することができる。
【００２４】
また、前記シールド電極は複数の空隙で共有されていてもよい。これにより、電気絶縁体基板の層数低減し、効率よく製造できる。
【００２５】
また、前記電気絶縁性基板の内部に配置され前記配線パターンに電気的に接続された回路部品を備えていてもよい。これにより、回路部品を内蔵していても、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減でき、高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【００２６】
なお、回路部品は、前記電気絶縁性基板によって外気から遮断されていることが望ましい。回路部品が外気から遮断されることにより湿度による回路部品の信頼性低下を防止できる。
【００２７】
本発明のさらに別の半導体内蔵ミリ波帯モジュールは、無機フィラーと熱硬化性樹脂とを含む混合物からなる第１及び第２の電気絶縁性基板と、前記第１の電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記第１の電気絶縁性基板の一方の面に積層された高熱伝導基板と、前記１の電気絶縁性基板よりも低誘電損失の材料からなる第１及び第２の低損失基板と、前記高熱伝導基板、前記第１及び第２の電気絶縁性基板、第１及び第２の低損失基板に形成された複数の配線パターンと、前記第１の電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたミリ波帯で動作する半導体素子と、前記半導体素子上に設けられた分布定数回路素子及び能動素子と、前記第１の電気絶縁性基板の内部で且つ前記半導体素子上の分布定数回路素子及び能動素子の周辺に空隙と、前記第２の電気絶縁性基板の内部に配置され前記第２の低損失基板の配線パターンに電気的に接続された回路部品とを備え、前記第１の低損失基板は前記第１の電気絶縁性基板の他方の面に積層され、前記第２の電気絶縁性基板は前記第１の低損失基板及び前記第２の低損失基板の間に積層されたものである。
【００２８】
この半導体内蔵ミリ波帯モジュールによると、半導体素子を効率的に放熱し、ベアチップ状態の特性と同等の特性が得られる。また、低損失のフィルタと短配線で接続でき、高周波特性に優れる。さらに、製造時の歩留まりと信頼性が高いことに加えて、複数の低誘電損失基板上に搭載される回路部品と半導体素子もしくはフィルタ素子等の間の配線長を、低誘電損失基板を多層に積層せず２次元上に配置したときに比べて極めて短く接続することができる。このため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【００２９】
本発明のさらに別の半導体内蔵ミリ波帯モジュールは、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記電気絶縁性基板の一方の面に積層された高熱伝導基板と、前記電気絶縁性基板よりも低誘電損失の材料からなり、前記電気絶縁性基板の他方の面に積層された低損失基板と、前記高熱伝導基板及び前記電気絶縁性基板及び低損失基板に形成された複数の配線パターンと、前記高熱伝導基板もしくは前記低損失基板上に設けられた高周波信号出力端子及び外部信号入力端子と、前記電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたミリ波帯で動作する半導体素子と、前記半導体素子上に設けられた分布定数回路素子及び能動素子と、前記電気絶縁性基板の内部に配置され且つ前記低損失基板上に設けられたフィルタ素子と、前記電気絶縁性基板の内部で且つ前記半導体素子上の分布定数回路素子及び能動素子及び前記フィルタ素子の周辺に空隙が設けられており、前記外部信号入力端子と前記フィルタ素子の入力端子とが電気的に接続されており、前記フィルタ素子の出力端子と前記半導体素子の入力端子が電気的に接続されており、前記半導体素子の出力端子と高周波信号出力端子が電気的に接続されたものである。
【００３０】
この半導体内蔵ミリ波帯モジュールによると、半導体素子が高出力用のパワーアンプの場合、１つの半導体内蔵ミリ波帯モジュールで送信機能を１つにまとめた送信モジュールが得られ、ミリ波帯信号の通信機を構成する場合において部品点数を削減することができる。また、半導体素子が低雑音増幅器の場合、受信モジュールが得られる。さらに、複数の半導体素子を用いた半導体内蔵ミリ波帯モジュールでは、送受信機能を一体にしたミリ波帯フロントエンドモジュールを得ることができる。
【００３１】
以下、本発明に関する半導体内蔵ミリ波帯モジュールの具体的な実施の形態について、図面を使用して具体的に説明する。なお、下記の実施例においては、同一の符号を付与した部品は同一部品を示すので、説明を省略する場合がある。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００３３】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図１を参照しながら説明する。図１において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサは、ワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００３４】
半導体素子１０１は、ミリ波帯域で動作する半導体素子であり、ミリ波帯としては、一般的には３０ＧＨｚ以上であり、例えば３２ＧＨｚ、６０ＧＨｚ、７２ＧＨｚなどである。特殊なものとしては、２６ＧＨｚもある。
【００３５】
半導体素子１０１上には能動素子１２４と、その能動素子間を接続するための配線やスタブを用いた整合回路，結合線路、フィルタ、バイアス用スタブなど、パターンを用いた受動回路素子（以下、「分布定数回路素子」と称す。）１２１が形成されている。前記においてスタブとは、配線のインピーダンスを調整するための分岐部が設けられた配線で、端部が開放終端もしくはビアホール等を用いて接地層に電気的に接続されている。例えば、分岐部からの配線長を、伝播する信号の波長の１／４の長さに調整し、配線端を開放もしくは短絡させることで、分岐部がそれぞれ短絡または開放の状態になる。これらは特にトランジスタの入力端子や出力端子に接続され、入出力インピーダンスの調整用に用いられる。また、能動素子１２４としては、バイポーラトランジスタ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはダイオードなどである。
【００３６】
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と半導体素子１０１上に設けられた分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されている。
【００３７】
この空隙１０７は、少なくとも半導体素子上の分布定数回路１２１や能動素子１２４が電気絶縁性基板１０５と接触しないようにするためのものであり、空隙の大きさや形は特に限定されない。好ましくは、空隙１０７の壁と各素子との最小の隙間は約１００μｍ以上のスペースである。分布定数回路や能動素子は、通常空気（誘電率１）に接することを前提に設計され作成されていることから、空隙を設けることが必要である。ただし、空隙の形状は一定しているのが好ましい。更にコンパクトにモジュールを製造するためには、必要最小限の空隙で一定のスペースであることが好ましい。
【００３８】
空隙の形状は、半導体素子上に設けられた配線や能動素子が配置された部分に設けられるため、それらの配置によって任意に変更してもよい。例えば、ＧａＡｓ製２６ＧＨｚ帯高出力増幅半導体素子（消費電力５Ｗ、１ｄＢ利得圧縮点における出力が３０ｄＢｍ）では、１つのチップに複数の増幅器が内蔵され、それぞれの増幅器の出力電力を合成するための分布定数線路（図１４参照）も同一のチップ内に形成されたＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）となっている。図１４は分布定数線路を用いたウィルキンソン型分配合成器の例の回路図を模式的に示す。入力ポート１６１から波長がλの信号を入力し、第１の出力ポート１６２及び、第２の出力ポート１６３からそれぞれ信号が分配されて出力される。第１の出力ポートと第２の出力ポートにそれぞれ５０Ωの負荷が接続された系の場合、入力ポートと出力ポートの間には特性インピーダンスがそれぞれ７０．７Ωでしかも入力される信号の波長の１／４の長さを持つ第１の分布定数線路１７１と第２の分布定数線路１７２が設けられている。また第１の出力ポートと第２の出力ポート間には１００Ωの抵抗１７３が接続される。このような構成とすることで、入力した信号の半分の電力が同位相で第１の出力ポート及び第２の出力ポートからそれぞれ出力される。このような第１の分布定数線路や第２の分布定数線路は半導体素子上に設ける場合、通常マイクロストリップ線路の構成がとられる。この場合、信号が伝搬する線路は空気層と接する状態でインピーダンスを所望の値になるよう作製する。マイクロストリップ線路と接する領域に樹脂層が形成された場合、空気層が設けられた状態に比べて実効誘電率が変化するため、特性インピーダンスが所望の値からずれてしまう。また、電磁波は媒質中において媒質の誘電率に依存して波長が変化する性質を有していることから、マイクロストリップ線路の表面に樹脂層が設けられた場合には空気層が設けられた場合に比べて波長が短くなる。このため、第１の分布定数線路及び第２の分布定数線路は波長の１／４の長さでなくなってしまう。それにより、入力した信号の一部が入力ポートに出力し残りが出力ポートへ出力されるため、効率的に分配できなくなる。よって、半導体素子内に設けられた能動素子及び分布定数線路の形成されている領域に空隙を設ける。
【００３９】
図１５は半導体素子と半導体素子上に設けられた能動素子及び分布定数回路素子と空隙との関係を模式的に示した上面図である。半導体素子１０１は高熱伝導基板１０３上にフェイスアップで実装されている。高熱伝導基板１０３上に設けられた入力側配線パターン１８１及び出力側配線パターン１８２は、半導体素子１０１上のパッド１９１ａ，１９１ｂとワイヤ１３１ａ，１３１ｂを介してワイヤボンディングされている。また、配線パターン１１９上に搭載されているバイパスコンデンサ１３３とパッド１９１ｃもワイヤ１３１ｃを介して接続されている。半導体素子１０１上には複数の能動素子１２４及び複数の分布定数回路素子１２１が設けられている。能動素子１２４同士は例えばＦＥＴであり、ＦＥＴで増幅された信号の電力を効率的に分配及び合成するために分布定数回路素子１２１を介して電気的に接続されている。点線Ａで囲った部分の内部には空隙が設けられている。能動素子１２４及び能動素子間を接続する分布定数回路素子１２１は必ず空隙内に形成される。
【００４０】
さらに、半導体素子上の一部の領域に接するように電気絶縁性基板を設け、空隙の寸法の最小幅を半導体素子よりも小さくすることで、空隙を安定して形成することができる。その結果、半導体素子上に設けられている能動素子及び分布定数線路の実効誘電率が安定する。この場合、半導体素子の一部が電気絶縁性基板に埋設された状態となる。空隙の寸法が変形すると、能動素子及び分布定数線路の電磁界分布が変化するため実効的な誘電率が変化する。そのため、空隙部分に形成された配線が分布定数線路の場合、特性インピーダンスが変わるため信号特性が変化する。
【００４１】
なお、半導体素子上で分布定数回路１２１や能動素子１２４が存在していない領域では、図１に示すように電気絶縁性基板１０５が半導体素子１０１の表面と接触していても構わない。
【００４２】
また、ビア導体１１１を介して高熱伝導基板１０３に形成された配線パターン１１９は、電気絶縁性基板１０５上に設けられた外部電極１１３と電気的に接続されている。高熱伝導基板１０３の半導体素子１０１に対向する面には、放熱用のヒートシンク１１５が接着剤層１０４によって一体化されて搭載されている。ヒートシンクはアルミダイカストなどを用い、表面積を増加させて熱を逃がしやすいようにフィン等が設けられている。フィンの形状は発熱素子の発熱量、使用時の周囲温度、発熱素子からヒートシンク接続部までの熱抵抗によって任意に用いられる。例えば、フィンの形状として、厚さが０．５〜２ｍｍで高さが２ｍｍ〜９０ｍｍまで必要に応じて使われる。高熱伝導基板とヒートシンクの接合は、信越化学工業製高熱伝導性シリコーンオイルコンパウンド（商品名）”Ｇ７６５”を印刷などの方法により、高熱伝導基板上のヒートシンクと接合する領域に、厚さ２００μｍ以下で供給し、その後ヒートシンクを重ね、例えば１×１０５Ｐａの圧力で加圧する。これによってヒートシンクを高熱伝導基板に接合できる。また、ヒートシンクは、半導体内蔵ミリ波帯モジュールの熱が伝達されるアルミなどの金属を用いた筐体で共用することもできる（図１７）。このヒートシンク１１５は、必要に応じて取りつければ良い。これは、以下の実施の形態でも同様である。
【００４３】
図１において、電気絶縁性基板１０５は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などから選ばれる少なくとも一つを用いることができる。無機フィラーは、混合物に対して７０重量％以上９５重量％以下の範囲であることが好ましい。また、無機フィラーの平均粒子径は、０．１μｍ〜１００μｍ以下であることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂を選ぶことができる。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。混合物は、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。
【００４４】
具体的には平均粒径１２μｍのアルミナ粉末９０重量％とビスフェノールＡ型エポキシ樹脂８重量％と硬化剤２重量％を配合した厚み２００μｍの電気絶縁性基板を作製した。
【００４５】
配線パターン１１９は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物で形成する。配線パターンとして薄膜導体を用いた場合、熱伝導性基板１０３にスパッタリング法等によりＮｉ／Ｃｒ，Ａｕによる導体を形成する。
【００４６】
また、高周波信号を伝送する熱伝導性基板１０３上の配線パターン１１９はマイクロストリップ線路やコプレーナ線路などの高周波用伝送線路が用いられる。
【００４７】
半導体素子１０１は金属フィラーもしくは無機フィラーと熱硬化性樹脂とを含む混合物からなる樹脂組成物や、はんだなどを用いて高熱伝導基板１０３にダイボンドされる。はんだは、鉛スズ系の共晶はんだ、高温はんだ、または金スズはんだなどを用いることができ、樹脂組成物としては、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂を選ぶことができる、フィラーとしてたとえば、銀、銀パラジウム、銅、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などを用いることができる。金スズはんだ等は半導体素子１０１と高熱伝導基板１０３の間の熱抵抗が低できるため特に好ましい。具体的には、厚さ５００μｍのＡｌＮ製基板に、厚さ３０μｍのリボン状のＡｎＳｎハンダ（Ａｕ８０重量％）を用いて、ＧａＡｓ製半導体素子をダイボンドした。
【００４８】
図１に示した半導体内蔵ミリ波帯モジュールでは、半導体素子１０１に設けられた能動素子やパターンを用いた受動回路素子１２１の周辺に空隙１０７が形成されているため、半導体素子１０１単体での高周波特性に比べて半導体内蔵ミリ波帯モジュールにした場合においても特性が変化することがない。
【００４９】
同時に、半導体素子１０１の裏面は高熱伝導基板１０３に低熱抵抗率の材料を用いて接合されているため効率的に放熱して放熱効果を高めることができる。
【００５０】
また、半導体内蔵ミリ波帯モジュールでは、電気絶縁性基板１０５に用いる無機フィラーを選択することによって、電気絶縁性基板１０５の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。電気絶縁性基板１０５の線膨張係数を熱伝導性基板１０３と略等しくすると、温度変化によるクラックの発生等を防止することができるため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られる。
【００５１】
また、半導体内蔵ミリ波帯モジュールでは、電気絶縁性基板１０５によって半導体素子１０１を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、本実施形態の半導体内蔵ミリ波帯モジュールは、電気絶縁性基板１０５の材料として、無機フィラーと熱硬化性樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がない。
【００５２】
次に、本発明の半導体内蔵ミリ波帯モジュールの作製方法の一例について図２Ａ〜図２Ｇを用いて説明する。図２Ａ〜図２Ｇは半導体内蔵ミリ波帯モジュールの製造工程の実施形態を示す断面図である。
【００５３】
まず、図２Ａに示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物シート１５０ａを形成した。板状の混合物シート１５０ａは、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成できる。なお、板状の混合物シート１５０ａを、熱硬化性樹脂の硬化温度で熱処理をしてもよい。例えば熱硬化性エポキシ樹脂を使用したときには熱処理条件は、温度が１２０℃で１５分間保持であった。前記熱硬化性エポキシ樹脂は、硬化開始温度が１３０℃であるため、前記熱処理条件下では、半硬化又は部分硬化状態（Ｂステージ）であり、以降の工程で加熱により再度溶融させることができる。前記のように熱処理をすることによって、混合物シート１５０ａの可撓性を維持しながら粘着性を除去することができるため、その後の処理が容易になる。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。
【００５４】
その後、図２Ｂに示すように、混合物シート１５０ｂの所望の位置に第１の貫通孔１４０を形成した。第１の貫通孔１４０は、たとえば、レーザ加工、ドリルによる加工または金型による加工で形成することができる。レーザ加工は、微細なピッチで第１の貫通孔１４０を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。
【００５５】
第１の貫通孔１４０は、後に説明する半導体素子が設けられた高熱伝導基板と重ね合わせの後積層する際、半導体素子上の能動素子と配線パターンを用いた分布定数回路素子と接する領域に形成することが望ましい。
【００５６】
次に、第１の貫通孔１４０が設けられた混合物シート１５０ｂと、貫通孔が設けられていない混合物シート１５０ａを位置合わせして重ね、９．８×１０５Ｐａで加圧することにより一体化した。
【００５７】
その後、図２Ｃに示すように、一体化された混合物シート１５０ｃの所望の位置に第２の貫通孔１４１を形成した。第２の貫通孔１４１は第１の孔１４０と同様の方法を用いて形成した。なお、第２の貫通孔１４１は、ペースト状混練物を成型して板状の混合物シート１５０ｃを形成する際に、同時に形成してもよい。
【００５８】
その後、図２Ｄに示すように、第２の貫通孔１４１に導電性樹脂組成物１４２を充填することによって、第２の貫通孔１４１に導電性樹脂組成物１４２が充填された板状体を形成した。
【００５９】
図２Ａ〜図２Ｄの工程と平行して、図２Ｅに示すように高熱伝導基板１０３を準備した。その材料としてＡｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２などを用いることができる。ＡｌＮやＳｉＣなどが放熱効果が高いことから好ましい。このような高熱伝導基板１０３にＧａＡｓやＩｎＰなどからなる半導体素子１０１をダイボンディングした後、ワイヤ１３１により配線パターン１１９にワイヤボンディングした。
【００６０】
半導体素子１０１は例えば寸法が縦：４ｍｍ、横：２．５ｍｍ、厚さ５０μｍで、消費電力が５ＷのＧａＡｓ製半導体素子を用いた。厚さ５００μｍのＡｌＮ製基板に厚さ３０μｍのリボン状のＡｎＳｎハンダ（Ａｕ８０重量％）を用いてダイボンドした。ダイボンドする際は、窒素雰囲気中においてカーボン製治具により半導体素子を位置決めし、３２０℃で１０秒保持する条件で行った。半導体素子をダイボンドする際、合金系のハンダで接合すると、熱膨張係数の違いにより接合部に応力が発生する。そのため、半導体素子とダイボンド用基板との熱膨張係数を合わせた材料系を選択することができる。その後、エポキシテクノロジー社製導電性エポキシ接着剤（商品名）”Ｈ２０Ｅ”をディスペンス法によりＡｌＮ基板上に供給した後、０．５ｍｍ角のバイパスコンデンサを搭載し、温度１５０℃で１５分間保持により硬化し、バイパスコンデンサ１３３をＡｌＮ基板上に実装した。その後、半導体素子とＡｌＮ基板上の配線１１９及びバイパスコンデンサ１３３を線径２５μｍのＡｕワイヤを用いて温度が１５０℃のヒーターステージ上でワイヤボンディングを行った。ダイボンディングは銀等の金属が分散された樹脂組成物を用いることができるが、放熱効果を高めるために、金スズはんだや鉛スズはんだ等を用いることができる。分布定数回路素子１２１と能動素子１２４も同様にダイボンディングによりＡｌＮ基板上に実装した。
【００６１】
その後、半導体素子１０１を実装した高放熱基板１０３と、図２Ｄに示す板状体の混合物シート１５０ｃ及び銅箔１４３を位置合わせして重ねた。
【００６２】
次に図２Ｆに示すように、熱プレスを用いてプレス温度１２０℃、圧力９．８×１０５Ｐａで５分間加熱加圧した。これにより、混合物シート１５０ｃ中の熱硬化樹脂が加熱により溶融軟化するため、半導体素子１０１が埋設された板状体１０５が形成でき、導電性樹脂組成物１４２も圧縮されてビア導体１１１が形成された。その後、これを加熱することによって、板状体１０５及びビア導体１１１中の熱硬化性樹脂を硬化させた。これにより、半導体素子が埋設され半導体素子上の能動素子１２４と、分布定数回路素子１２１と接する領域にそれぞれ空洞１０７が形成された。
【００６３】
前記の加熱温度は、混合物シート１５０ｃ及び導電性樹脂組成物１４２中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行う。この工程によって、銅箔１４３と熱伝導性基板１０３と電気絶縁性基板１０５とが機械的に強固に接着する。また、ビア導体１１１によって、銅箔１４３が電気的に接続される。なお、加熱によって混合物シート１５０ｃ及び導電性樹脂組成物１４２中の熱硬化性樹脂を硬化させる際に、加熱しながら９．８×１０５Ｐａ（ｂｅｓｔ）〜１．９６×１０７Ｐａの圧力で加圧することによって、半導体内蔵ミリ波帯モジュールの機械的強度をさらに向上させることができる。加熱条件は１７５℃で６０分間保持した。これにより混合物シート１５０ｃ中のエポキシ樹脂および、導電性樹脂組成物中のエポキシ樹脂が硬化する。これは以下の実施形態において同様である。
【００６４】
その後、図２Ｇに示すように、銅箔１４３をエッチング加工することによって外部電極１１３を形成した。このようにして、半導体内蔵ミリ波帯モジュールを形成した。なお、本実施の形態では、貫通孔１４１に充填する導電性物質として導電性樹脂組成物１４２を用いたが、熱硬化性の導電性物質であれば特に限定されるものではない。
【００６５】
上記のように構成された半導体内蔵ミリ波帯モジュールは、半導体素子と、ヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができた。このため、従来の金属ベースプレート上に半導体素子をダイボンディングした場合に比べて高効率に放熱することができ、電気的な配線を自由に配置することができた。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができた。また、半導体素子は外気から遮断されているため、信頼性の高い半導体内蔵ミリ波帯モジュールが得られた。
【００６６】
（第２の実施の形態）
図３は本発明の第２の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００６７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図３を参照しながら説明する。図３において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００６８】
無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されている。電気絶縁性基板１０５の両側には高熱伝導基板１０３，１０３ａが設けられており、高熱伝導基板１０３上に設けられた配線パターン１１９は、電気絶縁性基板１０５に設けられたビア導体１１１と、下側高熱伝導基板１０３ａに設けられたビア導体を介して外部電極１１３に電気的に接続されている。高熱伝導基板１０３の外側の面には、熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【００６９】
高熱伝導基板としては、第１の実施の形態において説明した材料に加えて、ＰＴＦＥ、ビスマレイミドトリアジン、ＰＰＯ、ＰＰＥ、液晶ポリマー、ポリベンゾシクロブテン、ポリイミド等から選ばれるフィルム状の樹脂材料を選ぶこともできる。
【００７０】
セラミックス材料を用いた高熱伝導基板としては、半導体内蔵ミリ波帯モジュールの製造工程上、基板の取扱性から基板厚さを通常１００μｍ以上で選定することが可能であるが、フィルム状の樹脂材料を用いる場合、１００μｍ以下の厚さにすることが可能であるため、小型化するためにはフィルム状の樹脂材料を用いることが好ましい。
【００７１】
上記のように構成された半導体内蔵ミリ波帯モジュールは、第１の実施の形態において説明した効果に加えて、電気絶縁性基板の両側に同一の材料を備えたことで、使用時の温度変化に対してモジュール全体の反りの影響を防ぐことができた。さらに、高熱伝導基板を薄くした場合においても、反りの影響を防ぐことができ、フィルム状の樹脂材料を用いた場合においても反りを防ぐことができた。また、モジュールの全高もしくは総厚を薄くすることができた。その結果、半導体素子とヒートシンクの間の物理的な距離を短くできるため、半導体素子直下の高熱伝導基板内に放熱用のサーマルビアホールを設けた場合さらに効率的に半導体素子を放熱することができた。ここで、サーマルビアホールとは、貫通孔に放熱用のフィラーを充填したものであり、用途によって、通常の電気的導通を図るためのビアホールと機能を兼用することもできる。
【００７２】
（第３の実施の形態）
図４は本発明の第３の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００７３】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図４を参照しながら説明する。図４において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００７４】
電気絶縁性基板１０５の両側には第１及び第２の高熱伝導基板１０３，１０３ａが設けられており、第１の高熱伝導基板１０３上に設けられた配線パターン１１９は、ビア導体１１１と、第２の高熱伝導基板である下側高熱伝導基板１０３ａに設けられたビア導体を介して外部電極１１３に電気的に接続されている。第１の高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【００７５】
半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と接する領域には空隙１０７が形成されており、空隙形状の半導体素子１０１と対向する面は高熱伝導基板に接して形成されており、残りの側面は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５と接するように形成されている。つまり、空隙１０７は電気絶縁性基板１０５を貫通するような形状となっている。
【００７６】
（第４の実施の形態）
図５は、本発明の第４の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００７７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図５を参照しながら説明する。図５において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００７８】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。
【００７９】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。
【００８０】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板１１７上に設けられたフィルタ素子１２５と接する領域には、空隙１０７が形成されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【００８１】
次に、本発明の半導体内蔵ミリ波帯モジュールの作製方法の一例について図６Ａ〜図６Ｆを用いて説明する。図６Ａ〜図６Ｆは半導体内蔵ミリ波帯モジュールの製造工程の実施形態を示す断面図である。
【００８２】
まず第１の実施の形態で説明した方法で、板状体１５０ａを３層分作製した（図６Ａ）。そのうち１層分の第１の板状体１５０ｂには、半導体素子上の能動素子と配線パターンを用いた分布定数回路素子と接する領域に第１の貫通孔１４０を形成した。
【００８３】
次に、もう１層分の第２の板状体１５０ｄには、積層時に低誘電損失基板上に設けられたフィルタ素子の周辺に第３の貫通孔１４４を形成した。次に、残りの貫通孔を形成していない第３の板状体１５０ｃを中心にして両側から第１の板状体と第２の板状体を位置あわせして重ね、更にその外側にポリエチレンテレフタレートなどからなる樹脂フィルム１４５を重ね、加圧することによりそれらを一体化した（図６Ｂ）。
【００８４】
その後、図６Ｃに示すように、一体化された板状体１５０ｅの所望の位置に第２の貫通孔１４１を形成することによって、第２の貫通孔１４１が形成された板状体を形成した。第２の貫通孔は第１の貫通孔と同様の方法を用いて形成した。
【００８５】
その後、図６Ｄに示すように、第２の貫通孔１４１に導電性樹脂組成物１４２を充填することによって、第２の貫通孔１４１に導電性樹脂組成物１４２が充填された板状体１５０ｅを形成した。
【００８６】
図６Ａ〜図６Ｄの工程と平行して、図６Ｅに示すように、ＡｌＮ等からなる高熱伝導基板１０３に、配線パターン１１９を形成し、その上にＧａＡｓやＩｎＰなどからなる半導体素子１０１をダイボンディングした後、ワイヤ１３１によりワイヤボンディングした。半導体素子１０１とバイパスコンデンサ１３３ともワイヤ１３１を介してワイヤボンディングにより電気的に接続した。さらに半導体素子１０１上に分布定数回路素子１２１と能動素子１２４をダイボンディングした。
【００８７】
その後、半導体素子１０１を実装した高放熱基板１０３と、図６Ｄの板状体と、フィルタ素子１２５と配線１１３とビア導体が形成された低誘電損失基板１１７とを位置合わせして重ねた。
【００８８】
低損失基板１１７は、前記したセラミックス材料または耐熱性樹脂で形成し、好ましい厚みは、０．１ｍｍ〜１ｍｍの範囲である。
【００８９】
その後、図６Ｆに示すように、位置合わせして重ねて熱プレスを用いてプレス温度１２０℃、圧力９．８×１０５Ｐａで５分間加熱加圧した。これにより、半導体素子１０１が埋設された板状体を形成した。その後、これを加熱することによって、板状体及び導電性樹脂組成物中の熱硬化性樹脂を硬化させた。これにより、半導体素子１０１が埋設され半導体素子１０１上の能動素子１２４と分布定数回路素子１２１と接する領域と低誘電損失基板１１７上のフィルタ素子１２５が形成された領域と接する領域に空隙１０７が形成された板状体１０５を形成した。加熱は、板状体１５０ａ〜１５０ｅ及び導電性樹脂組成物１４２中の熱硬化性エポキシ樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、板状体は電気絶縁性基板１０５となり、導電性樹脂組成物はビア導体１１１となる。この工程によって、低誘電損失基板と熱伝導性基板１０３と電気絶縁性基板１０５とが機械的に強固に接着する。
【００９０】
上記のように構成された半導体内蔵ミリ波帯モジュールの半導体素子表面の能動素子からの発熱は、半導体素子からダイボンド用接合材及び高熱伝導性基板を経由して放熱される。半導体素子を電気絶縁性基板の熱伝導率よりも高い熱伝導率の高熱伝導性基板に接合することにより平面方向に放熱経路を拡大することができ、実質的な熱抵抗を低減できる。そしてこの場合、半導体素子の裏面がダイボンドされた高熱伝導性基板にヒートシンクを接合することにより、高熱伝導性基板をマザー基板に搭載してマザー基板とヒートシンクを接合する構成に比べて熱経路を短縮し、ひいては熱抵抗を低減することになるため、高効率に放熱することができる。
【００９１】
また、さらに、ヒートシンクは、半導体内蔵ミリ波帯モジュールが搭載される筐体と一体化することにより部品コスト及び組立コストを低減できる。
【００９２】
また、電気的な配線を自由に配置することができ、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。加えて、フィルタ素子を内蔵しても、フィルタ素子に接する領域に空隙が形成されているため、半導体素子とフィルタ素子を内蔵しても電気絶縁性基板を形成する樹脂組成物の影響を受けない。このため、低損失のフィルタ素子を内蔵することができ、半導体素子と最短で接続することができるため、接続による損失を低減することができる。
【００９３】
（第５の実施の形態）
図７は本発明の第５の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【００９４】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図７を参照しながら説明する。図７において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【００９５】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７の外側には、導体ビアと接続する外部電極１１３が形成されている。
【００９６】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。高熱伝導基板１０３の外側の面には熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【００９７】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板１１７上に設けられたフィルタ素子１２５と接する領域には空隙１０７が形成されており、１つの空隙内に半導体素子１０１上に形成された分布定数回路素子１２１や能動素子１２４と異なる層である低誘電損失基板１１７上に設けられたフィルタ素子１２５が設けられており、分布定数回路素子１２１や能動素子１２４とフィルタ素子１２５が設けられた空隙１０７は単一の貫通孔が形成された電気絶縁性基板内に設けられている。つまり、図５に示した構造とは違って、分布定数回路素子の周辺の空隙とフィルタ素子の周辺の空隙とが共有されている。
【００９８】
上記のように形成された半導体内蔵ミリ波帯モジュールでは、本実施の形態における半導体内蔵ミリ波帯モジュールを製造する工程において、第４の実施の形態の製造方法で説明した、図６Ｄに示す空洞を形成する第１の貫通孔と第２の貫通孔に導電性樹脂組成物が充填された板状体を作製する場合、１枚の混合物１５０に第２の貫通孔を形成した後に導電性樹脂組成物を充填し、次に空洞を形成するための第１の貫通孔を形成して板状体を作製することができ、より容易に半導体素子とフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールを製造することができる。
【００９９】
（第６の実施の形態）
図８は本発明の第６の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１００】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図８を参照しながら説明する。図８において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１０１】
半導体素子１０１には能動素子１２４の他に能動素子間を接続するための配線やスタブを用いた整合回路，結合線路、フィルタ、バイアス用スタブ、キャパシタ、インダクタなどパターンを用いた分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７の外側には、導体ビアと接続する外部電極１１３が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで、積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。高熱伝導基板１０３の外側の面には熱伝導性接着剤１０４を介して放熱用のヒートシンク１１５が搭載されている。
【０１０２】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４の周辺と低誘電損失基板１１７上に設けられたフィルタ素子１２５の周辺には、それぞれ空隙１０７が形成されている。空隙１０７の分布定数回路素子１２１や能動素子１２４やフィルタ素子１２５と接する面に対向する面はシールド導体１２６が形成されている。
【０１０３】
ここでシールド導体１２６には金属を用いることができ、特に金属箔が好ましい。なお、本実施の形態においては、シールド導体として銅箔を用いた。
【０１０４】
なお、前述のシールド導体を用いることは本実施の形態に限られるものではなく、前述の各実施の形態や後述の実施の形態など他の実施の形態に用いることも可能である。
【０１０５】
上記のように形成された半導体内蔵ミリ波帯モジュールでは、第４の実施の形態で説明した効果に加えて、シールド導体により半導体素子とフィルタ素子間等の信号の漏洩を防ぐことができることに加えて、半導体内蔵ミリ波帯モジュールを製造する際における空隙形成時の樹脂の軟化による空隙形状の変形を低減することができる。また、シールド導体を接地端子と電気的に接続することで、フィルタ素子の特性を向上させることができる。例えば、急峻な減衰特性を持つフィルタ特性を得ることができる。
【０１０６】
（第７の実施の形態）
図９は本発明の第７の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１０７】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図９を参照しながら説明する。図９において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１０８】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７の配線１１３と高熱伝導基板１０３の配線１１９は、電気絶縁性基板１０５に設けられたビア導体１１１及び低誘電損失基板１１７に設けられたビア導体を介して電気的に接続されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１０９】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４の周辺と低誘電損失基板上に設けられたフィルタ素子１２５の周辺には空隙１０７が形成されている。空隙１０７の分布定数回路素子１２１や能動素子１２４やフィルタ素子１２５と接する面に対向する面は、共通のシールド導体１２６が形成されており、異なる層に形成された空隙１０７が同一のシールド導体１２６の表裏に接している。このようにして、各空隙においてシールド導体を共有している。
【０１１０】
上記のように構成された半導体内蔵ミリ波帯モジュールは、第６の実施の形態に比べて電気絶縁体基板の層数低減し、製造を容易にすることができる。
【０１１１】
（第８の実施の形態）
図１０は、本発明の第８の実施の形態における半導体内蔵ミリ波帯モジュールの構成の概略を示す断面図である。
【０１１２】
以下に本実施の形態における半導体内蔵ミリ波帯モジュールについて、図１０を参照しながら説明する。図１０において、半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３が、ワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１１３】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成され、低誘電損失基板１１７上の配線パターンと電気的に接続され電気絶縁性基板１０５内部に回路部品１２３ａ，１２３ｂが配置されている。
【０１１４】
低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで積層されており、低誘電損失基板１１７の配線１１３と高熱伝導基板１０３の配線１１９は、電気絶縁性基板１０５に設けられたビア導体１１１及び低誘電損失基板１１７に設けられたビア導体を介して電気的に接続されている。高熱伝導基板１０３の外側の面には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１１５】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と、低誘電損失基板１１７上に設けられたフィルタ素子１２５に接する領域には空隙１０７が形成されている。
【０１１６】
一方、低誘電損失基板１１７上に実装されている回路部品１２３ａ，１２３ｂは電気絶縁性基板１０５に接して埋設されている。
【０１１７】
回路部品は、たとえば、能動部品１２３ａ及び受動部品１２３ｂを含む。能動部品１２３ａとしては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子は、半導体ベアーチップであってもよい。受動部品１２３ｂとしては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。なお、回路部品は、受動部品１２３ｂを含まない場合であってもよい。
【０１１８】
配線パターンと能動部品１２３ａとの接続には、公知のフリップチップボンディングなどを用いることができる。ビア導体１１１は、たとえば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
【０１１９】
なお、低誘電損失基板１１７に実装した回路部品と低誘電損失基板１１７との間に封止樹脂を注入してもよい。以下の実施形態において、回路部品と銅箔との間あるいは回路部品と配線パターンとの間に封止樹脂を注入してもよいことは同様である。封止樹脂には通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【０１２０】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、さらに別の回路部品を内蔵しているため、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減できるなど高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【０１２１】
なお、本実施の形態において、さらに別の回路部品を電気絶縁性基板に内蔵した一例を示したが、他の実施の形態に用いることも可能である。
【０１２２】
（第９の実施の形態）
本実施の形態では、本発明の多層構造を有する半導体内蔵ミリ波帯モジュールの一実施の形態を説明する。
【０１２３】
図１１は、第９の実施の形態の半導体内蔵ミリ波帯モジュールの断面図である。
【０１２４】
本実施の形態の半導体内蔵ミリ波帯モジュールは、高熱伝導基板１０３と、高熱伝導基板１０３上にフェイスアップ実装された半導体素子１０１と、複数層の低損失基板（第１の低損失基板１１７ａ及び第２の低損失基板１１７ｂ）を含む。低損失基板１１７ａ上には回路部品１２３が実装され、低損失基板１１７ｂ上には回路部品１２３ａ，１２３ｂが実装されている。高熱伝導基板１０３と複数層の低損失基板１１７ａ，１１７ｂとの間には、第１の電気絶縁性基板１０５ａ及び第２の電気絶縁性基板１０５ｂが積層されている。第１の電気絶縁性基板１０５ａ内の高熱伝導基板１０３上の半導体素子１０１上には分布定数回路素子１２１が実装され、高熱伝導基板１０３上には能動素子１２４が実装され、それぞれその外周囲には空隙１０７が形成されている。同様に、低損失基板１１７ａ上にはフィルタ素子１２５が形成され、その外周囲は空隙１０７が形成されており、低損失基板１１７ｂ上には回路部品１２３ｂが実装され、その外周囲は空隙１０７が形成されている。
【０１２５】
電気絶縁性基板１０５ａ、１０５ｂは、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。無機フィラーは、混合物に対して７０重量％〜９５重量％であることが好ましい。無機フィラーの平均粒子径は、０．１μｍ〜１００μｍであることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。
【０１２６】
回路部品１２３は、たとえば、能動部品１２３ａや受動部品１２３ｂを含む。能動部品１２３ａとしては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子は、半導体ベアチップであってもよい。受動部品１２３ｂとしては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。なお、回路部品１２３は、受動部品１２３ｂを含まない場合であってもよい。
【０１２７】
低損失基板１１７上への能動部品１２３ａの実装には、たとえばフリップチップボンディングが用いられる。図１１に示した半導体内蔵ミリ波帯モジュールは、３層構造を示したが、設計に応じた多層構造とすることができる。
【０１２８】
本実施の形態においては、少なくとも第２の電気絶縁性基板に回路部品が埋めこまれていれば良く、さらに第１の電気絶縁性基板に回路部品が埋め込まれていてもよい。
【０１２９】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、半導体素子を効率的に放熱し、ベアチップ状態の特性と同等の特性が得られ、低損失のフィルタと短配線で接続でき、高周波特性に優れ、製造時の歩留まりと信頼性が高いことに加えて、複数の低誘電損失基板上に搭載される回路部品と半導体素子もしくはフィルタ素子等の間の配線長を、低誘電損失基板を多層に積層せず２次元上に配置したときに比べて極めて短く接続することができるため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【０１３０】
（第１０の実施の形態）
本実施の形態では、本発明の多層構造を有する半導体内蔵ミリ波帯モジュールの一実施の形態を説明する。
【０１３１】
図１２は、第１０の実施の形態の半導体内蔵ミリ波帯モジュールの断面図であり、図１３は、その回路構成を示す模式図である。
【０１３２】
半導体素子１０１は高熱伝導基板１０３にフェイスアップ実装されており、高熱伝導基板１０３に形成された配線パターン１１９や配線パターン１１９上に搭載されているバイパスコンデンサ１３３にワイヤ１３１を介してワイヤボンディングにより電気的に接続されている。
【０１３３】
半導体素子１０１には能動素子１２４の他に分布定数回路素子１２１が形成されている。
【０１３４】
また、低誘電損失基板１１７上に配線パターンと配線パターンを用いたフィルタ素子１２５が形成されている。低誘電損失基板１１７と高熱伝導基板１０３との間は無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板１０５を挟んで、積層されており、低誘電損失基板１１７と高熱伝導基板１０３にそれぞれ設けられた配線は、電気絶縁性基板１０５に設けられたビア導体１１１を介して電気的に接続されている。
【０１３５】
半導体素子１０１上の配線パターンを用いた分布定数回路素子１２１や能動素子１２４と接する領域と低誘電損失基板上に設けられたフィルタ素子１２５と接する領域には空隙１０７が形成されている。高熱伝導基板１０３の外側には放熱用のヒートシンク１１５が熱伝導性接着剤１０４を介して搭載されている。
【０１３６】
高周波信号出力端子１２７及び外部信号入力端子１２８は、それぞれ配線パターンの一部であり、低損失基板１１７の表面上に設けられている。なお、この高周波信号出力端子１２７及び外部信号入力端子１２８は、高熱伝導基板１０３に設けられていても良い。
【０１３７】
外部信号入力端子１２８はフィルタ素子１２５の入力端子１２５ａと配線ターンやビア導体などを介して電気的に接続されており、さらにフィルタ素子１２５の出力端子１２５ｂと半導体素子１０１の入力端子１０１ａが電気的に接続されている。そして半導体素子１０１の出力端子１０１ｂは高周波信号出力端子１２７に電気的に接続されている。これらの電気的な接続関係を図１３に示す。図１３に示したようにそれぞれのデバイスは半導体内蔵ミリ波帯モジュール内部で電気的に接続されており、一つのモジュールとして動作するように設計されている。
【０１３８】
上記のように構成された半導体内蔵ミリ波帯モジュールでは、半導体素子が高出力用のパワーアンプの場合、１つの半導体内蔵ミリ波帯モジュールで送信機能を１つにまとめた送信モジュールが得られ、ミリ波帯信号の通信機を構成する場合において部品点数を削減することができる。
【０１３９】
また、半導体素子が低雑音増幅器の場合は、同様に受信モジュールが得られる。さらに、複数の半導体素子を用いた半導体内蔵ミリ波帯モジュールでは、送受信機能を一体にしたミリ波帯フロントエンドモジュールを得ることができる。
【０１４０】
例えば、半導体内蔵ミリ波帯モジュールの他の回路構成の一例の模式図を図１６に示したように、外部接続用接地端子１６０はフィルタ素子１２５のフィルタ素子用接地端子１６０ａと配線パターンとビア導体を介して電気的に接続されており、さらにフィルタ素子用接地端子１６０ａと半導体素子１０１の半導体素子用接地端子１６０ｂにビア導体１１１ｂと配線パターンなどを介して電気的に接続されている。フィルタ素子として例えば、結合線路を用いたマイクロストリップバンドパスフィルタを使うことができる。その際、低損失基板上にフィルタを構成する配線が形成されており、それと対向する低損失基板の裏面の電極がフィルタ素子用の接地層となりその一部がフィルタ素子用の接地端子となる。フィルタ素子用の接地端子は低損失基板に設けられたスルーホール及び電気絶縁性基板に設けられたビア導体と高熱伝導基板に設けられた配線パターンを介して半導体素子用接地端子に接続される。
【０１４１】
このようにフィルタ素子用接地端子１６０ａと半導体素子用接地端子１６０ｂを電気絶縁性基板１０５中に設けられた複数のビア導体１１１ｂを用いて最短で接続することによりフィルタ素子１２５と半導体素子１０１の接地端子が高周波帯においても安定して接地端子として機能するため、安定した動作を実現することができる。
【０１４２】
なお、前記各実施の形態において、各基板については単層の基板に限られるものではなく、多層配線基板であっても構わない。
【０１４３】
（第１１の実施の形態）
本実施の形態では、本発明の半導体内蔵ミリ波帯モジュールの実装体の一実施の形態を説明する。
【０１４４】
図１７は、本発明の第１１の実施の形態における半導体内蔵ミリ波帯モジュールの実装体の構成の概略を示す断面図である。
【０１４５】
本実施の形態における半導体内蔵ミリ波帯モジュールの実装体は、第１の実施の形態で説明した半導体内蔵ミリ波帯モジュールの外部電極１１３が、鉛スズ系のハンダなどを用いてマザー基板用端子１６１に接続されている。外部電極１１３のうちの接地電極は、マザー基板用接地端子１６２に接続されている。マザー基板としては、フッ素樹脂を用いたプリント配線板を用いることができる。マザー基板用接地端子１６２は、マザー基板１６０の半導体内蔵ミリ波帯モジュール１００が搭載されている面と対向する側にスルーホール１６５を用いて電気的に接続されている。さらにマザー基板用接地端子１６２は導電性接着剤１０４ａを用いて下側筐体１７１に電気的に接続されている。下側筐体１７１はアルミダイカストなどの金属を用い、ヒートシンクとしての機能も兼ねる。下側筐体１７１は上側筐体１７２及び側面筐体１７３とネジなどにより固定され一体となっており、電気的にも同電位である。さらに、上側筐体１７２は、接着剤層１０４を介して裏面に接地層が形成された高熱伝導基板１０３に電気的に接続される。接着剤層は導電性接着剤１０４ａと同様の材料を使うことができる。導電性接着剤１０４，１０４ａとして例えば、導電率が１×１０−４Ωｃｍのニホンハンダ社製商品名“ドーデント”を用いることができる。なお、図１７中、前記と同一の符号は共通する部品であるので説明を省略する。
【０１４６】
この半導体内蔵ミリ波帯モジュールの実装体によると、放熱板と筐体とを一体にすることができ部品点数を削減することができると同時に、半導体内蔵ミリ波帯モジュールの接地電極とマザー基板の接地電極を筐体を介して共通化することができ、接地電位を安定に共通化することができる。これにより、内蔵される半導体素子を安定して動作させることができる。
【０１４７】
次に、本発明の半導体内蔵ミリ波帯モジュールの実装体の製造方法の一例について説明する。半導体内蔵ミリ波帯モジュールの外部電極１１３はマザー基板用端子１６１にクリームハンダを印刷後、リフローなどを用いてマザー基板に実装され、その後、下側筐体の所定の位置にディスペンサーを用いて導電性接着剤を塗布し、その上に、半導体内蔵ミリ波帯モジュールが実装されたマザー基板を搭載する。その後、上側筐体の所定の位置にディスペンスサーを用いて接着剤層を塗布形成し、下側筐体と上側筐体とを側面筐体を介してネジ止めする。このとき、同時に上側筐体は接着剤層を介して高熱伝導基板と接合される。この際、接着剤層をフィルム状で被圧縮性を有する熱可塑性シート、例えば、フィルム状で被圧縮性を有する熱可塑性シートとしては、常温付近でゴム状弾性を示す熱可塑性エラスティックポリマーを用いることができる。シート中には熱伝導性を高めるために、電気伝導性及び熱伝導性のフィラーが分散されている。フィラーとして、銀、カーボンブラック、グラファイトなどを用いることができ、銀をフィラーとして用いた場合、熱可塑性エラスティックポリマーの比重は約３〜４で体積抵抗率は約１０−３Ω・ｃｍ以下となる。この場合、上側筐体と下側筐体を固定する前の状態において、マザー基板に実装された半導体内蔵ミリ波帯モジュール全体のマザー基板を含めた厚さと導電性接着剤層と熱可塑性シートの接着剤層を合わせた合計の厚さを、側面筐体の厚さよりも厚くしておき、上側筐体と下側筐体を側面筐体を介して固定したときに、接着剤層が圧縮される被圧縮性を有するシートを使うと、接着剤層のフィルム内のフィラーが圧縮され、フィラーの充填量密度が増加するため圧縮される前の状態に比べて導電率が上昇し、同時に熱伝導性も向上する。
【０１４８】
次に、低損失基板上に配線パターンを用いて形成されたフィルタ素子を内蔵した半導体内蔵ミリ波帯モジュールがマザー基板へ実装された実装体と筐体とを電気的に接続した場合の回路構成について図１８を用いて説明する。
【０１４９】
高周波信号出力端子１２７及び外部信号入力端子１２８はそれぞれ配線パターンの一部であり、低損失基板１１７上に設けられている。外部信号入力端子１２８はフィルタ素子１２５の入力端子１２５ａと配線パターンやビア導体などを介して電気的に接続されており、さらにフィルタ素子１２５の出力端子１２５ｂと半導体素子１０１の入力端子１０１ａが電気絶縁性基板に設けられたビア導体と配線パターンを介して電気的に接続されている。そして半導体素子１０１の出力端子１０１ｂは高周波信号出力端子１２７に電気的に接続されている。
【０１５０】
一方、外部接続用接地端子１６０はフィルタ素子１２５のフィルタ素子用接地端子１６０ａと配線パターンとビア導体を介して電気的に接続されており、さらにフィルタ素子用接地端子１６０ａと半導体素子１０１の半導体素子用接地端子１６０ｂにビア導体１１１ｂと配線パターンなどを介して電気的に接続されている。フィルタ素子として例えば、低損失基板の裏面に接地層を設け、他方の面にリング上の配線パターンを形成したリング共振器を用いたマイクロストリップバンドパスフィルタを使うことができる。その際、低損失基板上にフィルタを構成する配線が形成されており、それと対向する低損失基板の裏面の電極がフィルタ素子用の接地層となりその一部がフィルタ素子用の接地端子となる。フィルタ素子用の接地端子は金属製の例えばアルミダイカストを用いた筐体を介して高熱伝導基板に設けられた接地用配線パターンに電気的に接続され、さらに半導体素子用接地端子に接続される。
【０１５１】
このようにフィルタ素子用接地端子１６０ａと半導体素子用接地端子１６０ｂを筐体を介して接続することで、接地電位を安定にすることができ、モジュールを安定して動作させることができる。
【０１５２】
【発明の効果】
以上説明したように、本発明の半導体内蔵ミリ波帯モジュールでは、半導体素子と、ヒートシンクを最短で接続でき、電気的な配線と熱的な放熱経路を別方向に設けることができるため、高効率に放熱することができ、電気的な配線を自由に配置することができる。また、半導体素子上の分布定数回路素子が設けられた面の周辺に空洞が形成されていることから、半導体素子を内蔵することによって電気絶縁性基板を形成する樹脂組成物の影響を受けることなく、半導体素子の高周波特性がベアチップ状態の特性と同等の特性を得ることができる。
【０１５３】
また、本発明の半導体内蔵ミリ波帯モジュールでは、フィルタ素子や回路部品を内蔵できるため、半導体素子と回路部品間の接続距離を短くすることができることにより電気信号のノイズを低減できるなど高周波特性に優れた半導体内蔵ミリ波帯モジュールを得ることができる。さらに、あらかじめ特性が保証された回路部品を内蔵するため、モジュールにした場合、製造時の歩留まりが高く、信頼性の高いモジュールを実現できる。
【０１５４】
さらに、本発明の半導体内蔵ミリ波帯モジュールでは、多層構造とすることによって、半導体素子と回路部品とを短距離で接続できるため、配線による信号の損失を低減することができるとともに、同じ機能を持つモジュールの実装面積を低減して小型化して高密度に回路部品を実装することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図２】Ａ〜Ｇは本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの製造方法の概略を示す工程断面図。
【図３】本発明の第２実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図４】本発明の第３実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図５】本発明の第４実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図６】本発明の第４実施形態における半導体内蔵ミリ波帯モジュールの製造方法の概略を示す工程断面図。
【図７】本発明の第５実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図８】本発明の第６実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図９】本発明の第７実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１０】本発明の第８実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１１】本発明の第９実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１２】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１３】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【図１４】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの増幅器の出力電力を合成するための分布定数線路図。
【図１５】本発明の第１実施形態における半導体内蔵ミリ波帯モジュールの要部平面図。
【図１６】本発明の第１０実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【図１７】本発明の第１１実施形態における半導体内蔵ミリ波帯モジュールの概略断面図。
【図１８】本発明の第１１実施形態における半導体内蔵ミリ波帯モジュールの回路の概略模式図。
【符号の説明】
１０１ 半導体素子
１０１ａ 半導体素子の入力端子
１０１ｂ 半導体素子の出力端子
１０３ 高熱伝導基板
１０３ａ 第２の高熱伝導基板
１０４ 接着剤層
１０５ 電気絶縁性基板
１０７ 空隙
１１１ ビア導体
１１３ 外部電極
１１５ ヒートシンク
１１７ 低損失基板
１１９ 配線パターン
１２１ 分布定数回路素子
１２３ 回路部品
１２３ａ 能動部品
１２３ｂ 受動部品
１２４ 能動素子
１２５ フィルタ素子
１２５ａ フィルタ素子の入力端子
１２５ｂ フィルタ素子の出力端子
１２６ シールド導体
１２７ 高周波信号出力端子
１２８ 外部信号入力端子
１３１ ワイヤ
１３３ バイパスコンデンサ
１４０ 第１の貫通孔
１４１ 第２の貫通孔
１４２ 導電性樹脂組成物
１４３ 銅箔
１４４ 第３の貫通孔
１４５ 樹脂フィルム
１５０，１５０ａ〜１５０ｅ 無機フィラーと熱硬化性樹脂とを含む混合物シート層
Claims (23)
- 無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、
前記電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、前記電気絶縁性基板の一方の面に積層された高熱伝導基板と、
前記高熱伝導基板及び前記電気絶縁性基板に形成された複数の配線パターンと、
前記電気絶縁性基板の内部に配置され、前記高熱伝導基板にフェイスアップ実装され、且つ前記配線パターンに電気的に接続されたミリ波帯域で動作する半導体素子と、
前記半導体素子上に設けられた分布定数回路素子及び能動素子とを含み、
前記電気絶縁性基板の内部であって、且つ前記分布定数回路素子及び前記能動素子の表面外側に空隙が設けられていることを特徴とする半導体内蔵ミリ波帯モジュール。 - 前記電気絶縁性基板の他方の面に、さらに第２の高熱伝導基板が積層されている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記空隙が前記第２の高熱伝導基板に接して形成されている請求項２に記載の半導体内蔵ミリ波帯モジュール。
- 前記空隙内の分布定数回路素子と対向する面に、さらにシールド電極が設けられている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記シールド電極は複数の空隙で共有されている請求項４に記載の半導体内蔵ミリ波帯モジュール。
- 前記電気絶縁性基板の内部に配置され前記配線パターンに、さらに電気的に接続された回路部品を備えている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記回路部品は、前記電気絶縁性基板によって外気から遮断されている請求項６に記載の半導体内蔵ミリ波帯モジュール。
- 電気絶縁性基板を構成する混合物に含まれる無機フィラーは、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＳｉＣ、ＡｌＮ及びＳｉＯ２から選ばれる少なくとも一つの無機フィラーを含む請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記高熱伝導基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックより構成されている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記半導体素子は、Ｓｉ，ＧａＡｓ，ＳｉＧｅ，ＩｎＰ及びＳｉＣを含む物質から選ばれる少なくとも一つの半導体により構成されている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記電気絶縁性基板の他方の面に、前記電気絶縁性基板よりも低誘電損失の材料からなる低損失基板をさらに備えている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記低損失基板には、複数の配線パターンが形成されている請求項１１に記載の半導体内蔵ミリ波帯モジュール。
- 前記低損失基板上であって、且つ前記電気絶縁性基板の内部にフィルタ素子が設けられ、前記フィルタ素子の表面外側に空隙が設けられている請求項１１に記載の半導体内蔵ミリ波帯モジュール。
- 前記低誘電損失基板上に設けられたフィルタ素子と、前記半導体素子上に設けられた分布定数回路素子及び能動素子とが、同一空隙内に設けられている請求項１３に記載の半導体内蔵ミリ波帯モジュール。
- 前記高熱伝導基板もしくは前記低損失基板上に、高周波信号出力端子及び外部信号入力端子を備え、
前記外部信号入力端子と前記フィルタ素子の入力端子とが電気的に接続されており、前記フィルタ素子の出力端子と前記半導体素子の入力端子が電気的に接続されており、前記半導体素子の出力端子と高周波信号出力端子が電気的に接続されている請求項１３に記載の半導体内蔵ミリ波帯モジュール。 - 前記低損失基板は、Ａｌ２Ｏ３、ＢｅＯ、ＢＮ、ＡｌＮ及びＳｉＣから選ばれる少なくとも１種類のセラミックス材料を含む請求項１１に記載の半導体内蔵ミリ波帯モジュール。
- 前記低損失基板は、熱変形温度が１８０℃以上である耐熱性樹脂である請求項１１に記載の半導体内蔵ミリ波帯モジュール。
- 耐熱性樹脂が、フッ素樹脂、ポリイミド（ＰＩ）樹脂、メタ系及びパラ系を含むアラミド樹脂、ポリエステル樹脂、ポリアミドイミド樹脂、ポリエステルイミド樹脂、ポリエーテルケトン（ＰＥＫ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリスルホン（ＰＳ）樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンスルフィド（ＰＰＳ）樹脂、ポリベンゾイミダゾール樹脂、液晶ポリマー及びポリベンゾシクロブテンから選ばれる少なくとも１種類の樹脂である請求項１７に記載の半導体内蔵ミリ波帯モジュール。
- 前記電気絶縁性基板が、第１及び第２の電気絶縁性基板で構成され、前記第１の電気絶縁性基板よりも高熱伝導率の誘電体材料からなり、
前記第１の電気絶縁性基板の一方の面に積層された高熱伝導基板と、
前記１の電気絶縁性基板よりも低誘電損失の材料からなる第１及び第２の低損失基板と、
前記高熱伝導基板、前記第１及び第２の電気絶縁性基板、第１及び第２の低損失基板に形成された複数の配線パターンと、
前記第１の電気絶縁性基板の内部に配置され且つ前記高熱伝導基板にフェイスアップ実装され且つ前記配線パターンに電気的に接続されたミリ波帯で動作する半導体素子と、
前記半導体素子上に設けられた分布定数回路素子及び能動素子と、
前記第１の電気絶縁性基板の内部で且つ前記半導体素子上の分布定数回路素子及び能動素子の表面外側に空隙と、前記第２の電気絶縁性基板の内部に配置され前記第２の低損失基板の配線パターンに電気的に接続された回路部品とを備え、
前記第１の低損失基板は前記第１の電気絶縁性基板の他方の面に積層され、前記第２の電気絶縁性基板は前記第１の低損失基板及び前記第２の低損失基板の間に積層されている請求項１に記載の半導体内蔵ミリ波帯モジュール。 - 前記高熱伝導基板の外側には放熱機能を有するヒートシンクをさらに備えた請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記高熱伝導基板は筐体内に配置され、前記高熱伝導基板と前記筐体は熱伝導性樹脂で接合され、前記接合面に対向する面に裏側が実装されたミリ波帯域で動作する半導体素子と、前記半導体素子の接地端子が接続されたマザー基板をさらに備え、前記マザー基板の接地端子が前記筐体と電気的に接続されている請求項１に記載の半導体内蔵ミリ波帯モジュール。
- 前記熱伝導性樹脂は被圧縮性を有する請求項２１に記載の半導体内蔵ミリ波帯モジュール。
- 前記筐体内に、さらに低損失基板と、前記低損失基板上にフィルタ素子とを備え、前記半導体素子は前記高熱伝導基板に搭載され、
前記高熱伝導基板または前記低損失基板上に高周波信号出力端子と外部信号入力端子と外部接続用接地端子を備え、
前記外部信号入力端子と前記フィルタ素子の入力端子とが電気的に接続され、
前記フィルタ素子の出力端子と前記半導体素子の入力端子が第１のビア導体を介して電気的に接続され、
前記半導体素子の出力端子と前記高周波信号出力端子が第２のビア導体を介して電気的に接続され、
前記外部接続用接地端子と前記フィルタ素子のフィルタ素子用接地端子とが電気的に接続され、
前記半導体素子の半導体素子用接地端子とフィルタ素子用接地端子及び外部接続用接地端子が前記筐体を介して電気的に接続されている請求項２１に記載の半導体内蔵ミリ波帯モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086254A JP4018575B2 (ja) | 2002-04-03 | 2003-03-26 | 半導体内蔵ミリ波帯モジュール |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002100959 | 2002-04-03 | ||
| JP2003086254A JP4018575B2 (ja) | 2002-04-03 | 2003-03-26 | 半導体内蔵ミリ波帯モジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006757A true JP2004006757A (ja) | 2004-01-08 |
| JP2004006757A5 JP2004006757A5 (ja) | 2005-05-19 |
| JP4018575B2 JP4018575B2 (ja) | 2007-12-05 |
Family
ID=30446588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086254A Expired - Fee Related JP4018575B2 (ja) | 2002-04-03 | 2003-03-26 | 半導体内蔵ミリ波帯モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4018575B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324646A (ja) * | 2005-04-19 | 2006-11-30 | Matsushita Electric Ind Co Ltd | モジュール基板 |
| JP2012525065A (ja) * | 2009-04-21 | 2012-10-18 | モレックス インコーポレイテド | ３次元アンテナ |
| US9741635B2 (en) | 2014-01-21 | 2017-08-22 | Infineon Technologies Austria Ag | Electronic component |
| WO2023209926A1 (ja) * | 2022-04-28 | 2023-11-02 | 三菱電機株式会社 | 半導体装置 |
| JP7411642B2 (ja) | 2018-09-18 | 2024-01-11 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 高出力表面実装フィルタ |
-
2003
- 2003-03-26 JP JP2003086254A patent/JP4018575B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324646A (ja) * | 2005-04-19 | 2006-11-30 | Matsushita Electric Ind Co Ltd | モジュール基板 |
| JP2012525065A (ja) * | 2009-04-21 | 2012-10-18 | モレックス インコーポレイテド | ３次元アンテナ |
| US9741635B2 (en) | 2014-01-21 | 2017-08-22 | Infineon Technologies Austria Ag | Electronic component |
| US20170317005A1 (en) | 2014-01-21 | 2017-11-02 | Infineon Technologies Austria Ag | Electronic Component Having a Heat-Sink Thermally Coupled to a Heat-Spreader |
| US10249551B2 (en) | 2014-01-21 | 2019-04-02 | Infineon Technologies Austria Ag | Electronic component having a heat-sink thermally coupled to a heat-spreader |
| JP7411642B2 (ja) | 2018-09-18 | 2024-01-11 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 高出力表面実装フィルタ |
| WO2023209926A1 (ja) * | 2022-04-28 | 2023-11-02 | 三菱電機株式会社 | 半導体装置 |
| JP7471538B2 (ja) | 2022-04-28 | 2024-04-19 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4018575B2 (ja) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061100B2 (en) | Semiconductor built-in millimeter-wave band module | |
| US11205623B2 (en) | Microwave device and antenna for improving heat dissipation | |
| US6828663B2 (en) | Method of packaging a device with a lead frame, and an apparatus formed therefrom | |
| US6815810B2 (en) | High-frequency semiconductor device | |
| EP0933816B1 (en) | Hybrid module | |
| WO2020054004A1 (ja) | マイクロ波デバイス及び空中線 | |
| JP2010205772A (ja) | Ｉｃ搭載基板、プリント配線板、及び製造方法 | |
| EP3053187B1 (en) | High power rf circuit | |
| US5616517A (en) | Flip chip high power monolithic integrated circuit thermal bumps and fabrication method | |
| KR100495219B1 (ko) | Ｉｃ칩 내장형 파워 엠프 모듈 | |
| US11799198B2 (en) | Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides | |
| JP4018575B2 (ja) | 半導体内蔵ミリ波帯モジュール | |
| JP2002231974A (ja) | 光受信装置及びその実装構造及びその製造方法 | |
| US9520368B1 (en) | Integrated circuit system having stripline structure | |
| EP4099379A2 (en) | Thermal interface structure and electrical system with thermal interface structure | |
| US6933603B2 (en) | Multi-substrate layer semiconductor packages and method for making same | |
| JP2004071597A (ja) | 半導体モジュール | |
| JP2004288949A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| CN114902401B (zh) | 热管理封装件和方法 | |
| JP4050186B2 (ja) | 電子部品実装基板の製造方法 | |
| JP2003332517A (ja) | マイクロ波集積回路及びその製造方法並びに無線装置 | |
| JP2004047866A (ja) | 半導体装置 | |
| JP3842887B2 (ja) | ハイブリッドモジュール | |
| US20230420395A1 (en) | Electronic devices | |
| KR100822662B1 (ko) | 프론트 엔드 모듈 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4018575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |