JP2004047866A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004047866A JP2004047866A JP2002205290A JP2002205290A JP2004047866A JP 2004047866 A JP2004047866 A JP 2004047866A JP 2002205290 A JP2002205290 A JP 2002205290A JP 2002205290 A JP2002205290 A JP 2002205290A JP 2004047866 A JP2004047866 A JP 2004047866A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor layer
- layer
- conductor
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 143
- 239000004020 conductor Substances 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 14
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 238000007747 plating Methods 0.000 description 13
- 230000005855 radiation Effects 0.000 description 12
- 239000002759 woven fabric Substances 0.000 description 8
- 239000011162 core material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000004745 nonwoven fabric Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】良好な放熱特性を確保するとともに半導体装置の小型化を可能とする。
【解決手段】誘電体層１１ａ〜１１ｃと導体層１２ａ〜１２ｄとを有する多層基板の側面に、内部導体層である導体層１２ｂと多層基板の裏面に形成された導体層１２ｄとに熱的および電気的に接続される基板側面導電部２０が形成される。半導体素子３の裏面が、キャビティ２１から露出する導体層１２ｂにダイボンディングされる。半導体素子３が放出する熱は、熱伝導経路３０として導体層１２ｂおよび基板側面導電部２０を経て導体層１２ｄの放熱部に伝導される。
【選択図】 図３
【解決手段】誘電体層１１ａ〜１１ｃと導体層１２ａ〜１２ｄとを有する多層基板の側面に、内部導体層である導体層１２ｂと多層基板の裏面に形成された導体層１２ｄとに熱的および電気的に接続される基板側面導電部２０が形成される。半導体素子３の裏面が、キャビティ２１から露出する導体層１２ｂにダイボンディングされる。半導体素子３が放出する熱は、熱伝導経路３０として導体層１２ｂおよび基板側面導電部２０を経て導体層１２ｄの放熱部に伝導される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、高周波電力増幅器モジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、半導体装置の小型化に対する要求が強くなってきている。そのうち高周波用電力増幅器モジュールについては、小型化の要求があるものの、小型化により放熱特性が悪化する恐れがある。このため、小型化とともに大電力出力時の発熱に対応する良好な放熱特性が要求されている。
【０００３】
そのような要求に応えるべく小型で放熱性に優れた高周波用電力増幅器モジュールの開発が行なわれている。その一例が、特開平９−２８３７００号公報、特開２０００−１３３７６５号公報および特開２０００−３１３３１号公報に開示されている。
【０００４】
特開平９−２８３７００号公報では、多層基板の上面に形成されたキャビティ内に電力用トランジスタが実装されて樹脂封止された高周波用電力増幅器モジュールにおいて、電力用トランジスタ下部の多層基板内に放熱用ビアホールを形成し、電力用トランジスタの発熱を電力用トランジスタ下部の放熱用ビアホールを通して多層基板の裏面に形成されたグランド層に伝導し、マザーボードに放熱する技術が開示されている。
【０００５】
特開２０００−１３３７６５号公報では、基板上面に半導体チップを実装し、基板下面に容量素子などのチップ部品を実装し、基板全体を覆いかつ半導体チップに接触するカバーを設け、半導体チップから放出される熱を基板全体を覆うカバーを介して空気中およびマザーボードに放熱する技術が開示されている。
【０００６】
特開２０００−３１３３１号公報では、配線基板の上面に受動素子を実装し、配線基板の下面に形成されたキャビティ内にトランジスタを実装した高周波パワーアンプを、マザーボードに実装する際に、トランジスタを半田を介してマザーボードのランド部に接続し、トランジスタが発生した熱を半田およびランド部を介してマザーボードに直接的に放熱する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特開平９−２８３７００号公報に開示された技術では、電力用トランジスタから放出される熱を、電力用トランジスタ下部の多層基板内に形成された放熱用ビアホールを介して、多層基板の裏面に形成されたグランド層に伝導するため、多数の放熱用ビアホールを必要とする。電力用トランジスタ下部の多層基板内には放熱用ビアホールを形成しなければならないので、電力用トランジスタ直下の導体層を伝送線路や回路素子の一部として使用できない。このため、放熱用ビアホールが占有する面積を考慮すると、多層基板の面積が大きくなってしまい、小型化の点で不利となってしまうという問題があった。
【０００８】
また、上記特開２０００−１３３７６５号公報に開示された技術では、半導体チップから放出される熱を基板全体を覆うカバーを介して空気中およびマザーボードに伝える構造を有する。このため、上記放熱用ビアホールを形成しなくともよい。しかしながら、上記特開２０００−１３３７６５号公報では、半導体チップと容量素子などのチップ部品とを基板の異なる面に搭載するため、高周波電力増幅器モジュールの厚さが厚くなってしまうという問題があった。
【０００９】
また、上記特開２０００−３１３３１号公報では、配線基板の上面に受動素子を実装し、配線基板の下面に形成されたキャビティ内にトランジスタをバンプを用いて実装する。このため、配線基板の厚さが厚くなるとという問題があった。さらに、配線基板下面にキャビティを形成するため、配線基板下面のグランド層の面積が縮小し、高周波電力増幅器モジュールの性能劣化を引き起こすという問題があった。
【００１０】
本発明の目的は、良好な放熱特性を有する半導体装置を提供することである。
【００１１】
本発明の他の目的は、小型化が可能な半導体装置を提供することにある。
【００１２】
本発明の他の目的は、薄型化が可能な半導体装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体装置は、半導体素子の裏面と多層基板の導体層とが熱的および電気的に接続されるように半導体素子を多層基板に実装し、多層基板の側面にはその導体層に熱的および電気的に接続される側面導体部が形成されており、半導体素子の熱が側面導体部に伝導するものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。図１は、本実施の形態の半導体装置の回路図であり、図２は本実施の形態の半導体装置の上面図である。図３は、図２の半導体装置をＡ−Ａ線に沿って切断して分解した斜視断面図である。図４は、図２の半導体装置をＡ−Ａ線に沿って切断した側面断面図である。図５は図２のＢ側から見た本実施の形態の半導体装置の側面図である。図６は図２のＣ側から見た本実施の形態の半導体装置の側面図である。図７は本実施の形態の半導体装置の下面図である。なお、理解を簡単にするために、図２および図３では、封止樹脂は図示を省略している。
【００１８】
図１に示されるように、例えば小型高周波電力増幅器モジュールである本実施の形態の半導体装置１は、多層基板２と、多層基板２に実装されかつ多層基板２の伝送線路などに電気的に接続された半導体チップまたは半導体素子３とを有している。半導体素子３は、第１のトランジスタ４および第２のトランジスタ５を備えている。第１のトランジスタ４の制御電圧端子６ａ、第２のトランジスタ５の制御電圧端子６ｂ、第１のトランジスタ４の電源電圧端子７ａおよび第２のトランジスタ５の電源電圧端子７ｂは、それぞれ図示しない電源に電気的に接続されている。入力電力端子８から入力された信号が、第１のトランジスタ４および第２のトランジスタ５において増幅され、伝送線路９ａおよび９ｂを経て出力電力端子１０から取り出されるよう構成されている。
【００１９】
第１のトランジスタ４および第２のトランジスタ５には、例えばＧａＡｓまたはＩｎＰなどを主成分とするヘテロ接合バイポーラトランジスタを使用すれば、高周波特性がより良好となり好ましいが、ＳｉＧｅあるいはＳｉ−ＭＯＳなどの電界効果トランジスタやＧａＡｓなどを主成分とするＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）などを用いてもよい。
【００２０】
図２〜図７に示されるように、本実施の形態の半導体装置１は、誘電体層１１ａ、誘電体層１１ｂ、誘電体層１１ｃ、誘電体層１１ａの上面に配置または形成された導体層１２ａ、誘電体層１１ａの下面または誘電体層１１ｂの上面に形成された導体層１２ｂ、誘電体層１１ｂの下面または誘電体層１１ｃの上面に形成された導体層１２ｃおよび誘電体層１１ｃの下面に形成された導体層１２ｄを有する多層基板２と、多層基板２上に配置または実装された半導体素子（半導体チップ）３と、多層基板２上に配置または実装されたチップ容量（チップコンデンサ）などの受動素子１３と、半導体素子３および受動素子１３を含む多層基板２の上面を覆う封止樹脂１４とを備えている。
【００２１】
導体層１２ａには配線または伝送線路９ａが形成されている。導体層１２ｂには内層接地金属面（または内部接地導体層）１５が形成されている。導体層１２ｃには伝送線路９ｂが形成されている。導体層１２ｄには放熱部１６と制御電圧端子、電源電圧端子、入力電力端子または出力電力端子（電極端子）１７とが形成されている。誘電体層１１ａには導体層１２ａおよび導体層１２ｂを電気的に接続するための貫通孔１８ａが形成されている。誘電体層１１ａおよび誘電体層１１ｂには導体層１２ａ〜１２ｃを電気的に接続するための貫通孔１８ｂが形成されている。誘電体層１１ａの側面には基板側面導電部２０ａが形成され、誘電体層１１ｂの側面には基板側面導電部２０ｂが形成され、誘電体層１１ｃの側面には基板側面導電部２０ｃが形成されている。基板側面導電部２０ａ〜２０ｃが電気的および熱的に接続されるように導体層１２ａ〜１２ｄおよび誘電体層１１ａ〜１１ｃが上下に嵌合され、多層基板２を構成している。従って、基板側面導電部２０ａ〜２０ｃは電気的および熱的に接続されて多層基板２の基板側面導電部（側面導体部）２０を形成する。
【００２２】
半導体素子３は、誘電体層１１ａに設けられたキャビティ（または中空部あるいは開口部）２１の底面に露出した内層接地金属面１５に銀ペーストなどの導電性の良い接着剤によりフェイスアップでダイボンディングされている。半導体素子３の下面または裏面に形成された図示しない電極は、内層接地金属面１５に電気的および熱的に接続されている。半導体素子３の上面または表面に形成された電極は、ボンディングワイヤ２２により導体層１２ａに形成された伝送線路９ａに電気的に接続されている。受動素子１３は、導体層１２ａにハンダなどの導電性の良い接着剤により実装されている。半導体素子３および受動素子１３が多層基板２に実装された後、封止樹脂１４により多層基板２の上面が気密封止され、小型高周波電力増幅器モジュールのような本実施の形態の半導体装置１が形成されている。
【００２３】
内層接地金属面１５は、伝送線路９ａの少なくとも一部をマイクロストリップ線路として使用するための基準電極として機能する。すなわち、伝送線路９ａと内層接地金属面１５とによってマイクロストリップ線路が形成される。このため、内層接地金属面１５は、導体層１２ｂのうち、多層基板２の端部や非接地貫通孔周辺などの金属面形成禁止領域以外の全領域に形成されることが好ましい。また、内層接地金属面１５は、多層基板２の少なくとも１つの辺または側端において、ここでは多層基板２の一対の相対する辺において、基板側面導電部２０に電気的および熱的に接続されている。また、基板側面導電部２０は、多層基板２の少なくとも１つの辺において、ここでは上記一対の相対する辺において、放熱部１６に電気的および熱的に接続されている。
【００２４】
このような構成を有する本実施の形態の半導体装置１では、半導体素子３から放出された熱は、図３で熱伝導経路３０として示されるように、内層接地金属面１５から基板側面導電部２０を介して放熱部１６に伝導される。
【００２５】
また、本実施の形態の半導体装置１は、例えば図示しない外部回路基板またはマザーボードなどに実装することもできる。この場合、放熱部１６は、例えばマザーボードのグランド電位などに接続される。これにより、半導体素子３から放出された熱は、内層接地金属面１５および基板側面導電部２０を介して放熱部１６に伝導され、最終的にはマザーボードなどに熱を逃がすことができる。
【００２６】
本実施の形態の半導体装置１は、種々の手法で製造することができるが、例えば次のようなビルドアップ法によって製造することができる。
【００２７】
まず、コア材（樹脂とガラス織布の複合材料を例とする厚さ数百ミクロンのシート両面に銅箔などの導電性金属材料が貼り付けられている）の両面に配置されている導体層をエッチング等によりパターニングし、必要に応じてスルーホールを形成する。スルーホールは、ドリルまたはレーザーを用いコア材に貫通孔を開けた後、金や銅などの導電性のよい金属材料でメッキされ形成される。さらにビルドアップ材（樹脂とガラス織布や無機フィラー等の複合材料を例とする厚さ数十〜数百ミクロン程度のシート片面に銅箔などの導電性金属材料が貼り付けられている）をコア材の両面に配置し、圧着することにより積層する。圧着後、ビルドアップ材に片面に配置されている導体層を各々エッチング等によりパターニングし、必要に応じてスルーホールを形成する。スルーホールの形成方法は基本的にコア材と同様である。これにより、内部と表面および裏面とに導体層が形成された多層基板、ここでは導体層１２ａ〜１２ｄと誘電体層１１ａ〜１１ｃとを有する多層基板２が形成される。その後、必要に応じて、多層基板２の表面（上面）および裏面（下面）の所定の領域に、めっき層を形成する。
【００２８】
基板側面導電部２０を形成するための切り欠き部は、例えばコア材あるいは各ビルドアップ材にスルーホールを形成する際に形成することができる。あるいは、基板側面導電部２０を形成するための切り欠き部は、コア材あるいは各ビルドアップ材を積層した後に形成してもよい。また、コア材あるいは各ビルドアップ材の積層前または積層後に、上記切り欠き部に導体層を印刷法などによって形成し、それによって基板側面導電部２０を形成することができる。また、多層基板２の両面にめっき層を形成する際に、多層基板２の側面に形成された切り欠き部にめっき層を形成し、それによって基板側面導電部２０を形成することもできる。また、多層基板２の側面に銅箔などを接着することによって、基板側面導電部２０を形成することもできる。
【００２９】
多層基板２は、ビルドアップ法以外にも、印刷法やシート積層法など、種々の手法を用いて製造することができ、上記製造方法には限定されない。また、基板側面導電部２０の形成方法も、上記形成方法には限定されない。
【００３０】
それから、多層基板２に半導体素子３をフェイスアップでダイボンディングした後、半導体素子３の表面に形成された電極と多層基板２の導体層１２ａの伝送線路９ａとをワイヤボンディングによって電気的に接続する。また、受動素子１３も多層基板２に実装する。その後、封止樹脂１４などにより多層基板２の上面を気密封止する。このようにして、高周波電力増幅器モジュールのような本実施の形態の半導体装置１が製造される。
【００３１】
また、本実施の形態のように基板側面導電部２０を介して放熱した場合でも、半導体素子３の直下に放熱部１６に接続する放熱を主目的とした貫通孔（サーマルビア）を多数設けた場合と同様の放熱効果を得ることができる。
【００３２】
図８は、内層接地金属面１５の面積の多層基板２の面積（ここでは多層基板２の一主面の面積）に対する割合と熱抵抗の関係の実測結果を示すグラフである。グラフの横軸が内層接地金属面１５の面積の多層基板２の面積に対する割合に対応し、グラフの縦軸が熱抵抗に対応する。誘電体層１１ａ〜１１ｃを形成する材料は、樹脂とガラス織布を主成分とする樹脂材料を用いた。
【００３３】
本実施の形態では、高周波電力増幅器モジュールのような半導体装置に適用可能な熱抵抗として４５℃／Ｗを用いた。この値は、半導体装置の置かれる環境温度を１００℃、半導体素子内温度を１５０℃とし、半導体素子としてＧａＡｓへテロ接合バイポーラトランジスタを用い、その寿命を実用的な１０６時間として概算した。従って、熱抵抗が４５℃／Ｗ以下であれば、高周波電力増幅器モジュールのような半導体装置として使用可能である。
【００３４】
図８より、内層接地金属面１５の面積の多層基板２の面積に対する割合が２０％のとき熱抵抗値は５９℃／Ｗとなり、４０％のとき熱抵抗値は３６℃／Ｗとなり、９５％のとき熱抵抗値は２９℃／Ｗとなった。近似曲線を用いると、内層接地金属面１５の面積の多層基板２の面積に対する割合が約３０％のとき熱抵抗値が４５℃／Ｗとなる。
【００３５】
従って、樹脂基板の場合は、内層接地金属面１５の面積の多層基板２の面積に対する割合が３０％以上であることが好ましい。これにより、熱抵抗値が４５℃／Ｗ以下となり、高周波電力増幅器モジュールとして実用可能な充分な放熱性を実現することができる。
【００３６】
本実施の形態によれば、誘電体層１１ａ〜１１ｃを形成する材料は、樹脂とガラス織布を主成分とする樹脂材料を用いたが、他の熱硬化性樹脂とガラス織布を主成分とする樹脂材料や、さらにガラス織布に代えて、ガラス不織布や他のセラミック材料を用いた織布や不織布、アラミド等の有機材料を用いた織布や不織布を主成分とした樹脂材料を用いても良い。また、フッ素樹脂に代表される熱可塑性樹脂を主成分とする樹脂材料を用いることも可能である。さらに、ガラスセラミックス、アルミナセラミックスなどのセラミックス材料を誘電体層１１ａ〜１１ｃの材料として用いることもでき、その場合でも十分に高周波電力増幅器モジュールとして使用または適用可能である。
【００３７】
また、導体層１２ａ〜１２ｄを形成する材料としては例えば銅箔などの導電性および熱伝導性の良い材料が好ましい。
【００３８】
また、基板側面導電部２０は例えば金メッキ膜あるいは銅メッキ膜などの導電性および熱伝導性の良い材料からなる導電膜、あるいは銅箔などの導電性および熱伝導性の良い金属材料であることが好ましい。半導体装置の低コスト化および製造方法の簡便化を考慮すると、基板側面導電部２０は金メッキによって形成することがより好ましい。
【００３９】
本実施の形態によれば、半導体素子３から放出される熱を内層接地金属面１５から基板側面導電部２０を介して放熱部１６に伝導することにより充分な放熱性を得ることができる。また、半導体装置１をマザーボードに実装した際には、半導体素子３から放出された熱を、マザーボードに逃がすことが可能となる。これにより、良好な放熱特性を有する半導体装置１を実現できる。
【００４０】
また、本実施の形態では、基板側面導電部２０を介して放熱するので、半導体素子３直下に放熱部１６に接続する放熱を主目的とした貫通孔（サーマルビア）を設けなくともよい。また、半導体素子３の直下に放熱を主目的とした貫通孔を設けたとしても、基板側面導電部２０が形成されていない場合に比較して、半導体素子３の直下の貫通孔の数や面積を大幅に低減することが可能である。このため、図３に示されるように、導体層１２ｃにおける半導体素子３の直下の領域３１が伝送線路９ｂの一部の形成領域などとして活用できる。これにより、多層基板２の面積の低減または小型化が可能となる。従って、半導体装置の小型化が可能になる。
【００４１】
また、本実施の形態では、半導体素子３および受動素子１３を多層基板２の上面に配置する。このため、多層基板２の厚みを薄くすることにより、半導体装置１の厚みを薄くすることが容易に可能となる。
【００４２】
また、本実施の形態では、内層接地金属面１５は、導体層１２ａに形成される伝送線路９ａの一部をマイクロストリップ線路として使用するための基準電極として機能するため、一般的に多層基板面積の約３０％以上となるように形成される。従って、内層接地金属面１５の形成により多層基板２の面積の低減または小型化が妨害されるという問題は発生せず、内層接地金属面１５を基準電極用に加えて放熱用にも使用できるという効果を得られる。
【００４３】
また、内層接地金属面１５と放熱部１６を熱的および電気的に接続する貫通孔（サーマルビア）を誘電体層１１ｂおよび誘電体層１１ｃに形成し、内層接地金属面１５から放熱部１６への放熱経路を増やし、半導体装置１の放熱特性をより向上させることもできる。この場合、伝送線路や回路素子の形成領域を避けた領域で貫通孔を形成すれば、多層基板２の面積が増大するのを抑制することができる。
【００４４】
なお、本実施の形態では、導体層１２ｃの半導体素子直下の領域３１を伝送線路９ｂの一部として活用した。しかしながら、導体層１２ｃの半導体素子直下の領域３１を、直流線路あるいは多層基板内蔵受動部品などの小型高周波電力増幅器モジュールの具備する回路素子の形成領域などとして活用することもできる。
【００４５】
また、本実施の形態では、基板側面導電部２０は、図２、図３および図７に示されるように、擬似半円形の形状をした切り欠き部分を多層基板２の側面に形成し、その切り欠き部分に銅メッキさらに金メッキを施す方法により形成した。しかしながら、切り欠き部分の形状は、半円形、長円形または矩形など種々の任意の形状とすることもできる。
【００４６】
また、本実施の形態では、多層基板２を４層の導体層と３層の誘電体層とによって形成したが、多層基板２を構成する導体層が５層以上であっても、あるいは多層基板２を構成する誘電体層が４層以上であってもよい。
【００４７】
また、本実施の形態では、内層接地金属面１５を誘電体層１１ａの下面に配置される導体層１２ｂに形成した。しかしながら、５層以上の導体層と４層以上の誘電体層とを有する多層基板などにおいては、必ずしも導体層１２ｂに内層接地金属面１５を形成する必要はない。例えば、誘電体層を挟んで導体層１２ａの下側に最初に配置される任意の導体層に形成してもよい。
【００４８】
また、本実施の形態では、小型高周波電力増幅器モジュールを２段増幅構成としたが、１段増幅構成あるいは３段増幅構成以上とすることもできる。
【００４９】
また、本実施の形態では、多層基板２の上面を気密封止する方法として樹脂封止を使用したが、樹脂キャップによる封止方法を用いることもできる。
【００５０】
また、本実施の形態では、基板側面導電部７は、図２、図３および図７に示されるように、多層基板２の一対の相対する側面にのみ形成した。しかしながら、図９の下面図（図７に対応）に示されるように、基板側面導電部２０を多層基板２の全ての側面に形成することもできる。あるいは、基板側面導電部２０を多層基板２の１つまたは３つの側面に形成することもできる。
【００５１】
（実施の形態２）
図１０は、本発明の他の実施の形態である半導体装置の側面断面図であり、上記実施の形態１の図４に対応する。
【００５２】
本実施の形態では、上記実施の形態１とは異なり、多層基板２の上面を気密封止する方法として、封止樹脂１４の代わりに熱伝導性の良い金属カバー４０を使用する。本実施の形態では、基板側面導電部２０と金属カバー４０とが圧着あるいはハンダなどの導電性の良い接着剤により接続されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００５３】
本実施の形態によれば、上記実施の形態１と同様に、半導体素子３から放出された熱が内層接地金属面１５から基板側面導電部２０を介して、多層基板２の裏面に形成された放熱部１６に伝導される。本実施の形態では、それに加えて、半導体素子３から放出された熱は内層接地金属面１５から基板側面導電部２０を介して金属カバー４０に伝導され、金属カバー４０から空気中にも放熱される。これにより、小型高周波電力増幅器モジュールのような半導体装置の放熱性をより高めることができる。
【００５４】
また、本実施の形態によれば、金属カバー４０により多層基板２の上面に形成された導体層１２ａが半導体装置の外部の電磁場から遮蔽される。このため、半導体装置の性能をより向上させることができる。
【００５５】
（実施の形態３）
図１１は、本発明の他の実施の形態である半導体装置の側面断面図であり、上記実施の形態１の図４に対応する。
【００５６】
本実施の形態では、上記実施の形態１とは異なり、誘電体層１１ａにキャビティ２１を形成せず、代わりに半導体素子３を多層基板２の上面上（すなわち誘電体層１１ａ上の導体層１２ａ上）に配置または実装し、半導体素子３の下面（裏面）の電極と内層接地金属面１５とを接続する貫通孔（スルーホールまたはビアホール）４１を誘電体層１１ａに形成する。貫通孔４１を介して、半導体素子３の下面の電極と内層接地金属面１５とが熱的および電気的に接続されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００５７】
本実施の形態によれば、キャビティ２１を形成する必要がないので、半導体装置の製造コストを低減できる。また、半導体装置の製造工程を簡便化できる。特に、キャビティ２１を形成するコストおよび時間がセラミックス基板（誘電体材料にセラミックス材料を用いた多層基板）より多く必要とされる樹脂基板（誘電体材料に樹脂材料を用いた多層基板）において、本実施の形態はより有効である。
【００５８】
（実施の形態４）
図１２は、本発明の他の実施の形態である半導体装置の下面図であり、上記実施の形態１の図７に対応する。
【００５９】
本実施の形態では、上記実施の形態１とは異なり、電極端子１７が多層基板２の下面の４辺に並べられ、基板側面導電部２０が多層基板２の４つの角部に形成されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６０】
本実施の形態によれば、電極端子１７を多層基板２の下面の４辺に並べることができ、電極端子１７の数を容易に増やすことができる。このため、多機能の小型高周波電力増幅器モジュールの実現が容易になる。
【００６１】
また、本実施の形態によれば、基板側面導電部２０の面積と多層基板側面の面積との割合を考慮した場合、上記実施の形態１に比べて、基板側面導電部２０の面積の割合を容易に大きくすることができ、熱抵抗を低減できる。従って、放熱特性をより向上することができる。
【００６２】
（実施の形態５）
図１３は、本発明の他の実施の形態である半導体装置の下面図であり、上記実施の形態１の図７に対応する。
【００６３】
本実施の形態では、上記実施の形態１とは異なり、多層基板２の側面に切り欠き部分を形成せずに、多層基板２の側面に直接銅メッキさらに金メッキを施す方法により基板側面導電部２０が形成されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６４】
本実施の形態によれば、基板側面導電部２０を形成するための多層基板側面の切り欠き部分を必要としないので、全ての導体層において切り欠き部分の面積分だけ有効利用面積または利用可能面積が増加する。また、多層基板の面積を低減でき、半導体装置の小型化が可能となる。
【００６５】
なお、本実施の形態では、基板側面導電部２０の形成手法として銅メッキさらに金メッキを施すというメッキ法を用いたが、銅箔等の導電性および熱伝導性の良い金属材料を接着することにより形成しても構わない。
【００６６】
（実施の形態６）
図１４および図１５は、本発明の他の実施の形態である半導体装置の端部近傍を示す説明図である。理解を簡単にするために、図１４および図１５では、多層基板２を誘電体層１１ａ〜１１ｃに分解し、導体層１２ａ〜１２ｄなどは図示を省略している。
【００６７】
本実施の形態では、上記実施の形態１とは異なり、基板側面導電部２０が誘電体層１１ｂおよび誘電体層１１ｃに形成されるが、誘電体層１１ａには形成されていない。すなわち、上記実施の形態１における基板側面導電部２０ａが形成されず、基板側面導電部２０ｂおよび基板側面導電部２０ｃによって基板側面導電部２０が形成される。
【００６８】
なお、図１４に示されるように、誘電体層１１ｂおよび誘電体層１１ｃに切り欠き部分を設け、その切り欠き部分に基板側面導電部２０を設けてもよいし、あるいは図１５に示されるように、切り欠き部分を形成せずに誘電体層１１ｂおよび誘電体層１１ｃの側面に基板側面導電部２０を設けることもできる。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６９】
本実施の形態によれば、基板側面導電部２０を形成するために、誘電体層１１ａの側面に基板側面導電部２０ａを設ける必要がない。また、誘電体層１１ａの側面に切り欠き部分を設ける必要もない。このため、誘電体層１１ａの上面に形成される導体層１２ａの有効利用面積が増加する。また、多層基板の面積を低減でき、半導体装置の小型化が可能となる。
【００７０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７１】
前記実施の形態では、高周波電力増幅器モジュールについて説明したが、本発明は、これに限定されるものではなく、多層基板上に実装した半導体素子の良好な放熱特性が要求される種々の半導体装置に適用することができる。
【００７２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７３】
半導体素子の裏面と多層基板の導体層とが熱的および電気的に接続されるように半導体素子を多層基板に実装し、多層基板の側面にその導体層に熱的および電気的に接続される側面導体部を形成したので、半導体素子の熱を側面導体部に伝導することができる。このため、良好な放熱特性を有する半導体装置を提供することができる。また、半導体装置の小型化が可能になる。さらに、半導体装置の薄型化が可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の回路図である。
【図２】本発明の一実施の形態である半導体装置の上面図である。
【図３】図２の半導体装置をＡ−Ａ線に沿って切断した斜視断面図である。
【図４】図２の半導体装置をＡ−Ａ線に沿って切断した側面断面図である。
【図５】図２の半導体装置の側面図である。
【図６】図２の半導体装置の側面図である。
【図７】図２の半導体装置の下面図である。
【図８】内層接地金属面の面積の多層基板面積に対する割合と熱抵抗の関係を示すグラフである。
【図９】本発明の他の実施の形態である半導体装置の下面図である。
【図１０】本発明の他の実施の形態である半導体装置の側面断面図である。
【図１１】本発明の他の実施の形態である半導体装置の側面断面図である。
【図１２】本発明の他の実施の形態である半導体装置の下面図である。
【図１３】本発明の他の実施の形態である半導体装置の下面図である。
【図１４】本発明の他の実施の形態である半導体装置の説明図である。
【図１５】本発明の他の実施の形態である半導体装置の説明図である。
【符号の説明】
１ 半導体装置
２ 多層基板
３ 半導体素子
４ 第１のトランジスタ
５ 第２のトランジスタ
６ａ 制御電圧端子
６ｂ 制御電圧端子
７ａ 電源電圧端子
７ｂ 電源電圧端子
８ 入力電力端子
９ａ 伝送線路
９ｂ 伝送線路
１０ 出力電力端子
１１ａ 誘電体層
１１ｂ 誘電体層
１１ｃ 誘電体層
１２ａ 導体層
１２ｂ 導体層
１２ｃ 導体層
１２ｄ 導体層
１３ 受動素子
１４ 封止樹脂
１５ 内層接地金属面
１６ 放熱部
１７ 電極端子
１８ａ 貫通孔
１８ｂ 貫通孔
２０ 基板側面導電部
２０ａ 基板側面導電部
２０ｂ 基板側面導電部
２０ｃ 基板側面導電部
２１ キャビティ
２２ ボンディングワイヤ
３０ 熱伝導経路
３１ 半導体素子の直下の領域
４０ 金属カバー
４１ 貫通孔
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、高周波電力増幅器モジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、半導体装置の小型化に対する要求が強くなってきている。そのうち高周波用電力増幅器モジュールについては、小型化の要求があるものの、小型化により放熱特性が悪化する恐れがある。このため、小型化とともに大電力出力時の発熱に対応する良好な放熱特性が要求されている。
【０００３】
そのような要求に応えるべく小型で放熱性に優れた高周波用電力増幅器モジュールの開発が行なわれている。その一例が、特開平９−２８３７００号公報、特開２０００−１３３７６５号公報および特開２０００−３１３３１号公報に開示されている。
【０００４】
特開平９−２８３７００号公報では、多層基板の上面に形成されたキャビティ内に電力用トランジスタが実装されて樹脂封止された高周波用電力増幅器モジュールにおいて、電力用トランジスタ下部の多層基板内に放熱用ビアホールを形成し、電力用トランジスタの発熱を電力用トランジスタ下部の放熱用ビアホールを通して多層基板の裏面に形成されたグランド層に伝導し、マザーボードに放熱する技術が開示されている。
【０００５】
特開２０００−１３３７６５号公報では、基板上面に半導体チップを実装し、基板下面に容量素子などのチップ部品を実装し、基板全体を覆いかつ半導体チップに接触するカバーを設け、半導体チップから放出される熱を基板全体を覆うカバーを介して空気中およびマザーボードに放熱する技術が開示されている。
【０００６】
特開２０００−３１３３１号公報では、配線基板の上面に受動素子を実装し、配線基板の下面に形成されたキャビティ内にトランジスタを実装した高周波パワーアンプを、マザーボードに実装する際に、トランジスタを半田を介してマザーボードのランド部に接続し、トランジスタが発生した熱を半田およびランド部を介してマザーボードに直接的に放熱する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特開平９−２８３７００号公報に開示された技術では、電力用トランジスタから放出される熱を、電力用トランジスタ下部の多層基板内に形成された放熱用ビアホールを介して、多層基板の裏面に形成されたグランド層に伝導するため、多数の放熱用ビアホールを必要とする。電力用トランジスタ下部の多層基板内には放熱用ビアホールを形成しなければならないので、電力用トランジスタ直下の導体層を伝送線路や回路素子の一部として使用できない。このため、放熱用ビアホールが占有する面積を考慮すると、多層基板の面積が大きくなってしまい、小型化の点で不利となってしまうという問題があった。
【０００８】
また、上記特開２０００−１３３７６５号公報に開示された技術では、半導体チップから放出される熱を基板全体を覆うカバーを介して空気中およびマザーボードに伝える構造を有する。このため、上記放熱用ビアホールを形成しなくともよい。しかしながら、上記特開２０００−１３３７６５号公報では、半導体チップと容量素子などのチップ部品とを基板の異なる面に搭載するため、高周波電力増幅器モジュールの厚さが厚くなってしまうという問題があった。
【０００９】
また、上記特開２０００−３１３３１号公報では、配線基板の上面に受動素子を実装し、配線基板の下面に形成されたキャビティ内にトランジスタをバンプを用いて実装する。このため、配線基板の厚さが厚くなるとという問題があった。さらに、配線基板下面にキャビティを形成するため、配線基板下面のグランド層の面積が縮小し、高周波電力増幅器モジュールの性能劣化を引き起こすという問題があった。
【００１０】
本発明の目的は、良好な放熱特性を有する半導体装置を提供することである。
【００１１】
本発明の他の目的は、小型化が可能な半導体装置を提供することにある。
【００１２】
本発明の他の目的は、薄型化が可能な半導体装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体装置は、半導体素子の裏面と多層基板の導体層とが熱的および電気的に接続されるように半導体素子を多層基板に実装し、多層基板の側面にはその導体層に熱的および電気的に接続される側面導体部が形成されており、半導体素子の熱が側面導体部に伝導するものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。図１は、本実施の形態の半導体装置の回路図であり、図２は本実施の形態の半導体装置の上面図である。図３は、図２の半導体装置をＡ−Ａ線に沿って切断して分解した斜視断面図である。図４は、図２の半導体装置をＡ−Ａ線に沿って切断した側面断面図である。図５は図２のＢ側から見た本実施の形態の半導体装置の側面図である。図６は図２のＣ側から見た本実施の形態の半導体装置の側面図である。図７は本実施の形態の半導体装置の下面図である。なお、理解を簡単にするために、図２および図３では、封止樹脂は図示を省略している。
【００１８】
図１に示されるように、例えば小型高周波電力増幅器モジュールである本実施の形態の半導体装置１は、多層基板２と、多層基板２に実装されかつ多層基板２の伝送線路などに電気的に接続された半導体チップまたは半導体素子３とを有している。半導体素子３は、第１のトランジスタ４および第２のトランジスタ５を備えている。第１のトランジスタ４の制御電圧端子６ａ、第２のトランジスタ５の制御電圧端子６ｂ、第１のトランジスタ４の電源電圧端子７ａおよび第２のトランジスタ５の電源電圧端子７ｂは、それぞれ図示しない電源に電気的に接続されている。入力電力端子８から入力された信号が、第１のトランジスタ４および第２のトランジスタ５において増幅され、伝送線路９ａおよび９ｂを経て出力電力端子１０から取り出されるよう構成されている。
【００１９】
第１のトランジスタ４および第２のトランジスタ５には、例えばＧａＡｓまたはＩｎＰなどを主成分とするヘテロ接合バイポーラトランジスタを使用すれば、高周波特性がより良好となり好ましいが、ＳｉＧｅあるいはＳｉ−ＭＯＳなどの電界効果トランジスタやＧａＡｓなどを主成分とするＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）などを用いてもよい。
【００２０】
図２〜図７に示されるように、本実施の形態の半導体装置１は、誘電体層１１ａ、誘電体層１１ｂ、誘電体層１１ｃ、誘電体層１１ａの上面に配置または形成された導体層１２ａ、誘電体層１１ａの下面または誘電体層１１ｂの上面に形成された導体層１２ｂ、誘電体層１１ｂの下面または誘電体層１１ｃの上面に形成された導体層１２ｃおよび誘電体層１１ｃの下面に形成された導体層１２ｄを有する多層基板２と、多層基板２上に配置または実装された半導体素子（半導体チップ）３と、多層基板２上に配置または実装されたチップ容量（チップコンデンサ）などの受動素子１３と、半導体素子３および受動素子１３を含む多層基板２の上面を覆う封止樹脂１４とを備えている。
【００２１】
導体層１２ａには配線または伝送線路９ａが形成されている。導体層１２ｂには内層接地金属面（または内部接地導体層）１５が形成されている。導体層１２ｃには伝送線路９ｂが形成されている。導体層１２ｄには放熱部１６と制御電圧端子、電源電圧端子、入力電力端子または出力電力端子（電極端子）１７とが形成されている。誘電体層１１ａには導体層１２ａおよび導体層１２ｂを電気的に接続するための貫通孔１８ａが形成されている。誘電体層１１ａおよび誘電体層１１ｂには導体層１２ａ〜１２ｃを電気的に接続するための貫通孔１８ｂが形成されている。誘電体層１１ａの側面には基板側面導電部２０ａが形成され、誘電体層１１ｂの側面には基板側面導電部２０ｂが形成され、誘電体層１１ｃの側面には基板側面導電部２０ｃが形成されている。基板側面導電部２０ａ〜２０ｃが電気的および熱的に接続されるように導体層１２ａ〜１２ｄおよび誘電体層１１ａ〜１１ｃが上下に嵌合され、多層基板２を構成している。従って、基板側面導電部２０ａ〜２０ｃは電気的および熱的に接続されて多層基板２の基板側面導電部（側面導体部）２０を形成する。
【００２２】
半導体素子３は、誘電体層１１ａに設けられたキャビティ（または中空部あるいは開口部）２１の底面に露出した内層接地金属面１５に銀ペーストなどの導電性の良い接着剤によりフェイスアップでダイボンディングされている。半導体素子３の下面または裏面に形成された図示しない電極は、内層接地金属面１５に電気的および熱的に接続されている。半導体素子３の上面または表面に形成された電極は、ボンディングワイヤ２２により導体層１２ａに形成された伝送線路９ａに電気的に接続されている。受動素子１３は、導体層１２ａにハンダなどの導電性の良い接着剤により実装されている。半導体素子３および受動素子１３が多層基板２に実装された後、封止樹脂１４により多層基板２の上面が気密封止され、小型高周波電力増幅器モジュールのような本実施の形態の半導体装置１が形成されている。
【００２３】
内層接地金属面１５は、伝送線路９ａの少なくとも一部をマイクロストリップ線路として使用するための基準電極として機能する。すなわち、伝送線路９ａと内層接地金属面１５とによってマイクロストリップ線路が形成される。このため、内層接地金属面１５は、導体層１２ｂのうち、多層基板２の端部や非接地貫通孔周辺などの金属面形成禁止領域以外の全領域に形成されることが好ましい。また、内層接地金属面１５は、多層基板２の少なくとも１つの辺または側端において、ここでは多層基板２の一対の相対する辺において、基板側面導電部２０に電気的および熱的に接続されている。また、基板側面導電部２０は、多層基板２の少なくとも１つの辺において、ここでは上記一対の相対する辺において、放熱部１６に電気的および熱的に接続されている。
【００２４】
このような構成を有する本実施の形態の半導体装置１では、半導体素子３から放出された熱は、図３で熱伝導経路３０として示されるように、内層接地金属面１５から基板側面導電部２０を介して放熱部１６に伝導される。
【００２５】
また、本実施の形態の半導体装置１は、例えば図示しない外部回路基板またはマザーボードなどに実装することもできる。この場合、放熱部１６は、例えばマザーボードのグランド電位などに接続される。これにより、半導体素子３から放出された熱は、内層接地金属面１５および基板側面導電部２０を介して放熱部１６に伝導され、最終的にはマザーボードなどに熱を逃がすことができる。
【００２６】
本実施の形態の半導体装置１は、種々の手法で製造することができるが、例えば次のようなビルドアップ法によって製造することができる。
【００２７】
まず、コア材（樹脂とガラス織布の複合材料を例とする厚さ数百ミクロンのシート両面に銅箔などの導電性金属材料が貼り付けられている）の両面に配置されている導体層をエッチング等によりパターニングし、必要に応じてスルーホールを形成する。スルーホールは、ドリルまたはレーザーを用いコア材に貫通孔を開けた後、金や銅などの導電性のよい金属材料でメッキされ形成される。さらにビルドアップ材（樹脂とガラス織布や無機フィラー等の複合材料を例とする厚さ数十〜数百ミクロン程度のシート片面に銅箔などの導電性金属材料が貼り付けられている）をコア材の両面に配置し、圧着することにより積層する。圧着後、ビルドアップ材に片面に配置されている導体層を各々エッチング等によりパターニングし、必要に応じてスルーホールを形成する。スルーホールの形成方法は基本的にコア材と同様である。これにより、内部と表面および裏面とに導体層が形成された多層基板、ここでは導体層１２ａ〜１２ｄと誘電体層１１ａ〜１１ｃとを有する多層基板２が形成される。その後、必要に応じて、多層基板２の表面（上面）および裏面（下面）の所定の領域に、めっき層を形成する。
【００２８】
基板側面導電部２０を形成するための切り欠き部は、例えばコア材あるいは各ビルドアップ材にスルーホールを形成する際に形成することができる。あるいは、基板側面導電部２０を形成するための切り欠き部は、コア材あるいは各ビルドアップ材を積層した後に形成してもよい。また、コア材あるいは各ビルドアップ材の積層前または積層後に、上記切り欠き部に導体層を印刷法などによって形成し、それによって基板側面導電部２０を形成することができる。また、多層基板２の両面にめっき層を形成する際に、多層基板２の側面に形成された切り欠き部にめっき層を形成し、それによって基板側面導電部２０を形成することもできる。また、多層基板２の側面に銅箔などを接着することによって、基板側面導電部２０を形成することもできる。
【００２９】
多層基板２は、ビルドアップ法以外にも、印刷法やシート積層法など、種々の手法を用いて製造することができ、上記製造方法には限定されない。また、基板側面導電部２０の形成方法も、上記形成方法には限定されない。
【００３０】
それから、多層基板２に半導体素子３をフェイスアップでダイボンディングした後、半導体素子３の表面に形成された電極と多層基板２の導体層１２ａの伝送線路９ａとをワイヤボンディングによって電気的に接続する。また、受動素子１３も多層基板２に実装する。その後、封止樹脂１４などにより多層基板２の上面を気密封止する。このようにして、高周波電力増幅器モジュールのような本実施の形態の半導体装置１が製造される。
【００３１】
また、本実施の形態のように基板側面導電部２０を介して放熱した場合でも、半導体素子３の直下に放熱部１６に接続する放熱を主目的とした貫通孔（サーマルビア）を多数設けた場合と同様の放熱効果を得ることができる。
【００３２】
図８は、内層接地金属面１５の面積の多層基板２の面積（ここでは多層基板２の一主面の面積）に対する割合と熱抵抗の関係の実測結果を示すグラフである。グラフの横軸が内層接地金属面１５の面積の多層基板２の面積に対する割合に対応し、グラフの縦軸が熱抵抗に対応する。誘電体層１１ａ〜１１ｃを形成する材料は、樹脂とガラス織布を主成分とする樹脂材料を用いた。
【００３３】
本実施の形態では、高周波電力増幅器モジュールのような半導体装置に適用可能な熱抵抗として４５℃／Ｗを用いた。この値は、半導体装置の置かれる環境温度を１００℃、半導体素子内温度を１５０℃とし、半導体素子としてＧａＡｓへテロ接合バイポーラトランジスタを用い、その寿命を実用的な１０６時間として概算した。従って、熱抵抗が４５℃／Ｗ以下であれば、高周波電力増幅器モジュールのような半導体装置として使用可能である。
【００３４】
図８より、内層接地金属面１５の面積の多層基板２の面積に対する割合が２０％のとき熱抵抗値は５９℃／Ｗとなり、４０％のとき熱抵抗値は３６℃／Ｗとなり、９５％のとき熱抵抗値は２９℃／Ｗとなった。近似曲線を用いると、内層接地金属面１５の面積の多層基板２の面積に対する割合が約３０％のとき熱抵抗値が４５℃／Ｗとなる。
【００３５】
従って、樹脂基板の場合は、内層接地金属面１５の面積の多層基板２の面積に対する割合が３０％以上であることが好ましい。これにより、熱抵抗値が４５℃／Ｗ以下となり、高周波電力増幅器モジュールとして実用可能な充分な放熱性を実現することができる。
【００３６】
本実施の形態によれば、誘電体層１１ａ〜１１ｃを形成する材料は、樹脂とガラス織布を主成分とする樹脂材料を用いたが、他の熱硬化性樹脂とガラス織布を主成分とする樹脂材料や、さらにガラス織布に代えて、ガラス不織布や他のセラミック材料を用いた織布や不織布、アラミド等の有機材料を用いた織布や不織布を主成分とした樹脂材料を用いても良い。また、フッ素樹脂に代表される熱可塑性樹脂を主成分とする樹脂材料を用いることも可能である。さらに、ガラスセラミックス、アルミナセラミックスなどのセラミックス材料を誘電体層１１ａ〜１１ｃの材料として用いることもでき、その場合でも十分に高周波電力増幅器モジュールとして使用または適用可能である。
【００３７】
また、導体層１２ａ〜１２ｄを形成する材料としては例えば銅箔などの導電性および熱伝導性の良い材料が好ましい。
【００３８】
また、基板側面導電部２０は例えば金メッキ膜あるいは銅メッキ膜などの導電性および熱伝導性の良い材料からなる導電膜、あるいは銅箔などの導電性および熱伝導性の良い金属材料であることが好ましい。半導体装置の低コスト化および製造方法の簡便化を考慮すると、基板側面導電部２０は金メッキによって形成することがより好ましい。
【００３９】
本実施の形態によれば、半導体素子３から放出される熱を内層接地金属面１５から基板側面導電部２０を介して放熱部１６に伝導することにより充分な放熱性を得ることができる。また、半導体装置１をマザーボードに実装した際には、半導体素子３から放出された熱を、マザーボードに逃がすことが可能となる。これにより、良好な放熱特性を有する半導体装置１を実現できる。
【００４０】
また、本実施の形態では、基板側面導電部２０を介して放熱するので、半導体素子３直下に放熱部１６に接続する放熱を主目的とした貫通孔（サーマルビア）を設けなくともよい。また、半導体素子３の直下に放熱を主目的とした貫通孔を設けたとしても、基板側面導電部２０が形成されていない場合に比較して、半導体素子３の直下の貫通孔の数や面積を大幅に低減することが可能である。このため、図３に示されるように、導体層１２ｃにおける半導体素子３の直下の領域３１が伝送線路９ｂの一部の形成領域などとして活用できる。これにより、多層基板２の面積の低減または小型化が可能となる。従って、半導体装置の小型化が可能になる。
【００４１】
また、本実施の形態では、半導体素子３および受動素子１３を多層基板２の上面に配置する。このため、多層基板２の厚みを薄くすることにより、半導体装置１の厚みを薄くすることが容易に可能となる。
【００４２】
また、本実施の形態では、内層接地金属面１５は、導体層１２ａに形成される伝送線路９ａの一部をマイクロストリップ線路として使用するための基準電極として機能するため、一般的に多層基板面積の約３０％以上となるように形成される。従って、内層接地金属面１５の形成により多層基板２の面積の低減または小型化が妨害されるという問題は発生せず、内層接地金属面１５を基準電極用に加えて放熱用にも使用できるという効果を得られる。
【００４３】
また、内層接地金属面１５と放熱部１６を熱的および電気的に接続する貫通孔（サーマルビア）を誘電体層１１ｂおよび誘電体層１１ｃに形成し、内層接地金属面１５から放熱部１６への放熱経路を増やし、半導体装置１の放熱特性をより向上させることもできる。この場合、伝送線路や回路素子の形成領域を避けた領域で貫通孔を形成すれば、多層基板２の面積が増大するのを抑制することができる。
【００４４】
なお、本実施の形態では、導体層１２ｃの半導体素子直下の領域３１を伝送線路９ｂの一部として活用した。しかしながら、導体層１２ｃの半導体素子直下の領域３１を、直流線路あるいは多層基板内蔵受動部品などの小型高周波電力増幅器モジュールの具備する回路素子の形成領域などとして活用することもできる。
【００４５】
また、本実施の形態では、基板側面導電部２０は、図２、図３および図７に示されるように、擬似半円形の形状をした切り欠き部分を多層基板２の側面に形成し、その切り欠き部分に銅メッキさらに金メッキを施す方法により形成した。しかしながら、切り欠き部分の形状は、半円形、長円形または矩形など種々の任意の形状とすることもできる。
【００４６】
また、本実施の形態では、多層基板２を４層の導体層と３層の誘電体層とによって形成したが、多層基板２を構成する導体層が５層以上であっても、あるいは多層基板２を構成する誘電体層が４層以上であってもよい。
【００４７】
また、本実施の形態では、内層接地金属面１５を誘電体層１１ａの下面に配置される導体層１２ｂに形成した。しかしながら、５層以上の導体層と４層以上の誘電体層とを有する多層基板などにおいては、必ずしも導体層１２ｂに内層接地金属面１５を形成する必要はない。例えば、誘電体層を挟んで導体層１２ａの下側に最初に配置される任意の導体層に形成してもよい。
【００４８】
また、本実施の形態では、小型高周波電力増幅器モジュールを２段増幅構成としたが、１段増幅構成あるいは３段増幅構成以上とすることもできる。
【００４９】
また、本実施の形態では、多層基板２の上面を気密封止する方法として樹脂封止を使用したが、樹脂キャップによる封止方法を用いることもできる。
【００５０】
また、本実施の形態では、基板側面導電部７は、図２、図３および図７に示されるように、多層基板２の一対の相対する側面にのみ形成した。しかしながら、図９の下面図（図７に対応）に示されるように、基板側面導電部２０を多層基板２の全ての側面に形成することもできる。あるいは、基板側面導電部２０を多層基板２の１つまたは３つの側面に形成することもできる。
【００５１】
（実施の形態２）
図１０は、本発明の他の実施の形態である半導体装置の側面断面図であり、上記実施の形態１の図４に対応する。
【００５２】
本実施の形態では、上記実施の形態１とは異なり、多層基板２の上面を気密封止する方法として、封止樹脂１４の代わりに熱伝導性の良い金属カバー４０を使用する。本実施の形態では、基板側面導電部２０と金属カバー４０とが圧着あるいはハンダなどの導電性の良い接着剤により接続されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００５３】
本実施の形態によれば、上記実施の形態１と同様に、半導体素子３から放出された熱が内層接地金属面１５から基板側面導電部２０を介して、多層基板２の裏面に形成された放熱部１６に伝導される。本実施の形態では、それに加えて、半導体素子３から放出された熱は内層接地金属面１５から基板側面導電部２０を介して金属カバー４０に伝導され、金属カバー４０から空気中にも放熱される。これにより、小型高周波電力増幅器モジュールのような半導体装置の放熱性をより高めることができる。
【００５４】
また、本実施の形態によれば、金属カバー４０により多層基板２の上面に形成された導体層１２ａが半導体装置の外部の電磁場から遮蔽される。このため、半導体装置の性能をより向上させることができる。
【００５５】
（実施の形態３）
図１１は、本発明の他の実施の形態である半導体装置の側面断面図であり、上記実施の形態１の図４に対応する。
【００５６】
本実施の形態では、上記実施の形態１とは異なり、誘電体層１１ａにキャビティ２１を形成せず、代わりに半導体素子３を多層基板２の上面上（すなわち誘電体層１１ａ上の導体層１２ａ上）に配置または実装し、半導体素子３の下面（裏面）の電極と内層接地金属面１５とを接続する貫通孔（スルーホールまたはビアホール）４１を誘電体層１１ａに形成する。貫通孔４１を介して、半導体素子３の下面の電極と内層接地金属面１５とが熱的および電気的に接続されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００５７】
本実施の形態によれば、キャビティ２１を形成する必要がないので、半導体装置の製造コストを低減できる。また、半導体装置の製造工程を簡便化できる。特に、キャビティ２１を形成するコストおよび時間がセラミックス基板（誘電体材料にセラミックス材料を用いた多層基板）より多く必要とされる樹脂基板（誘電体材料に樹脂材料を用いた多層基板）において、本実施の形態はより有効である。
【００５８】
（実施の形態４）
図１２は、本発明の他の実施の形態である半導体装置の下面図であり、上記実施の形態１の図７に対応する。
【００５９】
本実施の形態では、上記実施の形態１とは異なり、電極端子１７が多層基板２の下面の４辺に並べられ、基板側面導電部２０が多層基板２の４つの角部に形成されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６０】
本実施の形態によれば、電極端子１７を多層基板２の下面の４辺に並べることができ、電極端子１７の数を容易に増やすことができる。このため、多機能の小型高周波電力増幅器モジュールの実現が容易になる。
【００６１】
また、本実施の形態によれば、基板側面導電部２０の面積と多層基板側面の面積との割合を考慮した場合、上記実施の形態１に比べて、基板側面導電部２０の面積の割合を容易に大きくすることができ、熱抵抗を低減できる。従って、放熱特性をより向上することができる。
【００６２】
（実施の形態５）
図１３は、本発明の他の実施の形態である半導体装置の下面図であり、上記実施の形態１の図７に対応する。
【００６３】
本実施の形態では、上記実施の形態１とは異なり、多層基板２の側面に切り欠き部分を形成せずに、多層基板２の側面に直接銅メッキさらに金メッキを施す方法により基板側面導電部２０が形成されている。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６４】
本実施の形態によれば、基板側面導電部２０を形成するための多層基板側面の切り欠き部分を必要としないので、全ての導体層において切り欠き部分の面積分だけ有効利用面積または利用可能面積が増加する。また、多層基板の面積を低減でき、半導体装置の小型化が可能となる。
【００６５】
なお、本実施の形態では、基板側面導電部２０の形成手法として銅メッキさらに金メッキを施すというメッキ法を用いたが、銅箔等の導電性および熱伝導性の良い金属材料を接着することにより形成しても構わない。
【００６６】
（実施の形態６）
図１４および図１５は、本発明の他の実施の形態である半導体装置の端部近傍を示す説明図である。理解を簡単にするために、図１４および図１５では、多層基板２を誘電体層１１ａ〜１１ｃに分解し、導体層１２ａ〜１２ｄなどは図示を省略している。
【００６７】
本実施の形態では、上記実施の形態１とは異なり、基板側面導電部２０が誘電体層１１ｂおよび誘電体層１１ｃに形成されるが、誘電体層１１ａには形成されていない。すなわち、上記実施の形態１における基板側面導電部２０ａが形成されず、基板側面導電部２０ｂおよび基板側面導電部２０ｃによって基板側面導電部２０が形成される。
【００６８】
なお、図１４に示されるように、誘電体層１１ｂおよび誘電体層１１ｃに切り欠き部分を設け、その切り欠き部分に基板側面導電部２０を設けてもよいし、あるいは図１５に示されるように、切り欠き部分を形成せずに誘電体層１１ｂおよび誘電体層１１ｃの側面に基板側面導電部２０を設けることもできる。他の構造は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００６９】
本実施の形態によれば、基板側面導電部２０を形成するために、誘電体層１１ａの側面に基板側面導電部２０ａを設ける必要がない。また、誘電体層１１ａの側面に切り欠き部分を設ける必要もない。このため、誘電体層１１ａの上面に形成される導体層１２ａの有効利用面積が増加する。また、多層基板の面積を低減でき、半導体装置の小型化が可能となる。
【００７０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７１】
前記実施の形態では、高周波電力増幅器モジュールについて説明したが、本発明は、これに限定されるものではなく、多層基板上に実装した半導体素子の良好な放熱特性が要求される種々の半導体装置に適用することができる。
【００７２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７３】
半導体素子の裏面と多層基板の導体層とが熱的および電気的に接続されるように半導体素子を多層基板に実装し、多層基板の側面にその導体層に熱的および電気的に接続される側面導体部を形成したので、半導体素子の熱を側面導体部に伝導することができる。このため、良好な放熱特性を有する半導体装置を提供することができる。また、半導体装置の小型化が可能になる。さらに、半導体装置の薄型化が可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の回路図である。
【図２】本発明の一実施の形態である半導体装置の上面図である。
【図３】図２の半導体装置をＡ−Ａ線に沿って切断した斜視断面図である。
【図４】図２の半導体装置をＡ−Ａ線に沿って切断した側面断面図である。
【図５】図２の半導体装置の側面図である。
【図６】図２の半導体装置の側面図である。
【図７】図２の半導体装置の下面図である。
【図８】内層接地金属面の面積の多層基板面積に対する割合と熱抵抗の関係を示すグラフである。
【図９】本発明の他の実施の形態である半導体装置の下面図である。
【図１０】本発明の他の実施の形態である半導体装置の側面断面図である。
【図１１】本発明の他の実施の形態である半導体装置の側面断面図である。
【図１２】本発明の他の実施の形態である半導体装置の下面図である。
【図１３】本発明の他の実施の形態である半導体装置の下面図である。
【図１４】本発明の他の実施の形態である半導体装置の説明図である。
【図１５】本発明の他の実施の形態である半導体装置の説明図である。
【符号の説明】
１ 半導体装置
２ 多層基板
３ 半導体素子
４ 第１のトランジスタ
５ 第２のトランジスタ
６ａ 制御電圧端子
６ｂ 制御電圧端子
７ａ 電源電圧端子
７ｂ 電源電圧端子
８ 入力電力端子
９ａ 伝送線路
９ｂ 伝送線路
１０ 出力電力端子
１１ａ 誘電体層
１１ｂ 誘電体層
１１ｃ 誘電体層
１２ａ 導体層
１２ｂ 導体層
１２ｃ 導体層
１２ｄ 導体層
１３ 受動素子
１４ 封止樹脂
１５ 内層接地金属面
１６ 放熱部
１７ 電極端子
１８ａ 貫通孔
１８ｂ 貫通孔
２０ 基板側面導電部
２０ａ 基板側面導電部
２０ｂ 基板側面導電部
２０ｃ 基板側面導電部
２１ キャビティ
２２ ボンディングワイヤ
３０ 熱伝導経路
３１ 半導体素子の直下の領域
４０ 金属カバー
４１ 貫通孔
Claims (20)
- 複数の誘電体層および複数の導体層を有する多層基板、および、
前記多層基板に実装された半導体素子、
を具備し、
前記半導体素子の裏面と前記多層基板の前記複数の導体層のうちの第１の導体層とが熱的および電気的に接続され、前記多層基板の側面には前記第１の導体層と熱的および電気的に接続される側面導体部が形成されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記半導体素子の熱が、前記第１の導体層を介して前記側面導体部に伝導されることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記第１の導体層が前記多層基板の内部導体層であることを特徴とする半導体装置。 - 請求項３記載の半導体装置において、
前記多層基板にはキャビティが形成され、前記キャビティから露出する前記第１の導体層に前記半導体素子の裏面がダイボンディングされていることを特徴とする半導体装置。 - 請求項３記載の半導体装置において、
前記複数の誘電体層のうちの前記半導体素子と前記第１の導体層との間に位置する誘電体層には貫通孔が形成され、前記貫通孔を介して前記半導体素子の裏面が前記第１の導体層に熱的および電気的に接続されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記側面導体部と前記多層基板の前記複数の導体層のうちの第２の導体層とが熱的および電気的に接続されていることを特徴とする半導体装置。 - 請求項６記載の半導体装置において、
前記第２の導体層は、前記多層基板の前記半導体素子が実装された側と反対側の主面に形成されていることを特徴とする半導体装置。 - 請求項７記載の半導体装置において、
前記複数の誘電体層のうちの前記第１の導体層と前記第２の導体層との間に位置する誘電体層に、前記第１の導体層と前記第２の導体層とを熱的および電気的に接続する貫通孔が形成されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記多層基板の前記半導体素子が実装された側の主面を封止する樹脂材料部分を更に具備することを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記多層基板の前記半導体素子が実装された側の主面を封止する金属カバーを更に具備し、前記金属カバーが前記側面導体部と熱的および電気的に接続されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記複数の誘電体層の材料は、セラミックス材料または樹脂材料を含むことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記複数の導体層の材料は、銅を含むことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記半導体装置が、電力増幅器モジュールであることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記多層基板の前記半導体素子が実装された側の主面に形成された伝送線路と前記第１の導体層とによってマイクロストリップ線路が形成されることを特徴とする半導体装置。 - 第１の誘電体層、第２の誘電体層、第３の誘電体層、前記第１の誘電体層の上面上の第１の導体層、前記第１の誘電体層と前記第２の誘電体層との間の第２の導体層、前記第２の誘電体層と前記第３の誘電体層との間の第３の導体層および前記第３の誘電体層の下面上の第４の導体層を有する多層基板、および、
前記多層基板に実装された半導体素子、
を具備し、
前記半導体素子の裏面と前記第２の導体層とが熱的および電気的に接続され、前記多層基板の側面には前記第２の導体層および前記第４の導体層と熱的および電気的に接続される側面導体部が形成されていることを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記半導体素子の熱が、前記第２の導体層および前記側面導体部を介して前記第４の導体層に伝導されることを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記第１の誘電体層にはキャビティが形成され、前記キャビティから露出する前記第２の導体層上に前記半導体素子の裏面がダイボンディングされていることを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記第１の導体層上に前記半導体素子の裏面がダイボンディングされ、前記第１の誘電体層に形成された貫通孔を介して前記半導体素子の裏面が前記第２の導体層に熱的および電気的に接続されていることを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記第３の導体層では、前記半導体素子の下方に対応する領域で伝送線路または回路素子の少なくとも一部が形成されていることを特徴とする半導体装置。 - 請求項１５記載の半導体装置において、
前記第１の導体層に形成された伝送線路と前記第２の導体層とによってマイクロストリップ線路が形成されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205290A JP2004047866A (ja) | 2002-07-15 | 2002-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002205290A JP2004047866A (ja) | 2002-07-15 | 2002-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047866A true JP2004047866A (ja) | 2004-02-12 |
Family
ID=31710633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002205290A Pending JP2004047866A (ja) | 2002-07-15 | 2002-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047866A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006114986A1 (ja) * | 2005-04-25 | 2006-11-02 | Sony Corporation | 電子部品搭載用基板及びそれを用いた電子装置 |
| US7515879B2 (en) | 2004-02-05 | 2009-04-07 | Renesas Technology Corp. | Radio frequency circuit module |
| WO2014021077A1 (ja) * | 2012-08-01 | 2014-02-06 | 株式会社村田製作所 | 多層基板および多層基板を用いたパワーモジュール |
| WO2016080333A1 (ja) * | 2014-11-21 | 2016-05-26 | 株式会社村田製作所 | モジュール |
| WO2024101174A1 (ja) * | 2022-11-10 | 2024-05-16 | ローム株式会社 | 半導体装置 |
-
2002
- 2002-07-15 JP JP2002205290A patent/JP2004047866A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515879B2 (en) | 2004-02-05 | 2009-04-07 | Renesas Technology Corp. | Radio frequency circuit module |
| WO2006114986A1 (ja) * | 2005-04-25 | 2006-11-02 | Sony Corporation | 電子部品搭載用基板及びそれを用いた電子装置 |
| JP2006303335A (ja) * | 2005-04-25 | 2006-11-02 | Sony Corp | 電子部品搭載用基板及びそれを用いた電子装置 |
| US7808104B2 (en) | 2005-04-25 | 2010-10-05 | Sony Corporation | Substrate for mounting electronic component and electronic apparatus including the substrate |
| WO2014021077A1 (ja) * | 2012-08-01 | 2014-02-06 | 株式会社村田製作所 | 多層基板および多層基板を用いたパワーモジュール |
| JPWO2014021077A1 (ja) * | 2012-08-01 | 2016-07-21 | 株式会社村田製作所 | 多層基板および多層基板を用いたパワーモジュール |
| WO2016080333A1 (ja) * | 2014-11-21 | 2016-05-26 | 株式会社村田製作所 | モジュール |
| JPWO2016080333A1 (ja) * | 2014-11-21 | 2017-08-24 | 株式会社村田製作所 | モジュール |
| US20170256474A1 (en) * | 2014-11-21 | 2017-09-07 | Murata Manufacturing Co., Ltd. | Module |
| US10535581B2 (en) | 2014-11-21 | 2020-01-14 | Murata Manufacturing Co., Ltd. | Module for heat generating electronic component |
| WO2024101174A1 (ja) * | 2022-11-10 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991162A (en) | High-frequency integrated circuit device and manufacture method thereof | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| US11984380B2 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
| JP2000331835A (ja) | 積層電子部品及び回路モジュール | |
| TWI725426B (zh) | 半導體裝置 | |
| JP5577694B2 (ja) | 部品内蔵モジュール | |
| JP2005026263A (ja) | 混成集積回路 | |
| US20200303112A1 (en) | MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
| JP2006120996A (ja) | 回路モジュール | |
| JP2001127237A (ja) | 高周波モジュール | |
| KR20210001950A (ko) | 전자부품 모듈, 전자부품 유닛, 및 전자부품 모듈의 제조 방법 | |
| JP2004047866A (ja) | 半導体装置 | |
| JP2004071597A (ja) | 半導体モジュール | |
| JP6686467B2 (ja) | 電子部品放熱構造 | |
| KR20040063784A (ko) | 반도체장치 | |
| JP7162725B2 (ja) | 半導体装置 | |
| JP2000216307A (ja) | 増幅装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| KR20000028805A (ko) | 하이브리드 모듈 | |
| JP2004111938A (ja) | 半導体装置 | |
| JP2001257415A (ja) | 光半導体装置 | |
| JP2001044243A (ja) | フリップチップ実装構造 | |
| JP2006351952A (ja) | 半導体装置 |