JP2006351952A - 半導体装置 - Google Patents

Abstract

【課題】
小型化を図りつつも、設計の自由度を制限されることなく優れた放熱性を有する半導体装置を提供すること。
【解決手段】
半導体装置１は、実装される実装基板に面する第１面側に凹部５を有すると共に、凹部５の底面に搭載される半導体素子６を有する半導体装置であって、凹部５の底面の配線層４ｃ’から凹部５の側面の配線層４ｅを経由して第１面上の配線層４ｄ’まで延在する一連の導体層１５を有し、半導体素子６は、導体層１５上に搭載されている。
【選択図】
図３

Description

本発明は、多層配線基板に半導体素子を実装した半導体装置に関し、特に高周波電力増幅器に適した半導体装置に関する。

半導体装置においては、モジュール型パッケージとして、半導体素子と周辺回路とを１つのパッケージに組み込むことで、小型化及び集積化を図っている。例えば、携帯電話等において使用される高周波電力増幅器においては、比較的安価な多層配線基板に整合回路を組み込んだ小型化モジュールの開発が進められている。しかしながら、小型化が進むにつれて、放熱性が悪化する。半導体素子が正常に動作する温度には上限があり、その温度を超える条件においては、半導体素子において誤動作や破壊が発生するおそれがある。半導体装置において消費される電力は熱に変換されるため、高出力素子を搭載した高周波電力増幅器モジュールのような半導体装置においては、放熱性を考慮して設計する必要があり、そのため、設計の自由度が制限される。

特許文献１に記載の高周波用電力増幅器においては、多層配線基板の表面に形成した凹部内に電力用トランジスタを実装し、放熱用のスルーホールを電力用トランジスタの真下に形成している。これにより、放熱用スルーホールを通して高周波用電力増幅器が実装されるマザーボード等の外部回路基板に、電力用トランジスタが発生した熱を逃がしている。

特許文献２に記載の電力増幅器においては、受動素子を多層配線基板の表面に実装し、能動素子（トランジスタ）を、多層配線基板の裏面に形成した凹部内にバンプを用いて実装している。能動素子は、電力増幅器を実装する実装基板に半田接続されており、能動素子において発生した熱は、半田を介して熱伝導によって実装基板に直接的に放熱される。

特許文献３に記載の半導体装置においては、多層基板に形成した凹部内の底面に露出した内層接地金属面上に半導体素子を実装し、多層基板の側面に基板側面導電部を形成し、多層基板の下面に放熱部を形成している。半導体素子で発生した熱は、内層接地金属面から基板側面導電部を介して放熱部で放熱される。

特許文献４に記載の半導体集積回路装置においては、パッケージ基板の一方の側に形成した凹部に半導体素子を実装し、パッケージ基板の他方の側に、凹部を覆う全面領域に亘って、配線層の一部を放熱・シールド層として形成している。半導体素子において発生した熱は、放熱・シールド層によってパッケージ基板の略全面に拡大され、パッケージ基板の他方の側から放熱される。

特開平９−２８３７００号公報 特開２０００−３１３３１号公報 特開２００４−４７８６６号公報 特開平８−１３０２７２号公報

特許文献１に記載の高周波用電力増幅器においては、電力用トランジスタの下部領域を内層配線層として使用できないので、設計の自由度が制限される。また、装置の小型化を図ることも難しくなる。

特許文献２に記載の電力増幅器においては、半導体素子の実装手段がバンプ接続に限られ、ワイヤボンディング接続を適用することができない。

特許文献３に記載の半導体装置においては、半導体素子で発生した熱は、半導体装置側面の導体層を経由して放熱部へ伝導するので、半導体装置のサイズが大きい場合には、半導体素子から放熱部までの距離が長くなり、放熱部における放熱効率が悪くなる。

特許文献４に記載の半導体集積回路装置においても、半導体素子で発生した熱は、半導体装置側面を経由して放熱・シールド層へ伝導するので、半導体装置のサイズが大きい場合には、半導体素子から放熱・シールド層までの距離が長くなり、放熱・シールド層における放熱効率が悪くなる。

したがって、従来の多層配線基板を用いた半導体装置においては、設計自由度の制限、小型化への困難性、低効率の放熱性等の問題を有している。

本発明においては、実装基板に面する側に形成した凹部に半導体素子を搭載し、半導体素子において発生した熱を凹部の底面及び側面の導体層を介して実装基板へ放熱可能に構成することにより、優れた放熱性を有する半導体装置を提供する。

本発明の第１視点の基本形態によれば、実装される実装基板に面する第１面側に凹部を有すると共に、凹部の底面に搭載される半導体素子を有する半導体装置において、凹部の底面から凹部の側面を経由して第１面上まで延在する導体層を有し、半導体素子は、導体層上に搭載されていることを特徴とする半導体装置を提供する。

本発明の第１視点の好ましい形態によれば、半導体素子は、凹部に設けられたボンディングパッドとワイヤボンディングによって電気的に接続されている。さらに好ましい形態によれば、凹部の底面及び側面は、導体層とボンディングパッドとを絶縁する絶縁領域を有し、導体層は、底面及び側面においてボンディングパッド及び絶縁領域を除く領域を覆うように延在している。さらに好ましい形態によれば、ボンディングパッドは、凹部の底面の縁の一部と接しており、絶縁領域の一部は、凹部の側面に配されている。

本発明の第１視点の好ましい形態によれば、半導体装置は、複数の誘電体層と複数の配線層が積層した多層配線基板であり、凹部の底面の下方領域に、配線層の一部が配されている。

本発明の第１視点の好ましい形態によれば、半導体装置は、凹部の底面と、第１面の反対側にある第２面とを貫通する第１スルーホールを有し、導体層は、第１スルーホールの内面にも連続して延在する。

本発明の第１視点の好ましい形態によれば、半導体装置は、第１面と、第１面の反対側にある第２面とを貫通する第２スルーホールを有し、導体層は、第２スルーホールの内面にも連続して延在する。

本発明の第１視点の好ましい形態によれば、導体層は端面にも連続して延在する。別の好ましい形態によれば、半導体装置は、端面上に内面を露出する第３スルーホールを有し、導体層は、第３スルーホールの内面にも連続して延在する。さらに好ましい形態によれば、半導体装置は、第１面の反対側にある第２面側及び端面側の一部を覆うカバーを有し、カバーは、金属材料から作製されると共に、導体層と接触している。

本発明の第１視点の好ましい形態によれば、実装基板に実装される場合、半導体素子は、実装基板と接触しないように配置されている。

本発明の第１視点の好ましい形態によれば、半導体装置は、実装基板と接続するための接続部を第１面に有する。

本発明の第１視点の好ましい形態によれば、半導体装置は、第１面の反対側にある第２面上に搭載された電子部品を有する。

本発明の半導体装置においては、実装基板に面する側に形成した凹部に半導体素子を搭載するので、半導体素子が発生した熱を効率よく実装基板に放熱することができる。また、放熱経路として、主に凹部底面及び側面を使用するので、放熱経路が、放熱用スルーホールのように内層配線層の障害となることがなく、半導体装置の設計の自由度が制限されない。さらに、放熱経路用の大きなスペースを要することもなく、また装置内部を放熱経路に使用しないため、放熱経路が半導体装置の小型化の障害となることもない。

本発明の好ましい形態によれば、半導体素子の搭載にバンプ接続のみならずワイヤボンディング接続を利用することができる。ワイヤボンディング接続では、半導体素子を搭載する際のアライメント精度が不要である。また、ワイヤの引っ張り強度などの検査によって、接続を容易に確認することができる。

本発明の好ましい形態によれば、半導体素子（凹部）下方領域も配線領域に使用することができるので、設計の自由度及び装置の小型化を確保することができる。

本発明の好ましい形態によれば、導体層をスルーホール及び／又は端面にも配すること、さらに好ましくはカバーを使用すること、によって、熱の一部を大気中及び／又は第２面側へも放熱して、放熱効果をさらに高めることもできる。

本発明の好ましい形態によれば、半導体素子を実装基板に直接接触させる必要がないので、クラック等の半導体素子の欠陥の発生を防止することができる。

本発明の実施形態を、図面を用いて説明する。本発明の半導体装置においては、実装基板に実装する際に、実装基板に面する面を第１面、実装基板に面しない面（第１面の反対側にある面）を第２面と表記する。本発明の第１〜第２の実施形態を図１〜図４に示す。図１は、本発明の半導体装置の第２面の一例を示す平面図である。図２及び図４は、図１のII−II断面の断面図であって、図２は本発明の第１の実施形態の半導体装置、図４は本発明の第２の実施形態の半導体装置を示す。図３は、本発明の半導体装置を第１面側から見た斜視図である。なお、図３、図５及び図７〜図１０に示す斜視図においては、スルーホール１０ａ〜１０ｄ及び封止樹脂９の図示は省略してある。また、同図において、半導体素子６で発生した熱が伝導する主経路（放熱経路に利用される導体層１５）には、模様を付してある。

図２及び図４に示す半導体装置１は、多層配線基板２、半導体素子６及び受動素子７を有する。多層配線基板２は、誘電体層３ａ〜３ｃ及び各誘電体層の上面及び／又は下面に形成された配線層４ａ〜４ｄを備える。誘電体層３ｃには、半導体素子６を搭載するための孔が開けられており、積層されることによって凹部５が半導体装置１の第１面側に形成されている。配線層４ａには、受動素子７を搭載するための配線及び伝送線路が形成され、配線層４ｂには、主として伝送線路をマイクロストリップ線路として使用するためのグランド電極が形成され、配線層４ｃには、伝送線路が形成され、配線層４ｄには、実装基板（マザーボード）に実装するための実装電極及びグランド電極が形成されている。図３を参照すると、配線層４ｃの一部は、凹部５底面に露出しており、半導体素子６が搭載されてグランド電極を形成する配線層４ｃ’と半導体素子６とワイヤボンディング接続するボンディングパッド４ｃ”に分けられている。配線層４ｃ’とボンディングパッド４ｃ”は、凹部５底面の絶縁領域３ｂ’によって、凹部５底面（及び側面）上において絶縁されている。また、配線層４ｄは、配線層４ｄ’（グランド電極）と半導体装置１を実装基板に実装するための配線層４ｄ”（実装電極（接続部））とに分けられている。

半導体素子６は、凹部５底面の配線層４ｃ’上にダイボンディングによって搭載されると共に、ボンディングワイヤ１２を介してボンディングパッド４ｃ”と接続されている。また、半導体素子６は、封止樹脂９で封止されている。半導体装置１の第２面（配線層４ａ）上には、受動素子７、例えばチップコンデンサ、チップインダクタ、チップ抵抗等の電子部品、が半田、銀ペーストなどの導電ペーストを介して搭載されている。

凹部５の側面には、配線層４ｃ’と配線層４ｄ’とを接続する配線層４ｅが形成されており、配線層４ｃ’、配線層４ｅ及び配線層４ｄ’は、連続して延在して一連の導体層１５を形成している。

半導体装置１には、各配線層間を電気的に接続するために、及び／又は半導体素子６の熱を第２面側へ放熱するために、内面に配線層４ｆを施したスルーホール１０ａ〜１０ｄが形成されている。例えば、スルーホール１０ｂ（第１スルーホール）は、凹部５底面の配線層４ｃ’及び／又はボンディングパッド４ｃ”と半導体装置第２面の配線層４ａとを接続し、スルーホール１０ｃ及び１０ｄ（第２スルーホール）は、半導体装置第１面の配線層４ｄ’及び／又は配線層４ｄ”と第２面の配線層４ａとを接続している。半導体素子６の熱を第２面側へ放熱するために、好ましくは、図２及び図４に示すように、配線層４ｆと配線層４ｄ’（及び／又は配線層４ｃ’）とを接続して、配線層４ｆも一連の導体層１５を形成するようにする。

図２に示す本発明の第１の実施形態においては、多層配線基板２上の受動素子７は、封止樹脂１１で被覆されている。図４に示す本発明の第２の実施形態においては、受動素子７を被覆する別の形態として、封止樹脂１１の代わりに、金属、樹脂等からなるカバー１４が使用されている。

以上のような構成を有する半導体装置１によれば、半導体素子６で発生した熱は、凹部５の底部の配線層４ｃ’から、凹部５の側面に配された配線層４ｅを介して、半導体装置１の第１面の配線層４ｄ’（グランド電極）に伝導される。配線層４ｄ’は、実装基板等の外部回路基板に接しているので、半導体素子６で発生した熱を最終的に外部回路基板へ放熱することができる。また、スルーホール１０ｂ〜１０ｃの配線層４ｆが導体層１５を形成している場合、凹部５底面及び／又は半導体装置１の第１面に伝導した熱の一部を、配線層４ｆを介して第２面側へ放熱することもできる。

誘電体層３ａ〜３ｃの材料としては、樹脂とガラス織布又はガラス不織布とを主成分とする有機材料、ガラス、アルミナ等のセラミックスを主成分とする無機材料、又はこれらの複合材を使用することができる。配線層４ａ〜４ｆの材料としては、熱伝導性に優れる金属材料（銅等）が好ましい。また、配線層４ａ〜４ｆには、酸化防止のため、ニッケル、金等のメッキを施すことが好ましい。多層配線基板２は、構成基板間に、ガラス繊維、アラミド繊維の充填材に未硬化のエポキシ樹脂等の熱硬化性樹脂を含浸させたプリプレグを配置して積層した所望枚数の構成基板を圧着して形成されている。多層配線基板２の第２面は、受動素子７を搭載するため、絶縁性樹脂（不図示）で孔を埋められており、その表面は、金等の金属材料でメッキされている。図２及び図４に示す第１及び第２の実施形態においては、４層の配線層４ａ〜４ｄを有する多層配線基板２を示したが、配線層及び誘電体層の層数は目的や設計に応じて適宜変更することができる。

本発明の第３の実施形態を図５に示す。図５は、本発明の半導体装置１を第１面側から見た斜視図である。第３の実施形態においては、半導体素子６とワイヤボンディングしている配線層（ボンディングパッド）４ｃ”は、凹部５底面の縁に接するように配されている。配線層４ｃ”と凹部５側面の配線層４ｅとを絶縁するため、凹部５側面には、絶縁領域３ｃ’が設けられている。

第３の実施形態によれば、放熱経路は、第１及び第２実施形態と同様に、導体層１５によって構成されるので、第１及び第２の実施形態と同様の放熱効果が得られる。また、ボンディングパッド４ｃ”を凹部５側面に接するように配置することにより、凹部５の底面積を縮小することができる。これにより、半導体装置のさらなる小型化が可能になる。また、大きな半導体素子６を搭載する場合であっても、多層配線基板２の大きさを変えることなく半導体素子６を搭載させることができる。

本発明の第４の実施形態を図６及び図７に、本発明の第５の実施形態を図８に示す。図６は、本発明の半導体装置１の断面図であり、図７及び図８は、本発明の半導体装置１を第１面側から見た斜視図である。なお、図７においては、図６に示すカバー１４は図示されていない。第４及び第５の実施形態においては、半導体装置１の端面（側面）に内面を露出するようにスルーホール１０ｅが形成されており、スルーホール１０ｅの内面（露出面）には配線層が配されている。配線層４ｇ’は、配線層４ｄ’と連続して延在して導体層１５を形成している。図７に示す第４の実施形態においては、配線層４ｃ”と導体層１５を絶縁する領域は、凹部５底面の絶縁領域３ｂ’に形成されているが、図８に示す第５の実施形態においては、配線層４ｃ”が凹部５底面の縁に接しているため、絶縁領域は、凹部５底面の絶縁領域３ｂ’のほかに凹部５側面の絶縁領域３ｃ’にも形成されている。

本発明の第６の実施形態を図９に、本発明の第７の実施形態を図１０に示す。図９及び図１０は、本発明の半導体装置１を第１面側から見た斜視図である。第６及び第７の実施形態においては、半導体装置１の端面（側面）に配線層４ｈが配されており、配線層４ｈは、配線層４ｄ’と連続して延在して一連の導体層１５を形成している。図９に示す第６の実施形態においては、配線層４ｃ”と導体層１５を絶縁する領域は、凹部５底面の絶縁領域３ｂ’に形成されているが、図１０に示す第７の実施形態においては、配線層４ｃ”が凹部５底面の縁に接しているため、絶縁領域は、凹部５底面の絶縁領域３ｂ’のほかに凹部５側面の絶縁領域３ｃ’にも形成されている。

本発明の第４〜第７の実施形態によれば、半導体素子６が発生した熱は、配線層４ｄ’を介して実装基板へ放熱することができるだけでなく、熱の一部を配線層４ｇ’及び／又は配線層４ｈを介して、半導体装置１の端面及び／又は第２面側から大気中へ放熱することができる。

また、本発明の第４〜第７の実施形態においては、図６に示すような、半導体装置１の第２面及び端面を覆うカバー１４を設けることができる。好ましくは、カバー１４は、金属材で作製し、半導体装置１端面の配線層４ｇ’及び／又は配線層４ｈと接するように、半田等を用いて固定する。カバー１４を用いれば、半導体装置１の端面側及び／又は第２面側へ熱を伝導する表面積が増大するため、配線層４ｇ’及び／又は配線層４ｈに伝導した熱を広範囲に分散させることができ、より効率的に放熱することができる。

本発明の第１及び第２の実施形態の半導体装置の第２面側平面図。 本発明の第１の実施形態の半導体装置における図１のII−II断面図。 本発明の第１の実施形態の半導体装置の第１面側斜視図。 本発明の第２の実施形態の半導体装置における図１のII−II断面図。 本発明の第３の実施形態の半導体装置の第１面側斜視図。 本発明の第４の実施形態の半導体装置の断面図。 本発明の第４の実施形態の半導体装置の第１面側斜視図。 本発明の第５の実施形態の半導体装置の第１面側斜視図。 本発明の第６の実施形態の半導体装置の第１面側斜視図。 本発明の第７の実施形態の半導体装置の第１面側斜視図。

符号の説明

１ 半導体装置
２ 多層配線基板
３ａ〜３ｃ 誘電体層
３ｂ’、３ｃ’ 絶縁領域
４ａ〜４ｈ 配線層
４ｃ’ 配線層（導体層の一部）
４ｃ” ボンディングパッド
４ｄ’ 配線層（導体層の一部）
４ｄ” 接続部（実装電極）
４ｇ’ 配線層（導体層の一部）
４ｇ” 配線層
５ 凹部
６ 半導体素子
７ 受動素子
９ 封止樹脂
１０ａ スルーホール
１０ｂ スルーホール（第１スルーホール）
１０ｃ スルーホール（第２スルーホール）
１０ｄ スルーホール（第２スルーホール）
１０ｅ スルーホール（第３スルーホール）
１１ 封止樹脂
１２ ボンディングワイヤ
１３ 導電ペースト
１４ カバー
１５ 導体層

Claims (13)

1. 実装される実装基板に面する第１面側に凹部を有すると共に、前記凹部の底面に搭載される半導体素子を有する半導体装置において、
   前記凹部の底面から前記凹部の側面を経由して前記第１面上まで延在する導体層を有し、
   前記半導体素子は、前記導体層上に搭載されていることを特徴とする半導体装置。
2. 前記半導体素子は、前記凹部に設けられたボンディングパッドとワイヤボンディングによって電気的に接続されていることを特徴とする請求項１記載の半導体装置。
3. 前記凹部の前記底面及び前記側面は、前記導体層と前記ボンディングパッドとを絶縁する絶縁領域を有し、
   前記導体層は、前記底面及び前記側面において前記ボンディングパッド及び前記絶縁領域を除く領域を覆うように延在していることを特徴とする請求項２記載の半導体装置。
4. 前記ボンディングパッドは、前記凹部の前記底面の縁の一部と接しており、
   前記絶縁領域の一部は、前記凹部の前記側面に配されていることを特徴とする請求項３記載の半導体装置。
5. 複数の誘電体層と複数の配線層が積層した多層配線基板であり、
   前記凹部の前記底面の下方領域に、前記配線層の一部が配されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記凹部の前記底面と、前記第１面の反対側にある第２面とを貫通する第１スルーホールを有し、
   前記導体層は、前記第１スルーホールの内面にも連続して延在することを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記第１面と、前記第１面の反対側にある第２面とを貫通する第２スルーホールを有し、
   前記導体層は、前記第２スルーホールの内面にも連続して延在することを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記導体層は端面にも連続して延在することを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
9. 端面上に内面を露出する第３スルーホールを有し、
   前記導体層は、前記第３スルーホールの内面にも連続して延在することを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
10. 前記第１面の反対側にある第２面側及び端面側の一部を覆うカバーを有し、
    前記カバーは、金属材料から作製されると共に、前記導体層と接触していることを特徴とする請求項８又は９のいずれか一項に記載の半導体装置。
11. 前記実装基板に実装される場合、前記半導体素子は、前記実装基板と接触しないように配置されていることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
12. 前記実装基板と接続するための接続部を前記第１面に有することを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置。
13. 前記第１面の反対側にある第２面上に搭載された電子部品を有することを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置。

Images