JP2002329805A - 電子部品装置 - Google Patents

電子部品装置

Info

Publication number
JP2002329805A
JP2002329805A JP2001132734A JP2001132734A JP2002329805A JP 2002329805 A JP2002329805 A JP 2002329805A JP 2001132734 A JP2001132734 A JP 2001132734A JP 2001132734 A JP2001132734 A JP 2001132734A JP 2002329805 A JP2002329805 A JP 2002329805A
Authority
JP
Japan
Prior art keywords
electronic component
cavity
base
thermal via
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001132734A
Other languages
English (en)
Inventor
Hiroyuki Shirai
裕之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001132734A priority Critical patent/JP2002329805A/ja
Publication of JP2002329805A publication Critical patent/JP2002329805A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 基体の実装面積が増大することにより、装置
の小型化・高密度化・低コスト化・高機能化が可能であ
り、かつ装置の放熱性が著しく向上した電子部品装置を
提供する。 【解決手段】 底面に電子部品素子収納用キャビティ7
及び端子電極42を有する絶縁基体1に、該キャビティ
7内に収容される電子部品素子5を配置するとともに、
絶縁基体1の表面に表面配線導体膜4及びそれに接続す
る回路構成部品6を搭載して成る電子部品装置10にお
いて、キャビティ7の底面には、電子部品素子5が搭載
されるダイアタッチ導体膜41を有するとともに、キャ
ビティ7内壁から露出するように、電子部品素子5の動
作による熱を基体1の底面側に放熱するために、キャビ
ティ7内壁に露出し、基体1厚み方向に延びるサーマル
ビアホール8を設け、該サーマルビアホール8の一端部
は、ダイアタッチ導体膜41に接合し、且つ他端は基体
1の底面に露出している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は各種の電子機器、電
子装置等の電子回路モジュールとして用いられる電子部
品搭載装置の構造に関するものである。
【0002】
【従来の技術】近年、各種の電子機器や電子装置等に対
して小型化、薄型化、高機能化等の要求が高まってお
り、それに伴ってそれら機器や装置の電子回路モジュー
ルに用いられる電子部品装置にも、小型化、薄型、高密
度化ならびに高速信号処理に対応した高機能化が強く要
求されている。
【0003】そのような電子部品装置において、回路動
作の高速化に対応して信号処理を行う基体は、ガラスフ
リットにアルミナ等の無機フィラーを添加した低温焼結
可能なガラス−セラミック材料を基体材料に用いてい
る。850〜1050℃で焼成可能な低温焼成基体で
は、内部配線パターンの形成には金(Au)系、銀(A
g)系、銅(Cu)系等の低融点で比抵抗の小さい金属
材料を用いることができ、それにより高速信号処理を行
う電子部品装置を実現できることから、民生機器分野で
の実用化を図るべく、小型化・高密度化・低コスト化に
向けての開発が進められている。
【0004】そして、このような電子部品装置に搭載さ
れるICチップなどの電子部品素子は、増幅用ICであ
ったり、また、集積度の高いICであったりするため、
発熱量が増加増大する傾向にある。
【0005】従来、電子部品装置60は、図6に示すよ
うに、複数の絶縁層が積層した絶縁性基体61の表面の
電子部品収容用キャビティ67を形成し、このキャビテ
ィ67内に電子部品素子65を収容していた。また、こ
の電子部品素子65の動作によって発生する熱は、キャ
ビティ67の直下に形成した複数のビアホール導体68
を介して基体61の一方主面に放出されるようになって
いた。尚、このビアホール導体は、基体61に形成した
貫通穴内に、熱伝導性の金属材料が充填されて成り、そ
の主たる目的が熱の伝導を意図しているため、サーマル
ビアホールという。このようなサーマルビアホール68
が多数設けられているので、効率よく電子部品素子65
の発熱を伝達することができ、電子部品素子65の熱的
破壊や信頼性劣化の防止していた。
【0006】このサーマルビアホール68の一端(基体
内部側の一端)は、電子部品素子65が実装されるダイ
アタッチ導体膜71に接合し、その他端は、絶縁基体6
1の一方主面、例えば、底面に延出されている。尚、サ
ーマルビアホール68の他端は、そのまま露出されてい
たり、また、図のようにサーマルビアホール68の他端
に接合するダミーの放熱用端子電極72を形成してい
た。
【0007】
【発明が解決しようとする課題】しかし、この種の電子
部品装置を組み込んだ電子回路モジュールは、小型化・
高密度化・低コスト化・高機能化の要求がますます高ま
ってきつつある。このため、電子部品装置60に、キャ
ビティ67内に搭載した電子部品素子65以外の回路構
成部品を実装する必要がある。
【0008】しかしながら、図6に示した電子部品装置
60は、基体61の表面側にキャビティ67の開口が存
在しているため、開口面積が回路構成部品を実装するた
めのデッドスペースとなり、電子部品装置61の小型で
且つ高機能化には限界があった。
【0009】また、電子部品素子65、例えば、ICヂ
ップの高集積化、高速化に伴い、動作にともなう熱の発
生量も多くなり、良好な放熱性が必要とされるようにな
っている。このため、図6のサーマルビアホール8で
は、放熱能力が不十分であるという問題点があった。
【0010】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、基体の回路構成部品の実装
効率を増大することができ、しかも放熱性が著しく向上
した電子部品装置を提供することにある。
【0011】
【課題を解決するための手段】本発明の電子部品装置
は、底面にキャビティを有し、表面に表面配線導体膜を
有する絶縁基体と、前記キャビティ内に収容される電子
部品素子と、前記絶縁基体の表面に搭載され、表面配線
導体膜に接続している回路構成部品とから成る電子部品
装置において、前記キャビティ内壁に沿って、前記電子
部品素子の動作による熱を前記絶縁基体の底面側に放熱
する放熱手段を設けたことを特徴とする。
【0012】また、前記放熱手段が、前記キャビティ内
壁に露出し、基体厚み方向に延びるビアホール導体で形
成されている。
【0013】さらに、前記キャビティ内の実装底面に
は、前記電子部品素子が搭載されるダイアタッチ導体膜
を有するとともに、前記ビアホール導体の一端部は、該
ダイアタッチ導体膜に接合し、且つ他端は基体の底面に
実質的に露出している。
【0014】さらに、ビアホール導体は、横断面形状が
長円形状の一部が前記キャビティの内壁で除去されて成
る。
【0015】
【発明の実施の形態】以下、本発明の電子部品装置を図
面に基づいて説明する。
【0016】図1は、本発明の電子部品装置の一実施形
態を示す電子部品素子搭載部での断面図である。図2
は、図1の電子部品装置のキャビティ部の平面図であ
る。図3は、本発明のビアホール導体(サーマルビアホ
ール)の実施形態を示す拡大平面図である。
【0017】これらの図において、10は電子部品装
置、1は複数の絶縁体層1a〜1fが積層されて成る絶
縁性基体(以下、単に基体という)、2は内部配線導
体、3は回路形成用ビアホール導体、4は表面配線導体
膜、41はダイアタッチ導体膜、42は端子電極、43
は電極パッド、5は電子部品素子、51はワイヤボンデ
ィング、6は回路構成部品、7はキャビティ、8はサー
マルビアホールである。
【0018】上述の電子部品装置10の基体1は、底面
側から複数の絶縁層1a〜1fが積層してなり、各絶縁
層1a〜1fの層間には、内部配線導体2が形成されて
いる。また、絶縁層1a〜1fには、各層の厚み方向に
貫くビアホール導体3、8が形成されている。具体的に
は、ビアホール導体は、2つの機能を有するものが存在
している。通常、所定回路を構成するビアホールは、回
路形成用ビアホール導体3であり、主に電子部品素子5
の動作による発生熱を外部に放出するためにビアホール
導体をサーマルビアホール(放熱手段)8という。
【0019】基体1の裏面には、電子部品素子5を収容
するキャビテイ7が形成されている。キャビティ7は、
一方向に段差を有しており、キャビティ7の実装底面に
は、ICチップなとの電子部品素子5を載置するダイア
タッチ導体膜41が形成されている。また、キャビティ
7の段差面には、電極パッド43が形成されている。
尚、段差は、絶縁体層1aに外側のキャビティの形状
を、絶縁体層1bにより内側のキャビティの形状を規定
している。
【0020】このダイアタッチ導体膜41は、キャビテ
ィ7の底面から、この底面と同一平面でキャビティ7の
周囲に広がるように形成される。
【0021】また、基体1の裏面で、キャビティ7の開
口周囲には、端子電極42が形成されている。この端子
電極42は、実際に信号等の入力を行なう端子電極、電
源電圧が供給される端子電極、グランド電位となる端子
電極などが例示できる。
【0022】本発明では、さらに、これらの以外の機能
として、ヒートシンク(放熱機能)をもつダミー用の端
子電極としても構わない。尚、放熱機能のみを有するダ
ミー用の端子電極としては、図1の基体1の裏面左側の
ように、複数のサーマルビアホール8の他端に接合する
ように被着形成される(符号42a)。また、図1の基
体1の裏面右側のように、グランド電位となる端子電極
と共用させることもできる(符号42b)。尚、端子電
極42cは、放熱機能を有さない信号の入出力端子電
極、電源電圧端子電極、グランド電位端子電極などであ
る。
【0023】また、このような基体1の表面側には、裏
面側にキャビティ7が存在する、存在しないに関わら
ず、表面配線導体膜4が形成され、この表面配線導体膜
4上には、回路構成部品6が実装されている。これによ
り、電子部品装置10全体で回路構成部品6の実装効率
を上げ、小型化に寄与できる。
【0024】キャビティ7の底面を構成する絶縁体層1
bと1cとの層間(絶縁体層1cの裏面側の表面)に
は、上述のダイアタッチ導体膜41が被着形成されてい
る。キャビティ7の実装底面に露出したダイアタッチ導
体膜41上には、電子部品素子5が搭載されている。
【0025】また、キャビティ7の段差を構成する絶縁
体層1aと1bとの層間(絶縁体層1bの裏面側の表
面)には、電極パッド部43が被着形成されている。こ
の電極パッド部43は、絶縁体層1aと1bとの層間に
引き回し配線21(内部配線導体2の一部とみなす)と
して基体1内部の内部配線導体2と接続する。
【0026】このダイアタッチ導体膜41上に実装され
た電子部品素子5は、この電極パッド43にボンディン
グワイヤ51を介して電気的に接続されている。
【0027】ここで、ダイアタッチ導体膜41は、絶縁
体層1cの裏面側の主面でキャビティ7の領域以外に広
がるように形成され、絶縁体層1a、1bの厚み方向に
形成されたサーマルビアホール8の一端と接合してい
る。
【0028】即ち、電子部品素子5の動作によって発せ
られた熱は、ダイアタッチ導体膜41、複数のサーマル
ビアホール8を介して、放熱機能を有する端子電極42
a、42bに伝導することになる。ここで、放熱機能を
有する端子電極42bは、上述のように、グランド電位
の端子電極としても動作する。即ち、ダイアタッチ導体
膜41もグランド電位となる。尚、電子部品素子5、例
えば、ICチップにおいてそのダイアタッチ面をグラン
ド電位とするものは上述の構造で構わないが、駆動駆動
電位、または浮き電位で動作させるものは、それに応じ
て、端子電極42を端子電極42aのように、ダミー端
子電極として機能させるようにする。
【0029】電子部品素子5は、動作によって熱の放出
を伴うICチップが例示できる。図では、放熱作用を考
慮して、電子部品素子5はダイアタッチ導体膜41に直
接接合し、信号等の入出力は、電極パッド部43との間
でボンディングワイヤ51を用いている。尚、電子部品
素子51の動作による熱の放熱作用は、若干低下するも
のの、接続方法がバンプなどを利用したフリップチップ
型の電子部品素子であっても構わない。この場合、ダイ
アタッチ導体膜41は、単なる熱の伝導のみを行なう機
能となる。
【0030】本発明の特徴的なことは、サーマルビアホ
ール8の一部は、キャビティ7内壁に露出するように形
成されていることである。
【0031】ここで、図2に示すキャビティ7は一対の
辺に段差が形成されているので、、サーマルビアホール
8aは、内側のキャビティの内壁7aに露出する。ま
た、サーマルビアホール8bは、一方はダイアタッチ導
体膜41に接続され、絶縁層1bを貫通し、外側のキャ
ビティの内壁7b、すなわち絶縁層1bに露出する。ま
た、キャビティ7の段差が形成されていない内壁7cで
は、サーマルビアホール8cがその内壁7cに露出す
る。
【0032】サーマルビアホール8は、電子部品素子5
の動作により発生する熱を効率よくサーマルビアホール
8の側面からキャビティ空間に放出するとともに、サー
マルビアホール8形成後、また、サーマルビアホール8
の横断面積を確保するために、横断面が長円形状の一部
がキャビティ7の内壁に除去された形状となっている。
【0033】このような電子部品装置は、以下のように
して形成される。
【0034】絶縁層1a〜1fは、例えば850〜10
50℃前後の比較的低い温度で焼成可能にするガラス−
セラミック材料からなる。具体的なセラミック材料とし
ては、クリストバライト、石英、コランダム(βアルミ
ナ)、ムライト、コージェライトなどの絶縁セラミック
材料、BaTiO3、Pb4Fe2Nb212、TiO2
どの誘電体セラミック材料、Ni−Znフェライト、M
n−Znフェライト(広義の意味でセラミックという)
などの磁性体セラミック材料などが挙げられる。ガラス
成分のフリットは、焼成処理することによってコージェ
ライト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
トや、その置換誘導体の結晶や、スピネル構造の結晶相
を析出するものであればよく、例えば、B23、SiO
2、Al23、ZnO、アルカリ土類酸化物を含むガラ
スフリットが挙げられる。この絶縁層1a〜1fの厚み
は、例えば100〜300μm程度である。
【0035】内部配線導体2、ビアホール導体3、サー
マルビアホール8は、Ag系(Ag単体、Ag−Pd、
Ag−PtなどのAg合金)を主成分とする導体膜(導
体)からなり、内部配線導体2の厚みは8〜15μm程
度である。また、ビアホール導体3、サーマルビアホー
ル8の直径は任意な値とすることができるが、大径化と
して低抵抗化するために、80〜350μmとしてい
る。特に、ビアホール導体3、サーマルビアホール8
は、Ag系材料、β石英、絶縁層1a〜1fを構成する
ガラス成分と概略同一のガラス成分からなる。
【0036】表面配線導体膜4、端子電極42は、Ag
系(Ag単体、Ag−Pd、Ag−PtなどのAg合
金)を主成分とする導体膜から成り、主に基体1の表面
においては、所定回路網を構成するとともに、半田を介
して接合される回路構成部品6の接続パッドとなった
り、また、厚膜抵抗膜、厚膜コンデンサ素子の端子電極
となる。また、基体1の裏面においては、ビアホール導
体3、8と接続する端子電極42a〜42cが形成され
ている。
【0037】まず、基体1の絶縁層1a〜1fとなる大
型のグリーンシート、内部配線導体2、ビアホール導体
3、サーマルビアホール8を形成するための例えばAg
系の導電性ペースト、表面配線導体膜4を形成するため
の例えばAu系、Ag系の導電性ペーストを形成するた
めのガラスペーストを用意する。
【0038】グリーンシートは、複数の電子部品装置1
0を抽出できるように、複数の基体領域を有しており、
例えば、セラミック粉末、低融点ガラス成分のフリッ
ト、有機バインダ、有機溶剤を均質混練したスラリー
を、ドクターブレード法によって所定厚みにテープ成型
して、所定大きさに切断してシートである。
【0039】次に、絶縁層1a〜1fとなるグリーンシ
ートの各基体領域に、ビアホール導体3、サーマルビア
ホール8となる貫通穴となる貫通穴をパンチングによっ
て形成する。
【0040】次に、貫通穴が形成された各グリーンシー
トを、和紙、PETフィルムなどからなる敷き紙を敷い
ておき、該貫通穴にビアホール導体3、サーマルビアホ
ール8となる貫通穴に、Ag系導電性ペーストを印刷・
充填する。また、誘絶縁層1b〜1eとなるグリーンシ
ート上には、内部配線導体2となる導体膜を、Ag系導
電性ペーストの印刷・乾燥によって形成する。尚、この
内部配線導体2の形成時に、絶縁層1cの裏面側の主面
に、ダイアタッチ導体膜41となる導体膜を、また、絶
縁層1bの裏面側の主面に、電極パッド部43、引き回
し配線21となる導体膜を形成する。また、絶縁層1f
の表面側となるグリーンシート上には表面配線導体膜4
となる導体膜を、絶縁層1aの裏面となるグリーンシー
ト上には、各種端子電極42a〜42cとなる導体膜を
Ag系導電性ペーストの印刷・乾燥によって形成する。
【0041】次に、このようなグリーンシートを敷き紙
上から外し、絶縁層1a〜1bとなるグリーンシートを
積層する。そして、プレスピンでキャビティ7となる貫
通穴を打ち抜く。
【0042】次に、上述のキャビティ7となる貫通穴が
形成せされた絶縁層1a〜1bと他の絶縁層1c〜1f
となるグリーンシートを積層し、一体化して大型積層体
を形成する。
【0043】次に、未焼成状態の大型積層体に、必要に
応じて、各基体領域を区画するように分割溝を形成す
る。
【0044】次に、未焼成状態の大型積層体を、酸化性
雰囲気または大気雰囲気で同時焼成処理する。なお、こ
の焼成工程は、脱バインダ過程と焼結過程からなる。
【0045】脱バインダ過程は、絶縁層1a〜1fとな
るグリーンシート、内部配線導体2となる導体膜、ダイ
アタッチ導体膜41となる導体、引き回し配線21とな
る導体膜、電極パッド部43となる導体膜、ビアホール
導体3、サーマルビアホール8となる導体、表面配線導
体膜4となる導体膜に含まれる有機成分を焼失させるた
めのものである。また、焼結過程は、ガラス−セラミッ
クのグリーンシートのガラス成分を結晶化させると同時
にセラミック粉末の粒界に均一に分散させ、基体1に一
定強度を与え、上述の各種導体膜、ビアホール導体3、
サーマルビアホール8となる導体の金属粉末、Ag粉末
を粒成長させ、低抵抗化させて、絶縁層1a〜1fと一
体化させるものである。
【0046】これにより、複数の基体1が連接された大
型基板が達成されることになる。
【0047】そして、各基体領域のキャビティ7内に、
電子部品素子5を収容(ダイアタッチ接合)させて、電
極パッド43との間にAlまたはAuのワイヤボンディ
ング51などにより電気的に接続する。
【0048】この後、基体1のキャビティ7の形成面と
反対側の面である基体表面に、厚膜抵抗素子を形成した
り、各種回路構成部品6を半田などで接合・実装を行
う。
【0049】最後に、各基体1を区画する分割溝に沿っ
て分割処理したり、切断したりして、大型基板からは、
図1に示す複数の電子部品装置10が抽出されることに
なる。
【0050】このうよな電子部品装置10は、基体1の
底面に電子部品素子収納用キャビティ7及び端子電極4
2を有する絶縁基体1に、該キャビティ7内に収容され
る電子部品素子5を配置するとともに、絶縁基体1の表
面に表面配線導体膜4及びそれに接続する回路構成部品
6を搭載される。
【0051】また、サーマルビアホール8の一部は、キ
ャビティ7内壁に露出するように形成され、基体1の裏
面側に延出している。
【0052】このため、基体1の表面には、キャビティ
7が存在することがなく、また、サーマルビアホール8
が延出されていない。従って、基体1の表面全体に、回
路を構成する回路構成部品6を配置することができる。
これにより、基体1に搭載される電子部品素子5や回路
構成部品6を高密度に実装することができ、もって電子
部品装置の小型化が達成される。
【0053】また、サーマルビアホール8は、キャビテ
ィ7内壁に露出するように形成されているため、基体1
の裏面側に熱伝導する他に、キャビティ7内の空間にも
熱が放出されるため、装置の放熱性が著しく向上する。
【0054】また、本発明では、引き回し配線21は、
複数のサーマルビアホール8の間に縫うように配置され
ている。ここで、ダイアタッチ導体膜41をグランド電
位(これに接続するサーマルビアホール8もグランド電
位となる)とすると、引き回し配線21がグランド電位
間を通過するために、この配線にノイズが載りにくく、
電子部品素子5の安定した動作が発生されることにな
る。
【0055】ここで、サーマルビアホール8の形状を制
御して、電子部品素子5の動作により発生する熱を効率
よく放出するようにする。
【0056】例えば、サーマルビアホール8がキャビテ
ィ7の内壁に露出する部分の形状は、図3の(a)〜
(c)がある。図3(b)において、サーマルビアホー
ル8は外接する2つの円の一部と、これらの円を結ぶ直
線からなるものを例示する。尚、サーマルビアホール8
の長径方向の長さをm、サーマルビアホール8を構成す
る円の半径をr、該円の中心をc、サーマルビアホール
8がキャビティ内壁に露出する部分の幅をa、絶縁層と
接触する部分の長さ(以下、外周と呼ぶ)をsで示して
いる。
【0057】図において、サーマルビアホール8内で導
電ペーストは、絶縁層と接触する部分によって支えられ
ているため、サーマルビアホール8の外周s/面積の比
が大きくなるほど、また、露出する部分の幅aが小さい
ほど、導電性ペーストの充填維持性が良好になり、キャ
ビティ用の貫通穴を打ち抜く際に、サーマルビアホール
8となる導電性ペーストが欠落しにくくなる。一方、サ
ーマルビアホール8がキャビティ7内に露出している部
分の面積、及び絶縁層1a〜1bと接触している部分の
面積が大きいほど、放熱性が良好になる。ここで、サー
マルビアホール8の高さを一定とすると、これらはそれ
ぞれ露出する部分の幅a、及び外周sによって支配され
る。
【0058】図3において、サーマルビアホール8の外
周s/面積の比は、(a)のようにサーマルビアホール
8が半円形状の場合、最も大きくなり、(b)、(c)
のように半長円形状になるにしたがって、小さくなる。
ここで、(b)、(c)は、切断方向が異なるだけなの
で、外周s/面積の比は同じになるが、(b)は露出す
る部分の幅aが(c)より大きくなる。
【0059】一方、露出する部分の幅aは、(c)が最
も大きくなり、(a)と(b)は同じである。また、外
周sは、(a)より(b)の方が大きくなる。
【0060】これらのことから、図3において、サーマ
ルビアホール8の導電性ペーストの充填維持性は(a)
>(c)>(b)の順になり、放熱性は(b)>(c)
>(a)の順になる。また、サーマルビアホール8の全
体の長さmが大きいほど、すなわちサーマルビアホール
8に内接する2つの円の中心cの間隔が離れるほど、こ
れらの効果は大きくなる。しかし、これらは相対的なも
のであり、サーマルビアホール8が図3(a)の形状で
あっても放熱性が良好であったり、図3(b)の形状で
あっても充填維持性が良好である場合があるのはいうま
でもない。したがって、実際のサーマルビアホール8の
寸法、導電性ペーストの種類、設計時の条件によって、
適当な形状を選択する必要がある。
【0061】一般には、サーマルビアホール8の導電性
ペーストの粘度が高いほど、充填維持性は良好である
が、スクリーン印刷により導電性ペーストをサーマルビ
アホール8となる貫通穴に充填する際に、充填しにくく
なる。したがって、サーマルビアホール8の充填性を良
好にするためには、粘度が例えば5000Poise以
上と高い導電性ペーストを用い、上記スクリーン印刷に
よる充填を2〜3回行うことが望ましい。
【0062】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。
【0063】図4は、本発明の電子部品装置の他の実施
形態を示す拡大断面図である。図5は、図4の電子部品
装置の裏面図である。
【0064】同図によれば、キャビティ7底面に形成さ
れたダイアタッチ導体膜41の一部がくりぬかれ、該く
りぬき部分の中に電極パッド43が形成されている。そ
して、キャビティ7底面のダイアタッチ導体膜41上に
電子部品素子5が収容され、該電子部品素子5から金属
ワイヤ51が電極パッド43に引き出されている。さら
に、キャビティ7の内壁から露出するように、サーマル
ビアホール8が形成されている。このようにすれば、キ
ャビティ7を2段にする必要がなくなり、基体1の強度
が向上する。なお、サーマルビアホール8は長円形状と
なっており、長軸方向に並べられている。
【0065】また、金属ワイヤのワイヤ倒れを防止し、
電子部品素子を湿気から保護するために、電子部品素子
及び金属ワイヤを樹脂で封止しても良い。このとき、樹
脂がサーマルビアホールにかからないように、チクソ性
の高い樹脂を用いると良い。
【0066】また、絶縁層となるグリーンシートを積層
順に応じて1層ずつ積層し、ビアホール導体、サーマル
ビアホールが形成されるグリーンシートが積層された
後、貫通穴にAg系導電性ペーストを印刷・充填するよ
うにしてもよい。
【0067】また、熱伝導部材としてのサーマルビアホ
ールの形状を円形、長円の他にも、四角形や楕円形等の
種々の形状としてもよい。また、サーマルビアホール用
の貫通穴の形成方法として、プレスピンで穴をあける方
法の他、レーザーで穴をあけても良い。
【0068】
【発明の効果】以上のように、本発明の電子部品装置に
よれば、キャビティ内壁から露出するように、基体厚み
方向に延びるサーマルビアホールを設け、該サーマルビ
アホールの一端部をダイアタッチ導体膜に接合し、且つ
他端を基体の裏面に導出させている。このため、キャビ
ティ形成領域の基体表面に回路構成部品を実装すること
が可能であるため、電子部品装置の小型化、高密度化、
高機能化を実現できる。
【0069】また、サーマルビアホールはキャビティ内
壁に露出しているため、基体の裏面側に熱伝導する他
に、キャビティ内の空間にも熱が放出されるため、装置
の放熱性が著しく向上する。
【図面の簡単な説明】
【図1】本発明の電子部品装置の一実施形態を示す断面
図である。
【図2】図1の電子部品装置のキャビティ部分の平面図
である。
【図3】本発明のサーマルビアホールの各態様の拡大平
面図であり、(a)は横断面形状が真円を基礎としたも
のであり、(b)は、横断面形状が長円形形状であり、
長径側が露出したものであり、(c)は、横断面形状が
長円形形状であり、短径側が露出したものを示す。
【図4】本発明の電子部品装置の他の実施形態を示す拡
大断面図である。
【図5】図4の電子部品装置のキャビティ部分の平面図
である。
【図6】従来の電子部品装置の一実施形態を示す断面図
である。
【符号の説明】
10、60 電子部品装置 1、61 基体 1a〜1f 絶縁層 2 内部配線導体 3 ビアホール導体 4 表面配線導体膜 41、71 ダイアタッチ導体膜 42、72 端子電極 43 電極パッド部 5、65 電子部品素子 51 ワイヤボンディング 6 回路構成部品 7、67 キャビティ 8、68 サーマルビアホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 底面にキャビティを有し、表面に表面配
    線導体膜を有する絶縁基体と、前記キャビティ内に収容
    される電子部品素子と、前記絶縁基体の表面に搭載さ
    れ、表面配線導体膜に接続している回路構成部品とから
    成る電子部品装置において、 前記キャビティ内壁に、前記電子部品素子の動作による
    熱を前記絶縁基体の底面側に放熱する放熱手段を設けた
    ことを特徴とする電子部品装置。
  2. 【請求項2】 前記放熱手段が、前記キャビティ内壁に
    その一部が露出し、且つ基体厚み方向に延びるビアホー
    ル導体であることを特徴とする請求項1記載の電子部品
    装置。
  3. 【請求項3】 前記キャビティ内の実装底面には、前記
    電子部品素子が搭載されるダイアタッチ導体膜を有する
    とともに、前記ビアホール導体の一端部は、該ダイアタ
    ッチ導体膜に接合し、且つ他端は基体の底面に実質的に
    露出していることを特徴とする請求項2記載の電子部品
    装置。
  4. 【請求項4】 前記ビアホール導体は、横断面形状が長
    円形状の一部が前記キャビティの内壁で除去されて成る
    ことを特徴とする請求項2または3記載の電子部品装
    置。
JP2001132734A 2001-04-27 2001-04-27 電子部品装置 Pending JP2002329805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001132734A JP2002329805A (ja) 2001-04-27 2001-04-27 電子部品装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001132734A JP2002329805A (ja) 2001-04-27 2001-04-27 電子部品装置

Publications (1)

Publication Number Publication Date
JP2002329805A true JP2002329805A (ja) 2002-11-15

Family

ID=18980701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001132734A Pending JP2002329805A (ja) 2001-04-27 2001-04-27 電子部品装置

Country Status (1)

Country Link
JP (1) JP2002329805A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351952A (ja) * 2005-06-17 2006-12-28 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351952A (ja) * 2005-06-17 2006-12-28 Nec Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP3266505B2 (ja) 多層回路基板
CN112585744A (zh) 布线基板、电子装置以及电子模块
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2002289747A (ja) セラミック基板、複合基板、及びセラミック基板の製造方法
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2002299775A (ja) 電子部品装置
JP2001284808A (ja) 積層回路基板
JP2007227739A (ja) 電子部品収納用パッケージ及び電子部品装置
JP2004281996A (ja) 発光素子収納用パッケージおよび発光装置
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP2002329805A (ja) 電子部品装置
EP3933909A1 (en) Wiring board, electronic device, and electronic module
JPH07321160A (ja) 半導体装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP2004064604A (ja) 送受信制御装置
CN110291628B (zh) 布线基板、电子装置及电子模块
JP2001274280A (ja) 多数個取りセラミック配線基板
JP2004288936A (ja) 発光素子収納用パッケージおよび発光装置
JP2001257415A (ja) 光半導体装置
JPH11251488A (ja) セラミックパッケージ
JP2003347485A (ja) 電子装置
JP3441319B2 (ja) 表面実装型半導体装置
JP2003197810A (ja) 電子部品
JP2006041242A (ja) セラミック配線基板