JP2001044243A - フリップチップ実装構造 - Google Patents

フリップチップ実装構造

Info

Publication number
JP2001044243A
JP2001044243A JP11215383A JP21538399A JP2001044243A JP 2001044243 A JP2001044243 A JP 2001044243A JP 11215383 A JP11215383 A JP 11215383A JP 21538399 A JP21538399 A JP 21538399A JP 2001044243 A JP2001044243 A JP 2001044243A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
cavity
heat
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11215383A
Other languages
English (en)
Inventor
Hajime Kato
一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP11215383A priority Critical patent/JP2001044243A/ja
Publication of JP2001044243A publication Critical patent/JP2001044243A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱特性が優秀でありかつ小型化が可能なフ
リップチップ実装構造を提供する。 【解決手段】 基板に設けられたキャビティ内に配置さ
れておりフリップチップ実装された半導体チップと、キ
ャビティ内に配置されており半導体チップの実装面とは
反対側の面に当接して設けられた放熱部材とを備えてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放熱特性を向上さ
せたフリップチップ実装構造に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】携帯電
話等の電子機器においては、小型化及び軽量化が進めら
れており、また、半導体チップを実装したモジュールが
数多く使用されている。
【0003】モジュール等への半導体チップの初期の実
装構造は、半導体チップを基板にダイボンドしておき、
この半導体チップと基板の電極とをワイヤボンドを用い
て電気的に接続するものであった。しかしながら、電子
機器の小型化及び高周波特性改善のため、このようなワ
イヤボンド実装構造はあまり使用されなくなり、代わり
に、フリップチップ実装構造を用いることが主流となっ
た。
【0004】図1は、モジュール基板ヘのフリップチッ
プ実装構造の一般的な構成を示す断面図である。
【0005】同図に示すように、半導体チップ10は、
熱伝導率が大きなアルミナ等で作成されたモジュール基
板11上にバンプ12を介して実装される。このモジュ
ール基板11は、マザーボード13等のプリント基板上
に、ハンダ等を用いて実装される。半導体チップ10
は、機械的衝撃及び湿気等による化学変化から保護する
ためにモールド樹脂14により密閉されている。
【0006】半導体チップ10において発生した熱は、
バンプ12及びモジュール基板11を介してマザーボー
ド13に放熱される。しかしながら、このような構成に
よると、半導体チップ10とモジュール基板11とがバ
ンプ12のみで接しているので接触面積が小さく、良好
な熱伝導特性を得ることができない。このため、パワー
アンプ、電源等の発熱の大きなモジュールにおいては、
十分な放熱効果を得ることができず、発熱による半導体
チップの温度上昇により、電気的特性の劣化及び誤動作
を招く原因となっていた。
【0007】また、このようなフリップチップ実装構造
によると、半導体チップ10の裏面を例えば接地電位の
ような一定電位の電極と電気的接続を行うことが困難で
あり、この部分が電気的に浮動していた。そのため、半
導体基板の電位を一定にすることができず、電気的動作
が不安定となり誤作動を招く原因ともなっていた。
【0008】図2は、放熱特性を改善した公知のフリッ
プチップ実装構造を示す断面図である。この構造は、特
開平11−67958号公報に記載されている。
【0009】同図に示すように、モジュール基板21上
にバンプ22を介して実装される半導体チップ20の直
下に、金属25が充填された放熱用の貫通穴24を設け
ることにより、この金属層25を通してマザーボード2
3へ放熱するように構成している。
【0010】しかしながら、この公知の実装構造による
と、半導体チップ20の直下の大部分が貫通穴24によ
って占有されるため、たとえ多層構造とした場合でもこ
の部分に内装回路等を形成することができない。さら
に、モジュール基板21の上に半導体チップ20が載置
されるため、このモジュール基板21上に表面実装部品
等を設けるための実装面積が減少してしまう。その結
果、モジュール全体の小型化を図ることが難しかった。
【0011】また、このようなフリップチップ実装構造
によっても、半導体チップ20の裏面を例えば接地電位
のような一定電位の電極と電気的接続を行うことが困難
であり、この部分が電気的に浮動していた。そのため、
半導体基板の電位を一定にすることができず、電気的動
作が不安定となり誤作動を招く原因ともなっていた。
【0012】従って本発明の目的は、放熱特性が優秀で
ありかつ小型化が可能なフリップチップ実装構造を提供
することにある。
【0013】本発明の他の目的は、半導体チップの電位
を所望の一定電位に保つことができるフリップチップ実
装構造を提供することにある。
【0014】
【課題を解決するための手段】本発明によれば、基板に
設けられたキャビティ内に配置されておりフリップチッ
プ実装された半導体チップと、キャビティ内に配置され
ており半導体チップの実装面とは反対側の面に当接して
設けられた放熱部材とを備えたフリップチップ実装構造
が提供される。
【0015】半導体チップは、モジュール基板内に形成
されたキャビティ内にフリップチップ実装されており、
その実装される面とは反対側の面に放熱部材が当接して
いる。このように放熱部材が反対側面の多くの部分に当
接しているため、半導体チップで発生した熱が放熱部材
を介して外部へ導かれることとなり、フリップチップ実
装の放熱特性の向上を図ることができ、半導体素子の誤
作動を防ぐことが出来る。
【0016】しかも、放熱部材が半導体チップの実装面
側に設けられていないため、半導体チップ実装面の下の
モジュール基板内に内装電極を作成することができる。
また、キャビティ内に実装されるので、モジュール基板
表面上に電子部品を自由に実装することができる。
【0017】キャビティが基板の底部に設けられてお
り、放熱部材の当接面とは反対側の面が基板の実装され
るマザーボードの金属層に接合されていることが好まし
い。
【0018】この場合、半導体チップと放熱部材とが導
電性材料を介して接合されており、さらに放熱部材とマ
ザーボードの金属層とが導電性材料を介して接合されて
いることがより好ましい。
【0019】キャビティの開口部を閉鎖する金属蓋部材
がさらに設けられており、放熱部材の当接面とは反対側
の面が金属蓋部材に当接していることも好ましい。
【0020】キャビティが基板の底部に設けられてお
り、金属蓋部材の当接面とは反対側の面が基板の実装さ
れるマザーボードの金属層に接合されていることも好ま
しい。
【0021】この場合、半導体チップと放熱部材とが導
電性材料を介して接合されており、放熱部材と金属蓋部
材とが導電性材料を介して接合されており、さらに金属
蓋部材とマザーボードの金属層とが導電性材料を介して
接合されていることがより好ましい。
【0022】放熱部材及び金属蓋部材が一体構造である
ことも好ましい。
【0023】マザーボードの金属層が、例えば接地電位
のような所望の一定電位に保たれていることがより好ま
しい。これにより、半導体チップの裏面をその一定電位
に保つことができ、その電気的動作が安定化させること
ができる。
【0024】放熱部材が、熱伝導率の高い金属板部材か
らなることも好ましい。
【0025】
【発明の実施の形態】図3は、本発明の一実施形態にお
けるモジュール基板の構成を概略的に示す斜視図であ
り、図4は、この実施形態におけるフリップチップ実装
構造を示すA−A断面図である。
【0026】これらの図において、30は半導体チッ
プ、31はこの半導体チップ30が内部に実装される多
層のモジュール基板、32は半導体チップ実装用のバン
プ、33はモジュール基板31が実装されるプリント基
板であるマザーボード、34はモジュール基板31上に
表面実装された部品をそれぞれ示している。
【0027】モジュール基板31は、本実施形態におい
ては、厚さ150μm程度の誘電体を5層重ねて800
℃程度で焼成した多層セラミック基板を用いている。使
用する基板は、必ずしもセラミック基板である必要はな
く、樹脂基板を用いてもよい。また、小型化のために基
板の多層化を行っているが、回路規模及び用途に応じて
適宜単層基板を用いてもよい。
【0028】モジュール基板31の層間には、焼結銀に
より伝送線路35が形成され、インダクタ、キャパシタ
及び分布定数回路等が構成されている。また、基板表面
には、層間と同様に焼結銀により回路パターン36が形
成されて表面実装部品34が実装され、さらに分布定数
回路等が形成されている。これら回路パターン36は焼
結銀を用いて形成してもよいし、他の金属を用いて形成
してもよい。
【0029】モジュール基板31の底部には、半導体チ
ップ30が実装可能な程度の大きさのキャビティ37が
形成されている。本実施形態においては、半導体チップ
30の平面寸法が1.5mm×1.5mmであるとする
と、キャビティ37は、モジュール基板31の底面に開
口する寸法が例えば2mm×2mmの矩形の盲穴であ
る。ただし、セラミック基板のように焼成基板を使用す
る場合、焼成後の収縮率を考慮して穴の大きさを設計す
る必要がある。
【0030】このキャビティ37内の実装面37aには
電極が形成されており、この電極には、半導体チップ3
0がバンプ32を介して電気的に接続されている。この
バンプ32は、ハンダボールを使用してもよいし、金ボ
ールを使用してもよい。金ボールを用いる場合は、熱圧
着接合が行われる。
【0031】半導体チップ30の実装面とは反対側の面
には、熱伝導率の良好な金属板、例えば銅板であること
が望ましい放熱部材38が密着的に面接合されている。
【0032】放熱部材38と半導体チップ30との接合
は、望ましくはハンダ又はロウ付け(例えば銀ロウ付
け)によって行われる。ハンダ又はロウ付けの代わりに
導電性接着剤を用いて接合を行ってもよい。ハンダ及び
ロウ付けに比較して熱伝導率の悪い導電性接着剤を用い
て接合を行う場合は、接着剤の厚みを十分に薄くして熱
抵抗が大きくならないように配慮することが望ましい。
【0033】放熱部材38と半導体チップ30とが当接
する面積が半導体チップ30の表面積の70%以上であ
れば、十分な放熱効果を得ることができる。放熱部材3
8の表面積が半導体チップ30の表面積よりも大きくな
ってもよい。
【0034】半導体チップ30外面の電気回路は、バン
プ32と同一の実装面側に形成されているため、放熱部
材38をその反対側面に接合してもこれら電気回路を傷
つけることはない。
【0035】モジュール基板31は、マザーボード33
に設けられた種々の電極と電気的に接続される。同時
に、放熱部材38の上述の接合面とは反対側の面もマザ
ーボード33に設けられた所望電位(一般的には接地電
位であるがこれに限定されるものではない)の電極に互
いの面が接するように接合される。放熱部材38とマザ
ーボード33との接合は、望ましくは熱伝導性の良好な
ハンダ又はロウ付け(例えば銀ロウ付け)によって行わ
れる。ハンダ又はロウ付けの代わりに導電性接着剤を用
いて接合を行ってもよい。ハンダ及びロウ付けに比較し
て熱伝導率の悪い導電性接着剤を用いて接合を行う場合
は、接着剤の厚みを十分に薄くして熱抵抗が大きくなら
ないように配慮することが望ましい。
【0036】マザーボード33に設けられた所望電位の
電極は、放熱効率をあげるために、表面積が大きいこと
が望ましい。
【0037】キャビティ37の深さは、半導体チップ3
0及び放熱部材38をバンプ32を用いて実装した際の
厚さに等しいか、望ましくはこの厚さよりも若干大きい
値とする。換言すれば、半導体チップ30及び放熱部材
38は、キャビティ37内に実装したときに、モジュー
ル基板31とマザーボード33との実装面よりも数十μ
m程度(最大で100μm)だけキャビティ37の内側
に入っていることが望ましい。これによって、放熱部材
38とマザーボード33とがハンダ又はロウ付けによっ
て互いに容易に接合することができる。即ち、この部分
のハンダ盛り又はロウ盛りを他の部分よりも若干多くす
ることにより、問題なく接合をとることができる。
【0038】具体的な数値として、厚さ100μmの半
導体チップ30と厚さ200μmの放熱部材38と直径
50μmのハンダバンプ32とを用いて接合した場合、
キャビティ37を350〜450μmの深さになるよう
に作成することが望ましい。
【0039】キャビティ37の残りのスペースは、機械
的衝撃及び湿気等を原因とする化学変化から半導体チッ
プ30を保護するため、モールド樹脂で充填することが
望ましい。
【0040】本実施形態の以上の構成により、半導体チ
ップ30で発生した熱はこれに面接合している放熱部材
38を介して、これも放熱部材38に面接合しているマ
ザーボード33に効率良く伝導し放熱される。従って、
放熱特性に優れたフリップチップ実装構造が提供され
る。また、放熱部材38及び接合剤が導電体であるた
め、半導体チップ30の実装面とは反対側の面をマザー
ボード33の電位に保つことができる。さらに、半導体
チップ30の実装面の下のモジュール基板31の層間及
び基板表面に回路を構成することができ、モジュールの
小型化が可能となる。
【0041】図5は、本発明の他の実施形態におけるフ
リップチップ実装構造を示す断面図である。この図も図
4と同様に図3のA−A断面に相当している。
【0042】図5において、50は半導体チップ、51
はこの半導体チップ50が内部に実装される多層のモジ
ュール基板、52は半導体チップ実装用のバンプ、53
はモジュール基板51が実装されるプリント基板である
マザーボード、54はモジュール基板51上に表面実装
された部品をそれぞれ示している。
【0043】モジュール基板51は、本実施形態におい
ては、厚さ150μm程度の誘電体を5層重ねて800
℃程度で焼成した多層セラミック基板を用いている。使
用する基板は、必ずしもセラミック基板である必要はな
く、樹脂基板を用いてもよい。また、小型化のために基
板の多層化を行っているが、回路規模及び用途に応じて
適宜単層基板を用いてもよい。
【0044】モジュール基板51の層間には、焼結銀に
より伝送線路55が形成され、インダクタ、キャパシタ
及び分布定数回路等が構成されている。また、基板表面
には、層間と同様に焼結銀により回路パターンが形成さ
れて表面実装部品54が実装され、さらに分布定数回路
等が形成されている。これら回路パターンは焼結銀を用
いて形成してもよいし、他の金属を用いて形成してもよ
い。
【0045】モジュール基板51の底部には、半導体チ
ップ50が実装可能な程度の大きさのキャビティ57が
形成されている。本実施形態においては、半導体チップ
50の平面寸法が1.5mm×1.5mmであるとする
と、キャビティ57は、モジュール基板51の底面に開
口する寸法が例えば2mm×2mmの矩形の盲穴であ
る。ただし、セラミック基板のように焼成基板を使用す
る場合、焼成後の収縮率を考慮して穴の大きさを設計す
る必要がある。
【0046】このキャビティ57内の実装面57aには
電極が形成されており、この電極には、半導体チップ5
0がバンプ52を介して電気的に接続されている。この
バンプ52は、ハンダボールを使用してもよいし、金ボ
ールを使用してもよい。金ボールを用いる場合は、熱圧
着接合が行われる。
【0047】半導体チップ50の実装面とは反対側の面
には、熱伝導率の良好な金属板、例えば銅板であること
が望ましい放熱部材58が密着的に面接合されている。
【0048】放熱部材58と半導体チップ50との接合
は、望ましくはハンダ又はロウ付け(例えば銀ロウ付
け)によって行われる。ハンダ又はロウ付けの代わりに
導電性接着剤を用いて接合を行ってもよい。ハンダ及び
ロウ付けに比較して熱伝導率の悪い導電性接着剤を用い
て接合を行う場合は、接着剤の厚みを十分に薄くして熱
抵抗が大きくならないように配慮することが望ましい。
【0049】放熱部材58と半導体チップ50とが当接
する面積が半導体チップ50の表面積の70%以上であ
れば、十分な放熱効果を得ることができる。放熱部材5
8の表面積が半導体チップ50の表面積よりも大きくな
ってもよい。
【0050】半導体チップ50外面の電気回路は、バン
プ52と同一の実装面側に形成されているため、放熱部
材58をその反対側面に接合してもこれら電気回路を傷
つけることはない。
【0051】放熱部材58の上述の接合面とは反対側の
面は、金属蓋部材59に面接合されている。この金属蓋
部材59は、熱伝導率の良好な金属板、例えば銅板であ
ることが望ましく、キャビティ57の開口部を閉鎖する
ように取り付けられている。従って、キャビティ57の
開口寸法より大きな寸法、例えば2.5mm×2.5m
mの寸法を有する矩形形状となっている。また、キャビ
ティ57の周囲に段差を設け、金属蓋部材59をはめ込
んでもよい。
【0052】放熱部材58と金属蓋部材59との接合
は、望ましくは熱伝導性の良好なハンダ又はロウ付け
(例えば銀ロウ付け)によって行われる。ハンダ又はロ
ウ付けの代わりに導電性接着剤を用いて接合を行っても
よい。ハンダ及びロウ付けに比較して熱伝導率の悪い導
電性接着剤を用いて接合を行う場合は、接着剤の厚みを
十分に薄くして熱抵抗が大きくならないように配慮する
ことが望ましい。
【0053】モジュール基板51は、マザーボード53
に設けられた種々の電極と電気的に接続される。同時
に、金属蓋部材59もマザーボード53に設けられた所
望電位(一般的には接地電位であるがこれに限定される
ものではない)の電極に互いの面が接するように接合さ
れる。金属蓋部材59とマザーボード53との接合も、
望ましくは熱伝導性の良好なハンダ又はロウ付け(例え
ば銀ロウ付け)によって行われる。ハンダ又はロウ付け
の代わりに導電性接着剤を用いて接合を行ってもよい。
ハンダ及びロウ付けに比較して熱伝導率の悪い導電性接
着剤を用いて接合を行う場合は、接着剤の厚みを十分に
薄くして熱抵抗が大きくならないように配慮することが
望ましい。
【0054】マザーボード53に設けられた所望電位の
電極は、放熱効率をあげるために、表面積が大きいこと
が望ましい。
【0055】キャビティ57の深さは、半導体チップ5
0及び放熱部材58をバンプ52を用いて実装した際の
厚さに等しいか、望ましくはこの厚さよりも若干大きい
値とする。換言すれば、半導体チップ50及び放熱部材
58は、キャビティ57内に実装したときに、金属蓋部
材59の面よりも数十μm程度(最大で100μm)だ
けキャビティ57の内側に入っていることが望ましい。
これによって、放熱部材58と金属蓋部材59とがハン
ダ又はロウ付けによって互いに容易に接合することがで
きる。
【0056】具体的な数値として、厚さ100μmの半
導体チップ50と厚さ200μmの放熱部材58と直径
50μmのハンダバンプ52とを用いて接合した場合、
キャビティ57を350〜450μmの深さになるよう
に作成することが望ましい。
【0057】キャビティ57の残りのスペースは、機械
的衝撃及び湿気等を原因とする化学変化から半導体チッ
プ50を保護するため、モールド樹脂で充填することが
望ましい。
【0058】本実施形態の以上の構成により、半導体チ
ップ50で発生した熱はこれに面接合している放熱部材
58を介して、これも放熱部材58に面接合している金
属蓋部材59を介して、さらにこれも金属蓋部材59に
面接合しているマザーボード53に効率良く伝導し放熱
される。従って、放熱特性に優れたフリップチップ実装
構造が提供される。また、放熱部材58及び金属蓋部材
59並びに接合剤が導電体であるため、半導体チップ5
0の実装面とは反対側の面をマザーボード53の電位に
保つことができる。さらに、半導体チップ50の実装面
の下のモジュール基板51の層間及び基板表面に回路を
構成することができ、モジュールの小型化が可能とな
る。
【0059】図6は、本発明のさらに他の実施形態にお
けるフリップチップ実装構造を示す断面図である。この
図も図4と同様に図3のA−A断面に相当している。
【0060】図6において、60は半導体チップ、61
はこの半導体チップ60が内部に実装される多層のモジ
ュール基板、62は半導体チップ実装用のバンプ、63
はモジュール基板61が実装されるプリント基板である
マザーボード、64はモジュール基板61上に表面実装
された部品をそれぞれ示している。
【0061】モジュール基板61は、本実施形態におい
ては、厚さ150μm程度の誘電体を5層重ねて800
℃程度で焼成した多層セラミック基板を用いている。使
用する基板は、必ずしもセラミック基板である必要はな
く、樹脂基板を用いてもよい。また、小型化のために基
板の多層化を行っているが、回路規模及び用途に応じて
適宜単層基板を用いてもよい。
【0062】モジュール基板61の層間には、焼結銀に
より伝送線路65が形成され、インダクタ、キャパシタ
及び分布定数回路等が構成されている。また、基板表面
には、層間と同様に焼結銀により回路パターンが形成さ
れて表面実装部品64が実装され、さらに分布定数回路
等が形成されている。これら回路パターンは焼結銀を用
いて形成してもよいし、他の金属を用いて形成してもよ
い。
【0063】モジュール基板61の底部には、半導体チ
ップ60が実装可能な程度の大きさのキャビティ67が
形成されている。本実施形態においては、半導体チップ
60の平面寸法が1.5mm×1.5mmであるとする
と、キャビティ67は、モジュール基板61の底面に開
口する寸法が例えば2mm×2mmの矩形の盲穴であ
る。ただし、セラミック基板のように焼成基板を使用す
る場合、焼成後の収縮率を考慮して穴の大きさを設計す
る必要がある。
【0064】このキャビティ67内の実装面67aには
電極が形成されており、この電極には、半導体チップ6
0がバンプ62を介して電気的に接続されている。この
バンプ62は、ハンダボールを使用してもよいし、金ボ
ールを使用してもよい。金ボールを用いる場合は、熱圧
着接合が行われる。
【0065】半導体チップ60の実装面とは反対側の面
には、熱伝導率の良好な金属ブロック、例えば銅ブロッ
クであることが望ましい放熱部材68が密着的に面接合
されている。
【0066】放熱部材68と半導体チップ60との接合
は、望ましくはハンダ又はロウ付け(例えば銀ロウ付
け)によって行われる。ハンダ又はロウ付けの代わりに
導電性接着剤を用いて接合を行ってもよい。ハンダ及び
ロウ付けに比較して熱伝導率の悪い導電性接着剤を用い
て接合を行う場合は、接着剤の厚みを十分に薄くして熱
抵抗が大きくならないように配慮することが望ましい。
【0067】放熱部材68と半導体チップ60とが当接
する面積が半導体チップ60の表面積の70%以上であ
れば、十分な放熱効果を得ることができる。放熱部材6
8の表面積が半導体チップ60の表面積よりも大きくな
ってもよい。
【0068】半導体チップ60外面の電気回路は、バン
プ62と同一の実装面側に形成されているため、放熱部
材68をその反対側面に接合してもこれら電気回路を傷
つけることはない。
【0069】放熱部材68の上述の接合面とは反対側の
部分は、金属蓋を構成している。即ち、本実施形態の放
熱部材68は、図5の実施形態における放熱部材と金属
蓋部材とが一体となったブロックで構成されている。こ
の放熱部材68の金属蓋の部分は、キャビティ67の開
口部を閉鎖するように取り付けられている。従って、キ
ャビティ67の開口寸法より大きな寸法、例えば2.5
mm×2.5mmの寸法を有する矩形形状となってい
る。また、キャビティ67の周囲に段差を設け、放熱部
材68をはめ込んでもよい。
【0070】モジュール基板61は、マザーボード63
に設けられた種々の電極と電気的に接続される。同時
に、放熱部材68もマザーボード63に設けられた所望
電位(一般的には接地電位であるがこれに限定されるも
のではない)の電極に互いの面が接するように接合され
る。放熱部材68とマザーボード63との接合は、望ま
しくは熱伝導性の良好なハンダ又はロウ付け(例えば銀
ロウ付け)によって行われる。ハンダ又はロウ付けの代
わりに導電性接着剤を用いて接合を行ってもよい。ハン
ダ及びロウ付けに比較して熱伝導率の悪い導電性接着剤
を用いて接合を行う場合は、接着剤の厚みを十分に薄く
して熱抵抗が大きくならないように配慮することが望ま
しい。
【0071】マザーボード63に設けられた所望電位の
電極は、放熱効率をあげるために、表面積が大きいこと
が望ましい。
【0072】キャビティ67の深さは、半導体チップ6
0及び放熱部材68をバンプ62を用いて実装した際の
金属蓋部分の手前までの厚さにほぼ等しい値とする。
【0073】キャビティ67の残りのスペースは、機械
的衝撃及び湿気等を原因とする化学変化から半導体チッ
プ60を保護するため、モールド樹脂で充填することが
望ましい。
【0074】本実施形態の以上の構成により、半導体チ
ップ60で発生した熱はこれに面接合している放熱部材
68を介して、この放熱部材68に面接合しているマザ
ーボード63に効率良く伝導し放熱される。従って、放
熱特性に優れたフリップチップ実装構造が提供される。
また、放熱部材68及び接合剤が導電体であるため、半
導体チップ60の実装面とは反対側の面をマザーボード
63の電位に保つことができる。さらに、半導体チップ
60の実装面の下のモジュール基板61の層間及び基板
表面に回路を構成することができ、モジュールの小型化
が可能となる。
【0075】以上述べた実施形態は全て本発明を例示的
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。
【0076】
【発明の効果】以上詳細に説明したように本発明によれ
ば、半導体チップは、モジュール基板内に形成されたキ
ャビティ内にフリップチップ実装されており、その実装
される面とは反対側の面に放熱部材が当接している。こ
のように放熱部材が反対側面の多くの部分に当接してい
るため、半導体チップで発生した熱が放熱部材を介して
外部へ導かれることとなり、フリップチップ実装の放熱
特性の向上を図ることができ、半導体素子の誤作動を防
ぐことが出来る。
【0077】しかも、放熱部材が半導体チップの実装面
側に設けられていないため、半導体チップ実装面の下の
モジュール基板内に内装電極を作成することができる。
また、キャビティ内に実装されるので、モジュール基板
表面上に電子部品を自由に実装することができる。
【0078】放熱部材が導電性材料で構成されこれが導
電性材料でマザーボードの金属層に接合され、かつこの
金属層が、例えば接地電位のような所望の一定電位に保
たれていれば、半導体チップの裏面をその一定電位に保
つことができ、その電気的動作が安定化させることがで
きる。
【図面の簡単な説明】
【図1】モジュール基板ヘのフリップチップ実装構造の
一般的な構成を示す断面図である。
【図2】放熱特性を改善した公知のフリップチップ実装
構造を示す断面図である。
【図3】本発明の一実施形態におけるモジュール基板の
構成を概略的に示す斜視図である。
【図4】図3の実施形態におけるフリップチップ実装構
造を示すA−A断面図である。
【図5】本発明の他の実施形態におけるフリップチップ
実装構造を示す断面図である。
【図6】本発明のさらに他の実施形態におけるフリップ
チップ実装構造を示す断面図である。
【符号の説明】
30、50、60 半導体チップ 31、51、61 モジュール基板 32、52、62 バンプ 33、53、63 マザーボード 34、54、64 表面実装部品 35、55、65 伝送線路 36 回路パターン 37、57、67 キャビティ 37a、57a、67a 実装面 38、58、68 放熱部材 59 金属蓋部材

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板に設けられたキャビティ内に配置さ
    れておりフリップチップ実装された半導体チップと、前
    記キャビティ内に配置されており前記半導体チップの実
    装面とは反対側の面に当接して設けられた放熱部材とを
    備えたことを特徴とするフリップチップ実装構造。
  2. 【請求項2】 前記キャビティが前記基板の底部に設け
    られており、前記放熱部材の前記当接面とは反対側の面
    が前記基板の実装されるマザーボードの金属層に接合さ
    れていることを特徴とする請求項1に記載の構造。
  3. 【請求項3】 前記半導体チップと前記放熱部材とが導
    電性材料を介して接合されており、さらに前記放熱部材
    と前記マザーボードの金属層とが導電性材料を介して接
    合されていることを特徴とする請求項2に記載の構造。
  4. 【請求項4】 前記キャビティの開口部を閉鎖する金属
    蓋部材がさらに設けられており、前記放熱部材の前記当
    接面とは反対側の面が前記金属蓋部材に当接しているこ
    とを特徴とする請求項1に記載の構造。
  5. 【請求項5】 前記キャビティが前記基板の底部に設け
    られており、前記金属蓋部材の前記当接面とは反対側の
    面が前記基板の実装されるマザーボードの金属層に接合
    されていることを特徴とする請求項4に記載の構造。
  6. 【請求項6】 前記半導体チップと前記放熱部材とが導
    電性材料を介して接合されており、前記放熱部材と前記
    金属蓋部材とが導電性材料を介して接合されており、さ
    らに前記金属蓋部材と前記マザーボードの金属層とが導
    電性材料を介して接合されていることを特徴とする請求
    項5に記載の構造。
  7. 【請求項7】 前記放熱部材及び前記金属蓋部材が一体
    構造であることを特徴とする請求項4から6のいずれか
    1項に記載の構造。
  8. 【請求項8】 前記マザーボードの金属層が、所望の一
    定電位に保たれていることを特徴とする請求項3又は6
    に記載の構造。
  9. 【請求項9】 前記放熱部材が、熱伝導率の高い金属板
    部材からなることを特徴とする請求項1から8のいずれ
    か1項に記載の構造。
JP11215383A 1999-07-29 1999-07-29 フリップチップ実装構造 Pending JP2001044243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11215383A JP2001044243A (ja) 1999-07-29 1999-07-29 フリップチップ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11215383A JP2001044243A (ja) 1999-07-29 1999-07-29 フリップチップ実装構造

Publications (1)

Publication Number Publication Date
JP2001044243A true JP2001044243A (ja) 2001-02-16

Family

ID=16671401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11215383A Pending JP2001044243A (ja) 1999-07-29 1999-07-29 フリップチップ実装構造

Country Status (1)

Country Link
JP (1) JP2001044243A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002101827A2 (en) * 2001-06-11 2002-12-19 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
WO2007138771A1 (ja) * 2006-05-26 2007-12-06 Murata Manufacturing Co., Ltd. 半導体装置、電子部品モジュールおよび半導体装置の製造方法
CN109801905A (zh) * 2017-11-16 2019-05-24 爱思开海力士有限公司 与传热板有关的半导体封装体及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002101827A2 (en) * 2001-06-11 2002-12-19 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
WO2002101827A3 (en) * 2001-06-11 2003-12-04 Xilinx Inc High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US7061102B2 (en) 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
WO2007138771A1 (ja) * 2006-05-26 2007-12-06 Murata Manufacturing Co., Ltd. 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JPWO2007138771A1 (ja) * 2006-05-26 2009-10-01 株式会社村田製作所 半導体装置、電子部品モジュールおよび半導体装置の製造方法
US7928559B2 (en) 2006-05-26 2011-04-19 Murata Manufacturing Co., Ltd. Semiconductor device, electronic component module, and method for manufacturing semiconductor device
CN109801905A (zh) * 2017-11-16 2019-05-24 爱思开海力士有限公司 与传热板有关的半导体封装体及其制造方法

Similar Documents

Publication Publication Date Title
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US7050304B2 (en) Heat sink structure with embedded electronic components for semiconductor package
JP3890947B2 (ja) 高周波半導体装置
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
JPH0964099A (ja) 半導体装置及びその実装構造
JPH07169872A (ja) 半導体装置及びその製造方法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2007073849A (ja) 電子回路モジュールとその製造方法
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2000331835A (ja) 積層電子部品及び回路モジュール
KR20060101340A (ko) 적층형 반도체 장치
JP5577694B2 (ja) 部品内蔵モジュール
JPH09293808A (ja) 半導体装置
JP2006120996A (ja) 回路モジュール
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2001044243A (ja) フリップチップ実装構造
JP2004071597A (ja) 半導体モジュール
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JP2004111938A (ja) 半導体装置
JP2005228811A (ja) 半導体装置
JP2004047866A (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819