JPWO2007138771A1 - 半導体装置、電子部品モジュールおよび半導体装置の製造方法 - Google Patents

半導体装置、電子部品モジュールおよび半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2007138771A1
JPWO2007138771A1 JP2008517793A JP2008517793A JPWO2007138771A1 JP WO2007138771 A1 JPWO2007138771 A1 JP WO2007138771A1 JP 2008517793 A JP2008517793 A JP 2008517793A JP 2008517793 A JP2008517793 A JP 2008517793A JP WO2007138771 A1 JPWO2007138771 A1 JP WO2007138771A1
Authority
JP
Japan
Prior art keywords
semiconductor element
solder
semiconductor device
hole
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008517793A
Other languages
English (en)
Inventor
英雄 中越
英雄 中越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007138771A1 publication Critical patent/JPWO2007138771A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

良好な放熱性を有し、かつ製造が容易である、半導体素子を備える半導体装置を提供する。半導体素子（１２）には、第１の主面（１３）側に開口（１５）を位置させている非貫通の穴（１６）によって規定され、かつ非貫通の穴（１６）に導電材料（１７）が充填されることによって形成された、放熱経路（１８）が設けられるとともに、放熱板（１４）が、上記導電材料（１７）を介して半導体素子（１２）に接合される。導電材料（１７）として、好ましくは、はんだが用いられ、半導体素子（１２）と放熱板（１４）との間にはんだを介在させながら、溶融したはんだを非貫通の穴（１６）へと導入することによって、放熱経路（１８）が形成されるとともに、放熱板（１４）を半導体素子（１２）に接合した状態が得られる。

Description

この発明は、半導体装置、半導体装置を備える電子部品モジュールおよび半導体装置の製造方法に関するもので、特に、半導体装置に備える半導体素子の放熱性を向上させるための改良に関するものである。
半導体素子を備える半導体装置において、半導体素子がその動作中に発熱を伴う場合、この発熱を効率良く放熱させることが、半導体素子の劣化あるいは破壊を防止し、半導体素子の信頼性を確保する上で重要である。そのため、半導体素子の放熱性を向上させるための技術が種々提案されている。
この発明にとって興味ある放熱手段を備える半導体装置が、たとえば特開２００１−２８４５０３号公報（特許文献１）に記載されている。この特許文献１では、配線基板の主面上に導体バンプを介して搭載された半導体素子に関連して、放熱部材が設けられた構成が記載されている。放熱部材は、平板状部とその中央部に設けられた凸部とからなる。半導体素子には、その主面に対してほぼ垂直方向に貫通孔が設けられ、放熱部材は、その凸部が上記貫通孔に挿入されるとともに、平板状部が半導体素子の主面に沿って延びる状態で配置され、半導体素子における発熱を放散させるように作用する。
このように、特許文献１に記載のものは、発熱を伴う半導体素子自身の内部に、放熱部材の一部、すなわち凸部を位置させることによって、良好な放熱性を発揮させている点で注目される。しかしながら、上記特許文献１に記載のものには、次のような解決されるべき課題がある。
まず、半導体素子には、放熱部材の凸部を挿入するための貫通孔が設けられる。この貫通孔の部分は、半導体素子において設けられるべき回路要素を配置するためのスペースとして利用できないため、回路要素の配置の観点から言えば、無駄なスペースとなる。その結果、半導体素子の小型化を阻害し、これに応じて、半導体素子を備える半導体装置、さらには半導体装置を備える電子部品モジュールの小型化が阻害されてしまう。
また、凸部が形成された放熱部材を製造することが比較的煩雑であり、比較的高いコストを要する。この場合、半導体素子における上述の無駄なスペースをより小さくするために凸部を小さくすると、高精度の微細加工が必要となり、製造コストがより上昇する。他方、コスト上昇を抑えるため、凸部を大きくすると、半導体素子における前述した無駄なスペースがより大きくなってしまう。
また、半導体素子に放熱部材を装着するにあたっては、放熱部材に形成された凸部を、半導体素子に設けられた貫通孔に挿入する必要があるが、この挿入に当たって、凸部と貫通孔とを位置合わせすることが比較的煩雑であり、生産性向上の障害となる。特に、放熱部材に複数の凸部が形成されている場合、これら複数の凸部を、半導体素子に設けられた複数の貫通孔に同時に挿入しなければならないため、位置合わせがより困難となり、生産性のさらなる低下を招く。
特開２００１−２８４５０３号公報
そこで、この発明の目的は、上述したような課題を解決し得る半導体装置、半導体装置を備える電子部品モジュールおよび半導体装置の製造方法を提供しようとすることである。
この発明に係る半導体装置は、半導体素子と、この半導体素子の第１の主面に沿って配置される金属からなる放熱板とを備えている。そして、上述した技術的課題を解決するため、半導体素子には、上記第１の主面側に開口を位置させている非貫通の穴によって規定され、かつこの非貫通の穴に導電材料が充填されることによって形成された、放熱経路が設けられ、上記放熱板は、上記導電材料を介して半導体素子に接合されていることを特徴としている。
上記導電材料ははんだからなることが好ましい。
また、この発明に係る半導体装置において、半導体素子の第１の主面とは逆の第２の主面上に、導体膜が設けられる場合、前述の非貫通の穴の底面は、この導体膜によって規定されることが好ましい。
この発明は、また、上述のこの発明に係る半導体装置を備えるとともに、キャビティを形成した配線基板を備える、電子部品モジュールにも向けられる。この発明に係る電子部品モジュールでは、上記キャビティに、上記放熱板を外方へ向けた状態で半導体装置が収容されていることを特徴としている。
さらに、この発明は、半導体装置の製造方法にも向けられる。この発明に係る半導体装置の製造方法は、次のような構成を備えることを特徴としている。
すなわち、第１の主面側に開口を位置させている非貫通の穴が設けられた半導体素子が用意され、また、放熱経路を形成するため、上記非貫通の穴に充填されるべき導電材料としてのはんだが用意され、さらに、半導体素子の第１の主面に沿って配置されるべき金属からなる放熱板が用意される。
そして、放熱板を半導体素子の第１の主面に沿って配置し、かつ半導体素子の第１の主面と放熱板との間にはんだを介在させながら、溶融したはんだを非貫通の穴へと導入し、それによって、非貫通の穴をはんだによって充填した放熱経路を形成するとともに、はんだを介して放熱板を半導体素子に接合した状態とする工程が実施される。
この発明に係る半導体装置の製造方法において、上述のように、溶融したはんだを非貫通の穴に導入する工程の前に、非貫通の穴の内面上および第１の主面上に金属膜を形成する工程がさらに実施されることが好ましい。
この発明によれば、放熱経路を規定する穴が非貫通であるので、そこに充填される導電材料として、たとえば溶融はんだ、導電性ペーストまたは導電性接着剤などのような流動性のあるものを使用しても、導電材料が外へ流れ出すことがなく、穴内に留めておくことができる。したがって、上述の溶融はんだなどのような流動性のある導電材料を問題なく用いることができる。
この発明に係る半導体装置の製造方法によれば、上述したように、導電材料として流動性のあるものを用いることができるので、溶融したはんだの流動性を利用して、これを非貫通の穴へと導入し、それによって、非貫通の穴をはんだによって充填した放熱経路を形成するとともに、はんだを介して放熱板を半導体素子に接合した状態とすることができる。したがって、前述の特許文献１に記載の技術のように、放熱部材に予め凸部を形成しておき、凸部を半導体素子の貫通孔に挿入するといった煩雑な工程が不要となり、高い生産性をもって半導体装置を製造することができる。また、放熱板には予め凸部を形成しておく必要がなく、放熱板としては単なる平板状のものを用いることができるので、特許文献１に記載の放熱部材に比べて、低コストで製造することができる。
上述した半導体装置の製造方法において、非貫通の穴の内面上および半導体素子の第１の主面上に金属膜を形成してから、溶融したはんだを非貫通の穴に導入するようにすれば、非貫通の穴による毛細管現象に加えて、金属膜による濡れ上がり現象が作用して、穴内にはんだを迅速にかつ高い充填性をもって導入することができる。
また、この発明によれば、半導体素子における回路配置を妨げない範囲で、任意の数の放熱経路を半導体素子内の任意の場所に設けることができる。したがって、半導体素子中の発熱部に近接させて放熱経路を位置させると、より高い放熱効果を発揮させることができる。また、半導体素子における回路配置が本来不要な箇所に放熱経路を設けるようにすれば、半導体素子の、放熱経路の形成による大型化を避けることができる。
また、この発明によれば、放熱板は、半導体素子に設けられた放熱経路を構成する導電材料を介して半導体素子に接合されており、この状態において、放熱経路はアンカー効果を働かせているので、放熱板の、半導体素子に対する接合強度を高くすることができる。
この発明に係る半導体装置において、導電材料としてはんだを用いた場合、高い熱伝導率を得ることができ、放熱性を高めることができる。また、樹脂成分を含まず、融点の高いはんだを用いることで、半導体素子が発熱しても、接合状態の経時変化が生じることなく、半導体素子と放熱板との間で信頼性の高い接合状態を得ることができる。
この発明に係る半導体装置において、半導体素子の第２の主面上に導体膜が設けられ、非貫通の穴の底面が、この導体膜によって規定されていると、導体膜、放熱経路および放熱板を接地経路として用いることができるようになり、その結果、低インピーダンス化を図り、半導体装置および半導体装置を備える電子部品モジュールの特性を向上させることができる。その結果、高周波対応が容易となる。
この発明の一実施形態による半導体装置１を備える電子部品モジュール２を示す断面図である。 図１の部分Ａを拡大して示す断面図である。 図１および図２を参照して説明した電子部品モジュール２の製造方法を説明するための図２に対応する図である。 図１および図２を参照して説明した電子部品モジュール２の他の製造方法を説明するための図２または図３に対応する図である。
符号の説明
１ 半導体装置
２ 電子部品モジュール
３ 配線基板
１１ キャビティ
１２ 半導体素子
１３ 第１の主面
１４ 放熱板
１５ 開口
１６ 非貫通の穴
１７ 導電材料
１８ 放熱経路
１９ 第２の主面
２１ 導体バンプ
２３ 金属膜
図１は、この発明の一実施形態による半導体装置１を備える電子部品モジュール２を示す断面図である。図２は、図１の部分Ａを拡大して示す断面図である。
電子部品モジュール２は、配線基板３を備えている。配線基板３は、複数のセラミック層または有機材料層を積層した多層構造を有していて、その内部には、いくつかの内部導体膜４およびいくつかのビアホール導体５が形成されている。これら内部導体膜４およびビアホール導体５を含む配線導体によって、たとえば、インダクタ、キャパシタおよび抵抗などの受動素子が形成される。
配線基板３の上面上には、必要に応じて、いくつかの外部導体膜（図示せず。）が形成され、これら外部導体膜にはんだ６を介して接続された状態で、いくつかの表面実装部品７が実装され、さらに、これら表面実装部品７を覆うように、金属カバー８が配線基板３に装着される。配線基板３の下面上には、いくつかの外部導体膜９が形成される。これら外部導体膜９は、この電子部品モジュール２を、想像線で示したマザーボード１０上に実装する際の端子電極として機能するものである。
配線基板３の下面側には、キャビティ１１が形成される。キャビティ１１には、半導体装置１が収容される。半導体装置１は、半導体素子１２と、半導体素子１２の第１の主面１３に沿って配置される放熱板１４とを備えていて、放熱板１４を外方へ向けた状態でキャビティ１１に収容される。放熱板１４は、単なる平板状のものであり、たとえばＮｉ−Ｃｏ−Ｆｅ合金、Ｎｉ−Ｆｅ合金、Ｎｉ−Ｃｒ−Ｆｅ合金、Ｃｒ−Ｆｅ合金、Ｃｒ−Ｎｉ合金、Ｃｕ、Ａｌなどのような熱伝導率の比較的高い金属から構成される。放熱板１４は、良好な放熱性を得るため、加工可能な範囲で、できるだけ薄い方が好ましい。
図１では、半導体素子１２は断面図で示されていないため、主として図２を参照して、電子部品モジュール２のさらに詳細な構造について説明する。半導体素子１２には、第１の主面１３側に開口１５を位置させている非貫通の穴１６によって規定され、かつ非貫通の穴１６に導電材料１７が充填されることによって形成された、いくつかの放熱経路１８が設けられている。また、前述の放熱板１４は、上記導電材料１７を介して半導体素子１２に接合されている。
上述の導電材料１７は、たとえばはんだ、導電性ペーストまたは導電性接着剤から構成されるが、特に好ましくは、はんだから構成される。なお、後述する製造方法の説明から明らかになるように、導電材料１７は、非貫通の穴１６内に位置する部分と穴１６の外側に位置する部分とで異なる材料となるようにされてもよい。
半導体素子１２の第１の主面１３とは逆の第２の主面１９上には、いくつかの導体膜２０が形成される。この実施形態では、非貫通の穴１６は、その底面が導体膜２０によって規定されることにより非貫通状態とされる。
また、半導体素子１２の第２の主面上には、いくつかの導体バンプ２１が設けられる。より詳細には、上述の導体膜２０上にアンダーバンプメタル２２が形成され、その上に導体バンプ２１が形成される。
導体バンプ２１の材料としては、たとえば、はんだ、Ａｕまたは導電性樹脂などを用いることができるが、特に好ましくは、はんだが用いられる。導体バンプ２１がはんだから構成される場合、アンダーバンプメタル２２は、たとえば、導体膜２０上に形成したＴｉ膜およびその上に形成したＮｉ膜から構成される。
一例として、導体バンプ２１を構成するはんだとして、Ｓｎ３．５Ａｇはんだ（融点２２１℃）が用いられ、導電材料１７を構成するはんだとして、Ａｕ２０Ｓｎはんだ（融点２８０℃）が用いられる。
また、半導体素子１２における非貫通の穴１６の内面上および第１の主面１３上には、金属膜２３が形成される。前述した導電材料１７は、この金属膜２３に接するよう付与されている。また、半導体素子１２の第２の主面１９側を覆うように、保護膜２４が形成される。
なお、図１および図２では図示を省略するが、半導体素子１２とキャビティ１１の内面との間には、アンダーフィル樹脂が注入される。
上述したように、半導体素子１２および放熱板１４を備える半導体装置１は、配線基板３のキャビティ１１内に収容され、導体バンプ２１を介して、キャビティ１１の底面上に形成された導体膜２５に溶融接合される。導体膜２５は、たとえば、ビアホール導体５に電気的に接続されている。
以上のように構成された電子部品モジュール２は、前述したように、マザーボード１０上に実装される。図２において想像線で示されているように、マザーボード１０は、導体膜２６を形成している。マザーボード１０上に電子部品モジュール２が実装されたとき、放熱板１４は、その全面にわたって、はんだ２７を介して導体膜２６に接合される。はんだ２７としては、たとえばＳｎ３Ａｇ０．５Ｃｕ（融点２１９℃）やＳｎ０．７Ｃｕ（融点２２７℃）が用いられる。
半導体素子１２において生じた発熱は、放熱経路１８を通して放熱板１４へと伝達され、さらにはんだ２７および導体膜２６を介してマザーボード１０へと放熱される。このとき、放熱経路１８を、半導体素子１２中の発熱部に近接させて位置させることにより、より高い放熱効果を発揮させることができる。
また、放熱経路１８は、導電機能をも有しているので、半導体素子１２の第２の主面１９上に形成されたいくつかの導体膜２０からなる回路における接地を、放熱経路１８および放熱板１４を経由して短距離で取ることができるため、接地経路の低インピーダンス化を図ることができる。したがって、半導体装置１および電子部品モジュール２の特性を向上させることができるとともに、高周波対応が容易となる。
また、放熱経路１８は、半導体素子１２における回路配置が本来不要な箇所に設けることができるので、放熱経路１８を設けたために半導体素子１２が大型化することを避けることができる。
また、放熱経路１８はアンカー効果を働かせることができるので、放熱板１４の、半導体素子１２に対する接合強度が高められ、ひいては、電子部品モジュール２のマザーボード１０に対する接合の信頼性を向上させることができる。
次に、図３を参照しながら、電子部品モジュール２の製造方法について説明する。
まず、図１に示すような配線基板３、表面実装部品７および金属カバー８が用意されるとともに、半導体素子１２が用意される。
ここで、半導体素子１２に対しては、その第２の主面１９上に形成された導体膜２０上には、アンダーバンプメタル２２として、たとえば、厚み０．２μｍのＴｉ膜、およびその上に厚み５．０μｍのＮｉ膜が形成され、さらに、アンダーバンプメタル２２上に、たとえばＳｎ３．５Ａｇはんだからなる導体バンプ２１が形成され、また、たとえばＳｉＯ２からなる保護膜２４が形成される。
他方、半導体素子１２の第１の主面１３側は、所望の厚みとなるように研削された後、エッチングによって非貫通の穴１６が設けられる。この穴１６は、一般的には、径方向寸法が６０μｍ程度の断面円形の穴とされるが、穴１６の大きさや断面形状は特に限定されるものではなく、たとえば、断面形状が正方形、長方形、三角形などであってもよい。
次いで、非貫通の穴１６の内面上および第１の主面１３上に金属膜２３が形成される。金属膜２３の形成のため、たとえば、薄膜プロセスを適用して、厚み０．０５μｍのＴｉ膜を形成した後に、厚み０．１μｍのＡｕ膜を形成し、その後、電気めっきを適用して、厚み３．０μｍのＡｕ膜が形成される。
他方、放熱経路１８を形成するため、非貫通の穴１６に充填されるべき導電材料１７としてのはんだが用意されるとともに、半導体素子１２の第１の主面１３に沿って配置されるべき放熱板１４が用意される。より具体的には、Ｎｉ−Ｃｏ−Ｆｅ合金からなる金属板が用意され、これを圧延した後、表面処理として、ＮｉめっきおよびＡｕめっきが施される。次いで、はんだからなるシートを、上記金属板の片面に重ね合わせた状態で溶融させることにより、金属板に溶融接合させる。
ここで、はんだとしては、たとえばＡｕ２０Ｓｎはんだが用いられる。このはんだの融点は、マザーボード１０上に電子部品モジュール２を実装する際に用いられるはんだ２７の融点より高いので、マザーボード１０上への実装時に再溶融して、半導体素子１２と放熱板１４との間の接合信頼性を劣化させることがない。上述した溶融接合は、一般的に、還元性雰囲気中において、ピーク温度３２０℃前後に設定されたリフロー炉を用いて実施される。
次に、はんだからなるシートが接合された金属板は、所望の寸法に打ち抜かれ、放熱板１４が得られる。図３には、導電材料１７としてのはんだからなるシートが接合された放熱板１４が図示されている。
なお、金属板を予め所望の寸法に打ち抜いて放熱板１４を得てから、はんだからなるシートを溶融接合させてもよい。また、はんだからなるシートに代えて、ソルダペーストを金属板または放熱板１４上に塗布してもよい。
次に、半導体素子１２の導体バンプ２１上にフラックスをたとえば転写により付与し、配線基板３のキャビティ１１内の導体膜２５上に導体バンプ２１が位置するように、半導体素子１２が位置合わせされ、その状態で、リフローによって導体バンプ２１が導体膜２０に溶融接合される。その後、洗浄により、フラックスの残渣が除去される。
次に、図示を省略するが、アンダーフィル樹脂が、半導体素子１２とキャビティ１１の内面との間に注入され、次いで硬化される。
次に、図３に示すように、半導体素子１２の第１の主面１３側に、導電材料１７としてのはんだからなるシートを向けた状態で放熱板１４が半導体素子１２の第１の主面１３に沿って配置される。そして、半導体素子１２の第１の主面１３と放熱板１４との間に導電材料１７としてのはんだを介在させながら、溶融したはんだを、矢印２８で示すように、非貫通の穴１６へと導入する。このとき、非貫通の穴１６による毛細管現象に加えて、金属膜２３による濡れ上がり現象が作用して、導電材料１７としてのはんだは、穴１６内へ迅速にかつ高い充填性をもって導入されることができる。この工程は、たとえば、リフロー炉を用いて実施される。リフロー炉内の雰囲気は、好ましくは還元性雰囲気とされ、温度は、導電材料１７としてのはんだが十分に溶融する温度に選ばれる。リフロー炉内の温度は、一般的には、はんだの融点より３０〜５０℃高い温度に選ばれ、はんだが、たとえばＡｕ２０Ｓｎはんだの場合には、約３２０℃に選ばれることが好ましい。
上述のように、非貫通の穴１６内に導入された導電材料１７としてのはんだが固化したとき、非貫通の穴１６がはんだによって充填された状態にある放熱経路１８が形成され、また、放熱板１４がこの導電材料１７としてのはんだを介して半導体素子１２に接合された状態となる。
次に、図１に示すように、配線基板３の上面上に、表面実装部品７が実装され、その後、金属カバー８が配線基板３に装着されることによって、電子部品モジュール２が完成される。
図４は、電子部品モジュール２、特に半導体装置１の製造方法の他の例を示す、図３に対応する図である。図４において、図２または図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図４に示した製造方法では、放熱経路１８の形成方法に特徴がある。すなわち、非貫通の穴１６内に位置する導電材料１７と半導体素子１２および放熱板１４の間に位置する導電材料１７とが別の工程で付与される。言い換えると、半導体素子１２に放熱板１４を接合する前の段階で半導体素子１２の非貫通の穴１６が導電材料１７によって充填され、その後において、矢印２９で示すように、残りの導電材料１７を介して放熱板１４が半導体素子１２の第１の主面１３側に接合される。
上述のように、非貫通の穴１６に充填される導電材料１７としては、流動性のある溶融はんだ、金属ペーストまたは導電性接着剤などを有利に用いることができる。また、非貫通の穴１６内に、金属をめっき成長させたり、薄膜プロセスにより金属膜を積み上げたりすることにより、非貫通の穴１６が導電材料１７によって充填されるようにしてもよい。さらに、非貫通の穴１６内に、別に用意された導電性材料からなる小片を挿入するようにしてもよい。残りの導電材料１７によって、放熱板１４を半導体素子１２に接合するに当たっては、導電材料１７として、はんだ、金属ペーストまたは導電性接着剤などを用いることができる。
以上、この発明に係る実施形態について図面を参照しながら説明したが、その他種々の変形例が可能である。
たとえば、半導体素子１２に設けられた非貫通の穴１６は、図示の実施形態では、導体膜２０によって底面が規定されたが、半導体素子１２の厚み方向の中間部に穴の底面が位置するようにしてもよい。
また、図３を参照して説明した製造方法において、導電材料１７としてはんだを用いたが、はんだに代えて、流動性のある金属ペーストまたは導電性接着剤が用いられてもよい。
また、図１に示すように、配線基板３の上面上には、表面実装部品７が実装されたが、このような表面実装部品７に加えて、あるいは表面実装部品７に代えて、たとえば別の半導体素子がフリップチップ実装またはワイヤボンディングによって搭載されてもよい。また、配線基板３の上面上には、表面実装部品７などの部品が搭載されなくてもよい。
また、図１に示した電子部品モジュール２において、金属カバー８は、樹脂コートに置き換えられてもよい。
また、配線基板３には、図示したキャビティ１１が以外のキャビティがさらに設けられていてもよい。

Claims (6)

  1. 半導体素子と、
    前記半導体素子の第１の主面に沿って配置される金属からなる放熱板と
    を備え、
    前記半導体素子には、前記第１の主面側に開口を位置させている非貫通の穴によって規定され、かつ前記非貫通の穴に導電材料が充填されることによって形成された、放熱経路が設けられ、
    前記放熱板は、前記導電材料を介して前記半導体素子に接合されている、
    半導体装置。
  2. 前記導電材料ははんだからなる、請求項１に記載の半導体装置。
  3. 前記半導体素子の前記第１の主面とは逆の第２の主面上に設けられる導体膜をさらに備え、前記非貫通の穴の底面は、前記導体膜によって規定される、請求項１に記載の半導体装置。
  4. 請求項１ないし３のいずれかに記載の半導体装置と、
    キャビティを形成した配線基板と
    を備え、
    前記キャビティには、前記放熱板を外方へ向けた状態で前記半導体装置が収容されている、
    電子部品モジュール。
  5. 第１の主面側に開口を位置させている非貫通の穴が設けられた半導体素子を用意する工程と、
    放熱経路を形成するため、前記非貫通の穴に充填されるべき導電材料としてのはんだを用意する工程と、
    前記半導体素子の第１の主面に沿って配置されるべき金属からなる放熱板を用意する工程と、
    前記放熱板を前記半導体素子の前記第１の主面に沿って配置し、かつ前記半導体素子の前記第１の主面と前記放熱板との間に前記はんだを介在させながら、溶融した前記はんだを前記非貫通の穴へと導入し、それによって、前記非貫通の穴を前記はんだによって充填した前記放熱経路を形成するとともに、前記はんだを介して前記放熱板を前記半導体素子に接合した状態とする工程と
    を備える、半導体装置の製造方法。
  6. 前記溶融したはんだを非貫通の穴に導入する工程の前に、前記非貫通の穴の内面上および前記第１の主面上に金属膜を形成する工程をさらに備える、請求項５に記載の半導体装置の製造方法。
JP2008517793A 2006-05-26 2007-03-07 半導体装置、電子部品モジュールおよび半導体装置の製造方法 Pending JPWO2007138771A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006146120 2006-05-26
JP2006146120 2006-05-26
PCT/JP2007/054407 WO2007138771A1 (ja) 2006-05-26 2007-03-07 半導体装置、電子部品モジュールおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2007138771A1 true JPWO2007138771A1 (ja) 2009-10-01

Family

ID=38778296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517793A Pending JPWO2007138771A1 (ja) 2006-05-26 2007-03-07 半導体装置、電子部品モジュールおよび半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7928559B2 (ja)
EP (1) EP2023387A4 (ja)
JP (1) JPWO2007138771A1 (ja)
CN (1) CN101449373B (ja)
WO (1) WO2007138771A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
US20110266671A1 (en) * 2010-05-03 2011-11-03 Samsung Electro-Mechanics Co., Ltd. Substrate for a semiconductor package and manufacturing method thereof
US9237648B2 (en) * 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
JP2019192729A (ja) * 2018-04-23 2019-10-31 株式会社村田製作所 半導体装置
KR102565417B1 (ko) * 2019-08-21 2023-08-10 해성디에스 주식회사 임베디드 패키지
CN114211081A (zh) * 2021-12-15 2022-03-22 航天科工防御技术研究试验中心 Sn基无铅多晶焊点的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228336A (ja) * 1987-10-05 1990-01-30 Menlo Ind Inc ダイ取り付け方法
JPH02244747A (ja) * 1989-03-17 1990-09-28 Fujitsu Ltd 半導体装置
JPH08306831A (ja) * 1995-04-28 1996-11-22 Sharp Corp フィルムキャリア型半導体装置
JP2001044243A (ja) * 1999-07-29 2001-02-16 Tdk Corp フリップチップ実装構造
JP2003258165A (ja) * 2002-03-05 2003-09-12 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6225695B1 (en) 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP4360577B2 (ja) 2000-03-29 2009-11-11 京セラ株式会社 半導体装置
CN1183588C (zh) * 2002-01-15 2005-01-05 威盛电子股份有限公司 球栅格阵列封装基板及其制造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6984876B2 (en) * 2004-05-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
DE112004003016A5 (de) * 2004-09-23 2007-09-13 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes Schaltungsmodul und Multichip-Schaltungsmodul mit einem solchen integrierten Schaltungsmodul
DE102005024945B4 (de) * 2005-05-31 2008-06-26 Infineon Technologies Austria Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228336A (ja) * 1987-10-05 1990-01-30 Menlo Ind Inc ダイ取り付け方法
JPH02244747A (ja) * 1989-03-17 1990-09-28 Fujitsu Ltd 半導体装置
JPH08306831A (ja) * 1995-04-28 1996-11-22 Sharp Corp フィルムキャリア型半導体装置
JP2001044243A (ja) * 1999-07-29 2001-02-16 Tdk Corp フリップチップ実装構造
JP2003258165A (ja) * 2002-03-05 2003-09-12 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20090072383A1 (en) 2009-03-19
CN101449373A (zh) 2009-06-03
EP2023387A4 (en) 2010-04-14
EP2023387A1 (en) 2009-02-11
CN101449373B (zh) 2010-09-22
WO2007138771A1 (ja) 2007-12-06
US7928559B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
US20140211437A1 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP2006196709A (ja) 半導体装置およびその製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
CN104835746A (zh) 具有被结合到金属箔的半导体管芯的半导体模块
JP2012074497A (ja) 回路基板
TWI672768B (zh) 封裝基板
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
JP2009135391A (ja) 電子装置およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2007243106A (ja) 半導体パッケージ構造
JP6587795B2 (ja) 回路モジュール
JPWO2008026335A1 (ja) 電子部品装置およびその製造方法ならびに電子部品アセンブリおよびその製造方法
KR102409692B1 (ko) 통신 모듈
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008198916A (ja) 半導体装置及びその製造方法
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP6633151B2 (ja) 回路モジュール
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
CN221447154U (zh) 一种集成电路封装结构及芯片
JP4652428B2 (ja) 半導体装置およびその製造方法
WO2015004952A1 (ja) 回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111213