JP4438133B2 - ヘテロ接合型バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合型バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4438133B2 JP4438133B2 JP23267199A JP23267199A JP4438133B2 JP 4438133 B2 JP4438133 B2 JP 4438133B2 JP 23267199 A JP23267199 A JP 23267199A JP 23267199 A JP23267199 A JP 23267199A JP 4438133 B2 JP4438133 B2 JP 4438133B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- heterojunction bipolar
- layer
- bipolar transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims description 175
- 239000002184 metal Substances 0.000 claims description 94
- 229910052751 metal Inorganic materials 0.000 claims description 94
- 238000005498 polishing Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 303
- 230000017525 heat dissipation Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 23
- 239000010931 gold Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000000926 separation method Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はヘテロ接合型バイポーラトランジスタ（並列接続されたものを含む。）およびその製造方法に関する。また、ヘテロ接合型バイポーラトランジスタを増幅器として有する高周波送受信機に関する。
【０００２】
【従来の技術】
マイクロ波帯域での高出力素子としてＧａＡｓ系ヘテロ接合型バイポーラトランジスタ（以下、適宜「ＨＢＴ」と略称する。）が開発されている。一般に、ＨＢＴは熱抵抗が高く、高出力素子として使用する場合、接合温度が高くなってしまう問題点がある。このため、図２２に示すように、放熱性を改善するための構造が提案されている（特開平８−２７９５６２号公報）。ここで、図２２（ａ）は高出力動作のために並列接続されたＨＢＴの平面パターンを示し、図２２（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。この構造では、ＧａＡｓ基板１１３の表面側にコレクタ電極１０６、ベース電極１０５、エミッタ電極１０４を有する複数のＨＢＴ９０を含み、隣り合うＨＢＴ９０の間に、基板表面側から基板裏面側に貫通するバイアホール１１０が設けられている。各ＨＢＴ９０の表面側の接合部１２７で発生した熱は、そのトランジスタのエミッタ電極１０４からエアブリッジ１１１を介して隣接するバイアホール１１０内の金属体９９へ伝わり、その金属体９９から更に基板裏面に設けられたＰＨＳ（プレイテッド・ヒート・シンク）層１１２に伝わって放熱される。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来の構造では、（１）更に高出力化を図る場合、エアブリッジ１１１の電気抵抗が無視できず、放熱効果が不十分であり、トランジスタ内部の接合温度を十分に低減することができない、（２）エミッタインダクタンスの低減に限界があるため、高周波特性にバラツキが生じたり、高周波動作時の利得の低下を招く等の問題がある。
【０００４】
そこで、この発明の目的は、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタ（並列接続されたものを含む。）を提供することにある。
【０００５】
また、この発明の目的は、そのようなヘテロ接合型バイポーラトランジスタを作製できるヘテロ接合型バイポーラトランジスタの製造方法を提供することにある。
【０００６】
また、この発明の目的は、そのようなヘテロ接合型バイポーラトランジスタを増幅器として有する高周波送受信機を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明のヘテロ接合型バイポーラトランジスタは、半導体基板の表面側に積層されたエミッタ層、ベース層およびコレクタ層と、上記基板裏面に設けられた金属からなるヒートシンク層とを備え、上記エミッタ層、ベース層、コレクタ層および基板をバイアホールが貫通し、上記エミッタ層の表面電極と上記ヒートシンク層とが上記バイアホール内を通る金属配線で接続されていることを特徴とする。
【０００８】
この発明のヘテロ接合型バイポーラトランジスタでは、動作時に半導体基板の表面側の接合部（主としてベース層とコレクタ層との界面）で発生した熱は、二つの経路を通して放熱される。一つの経路は、接合部からエミッタ層の表面電極を経由して金属配線に伝わり、この金属配線によって基板表面側からバイアホール内を通して基板裏面のヒートシンク層に伝わる経路である。もう一つの経路は、接合部から基板内を通してバイアホール内の金属配線に伝わり、この金属配線によって基板裏面のヒートシンク層に伝わる経路である。このように、接合部で発生した熱が二つの経路を通して放熱されるので、放熱性が改善される。また、上記バイアホールは上記エミッタ層、ベース層、コレクタ層および基板を貫通しているので、エミッタの表面電極とバイアホールの表面側開口とは極めて接近している。したがって、上記金属配線は、エミッタ層の表面電極からバイアホール内に最短距離で引き込まれる。この結果、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【０００９】
一実施形態のヘテロ接合型バイポーラトランジスタは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形であることを特徴とする。
【００１０】
バイアホールの断面形状が鋭角の部分を持てば、動作時にその部分で電界集中が起きて、素子の信頼性が低下する可能性がある。そこで、一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形に設定される。これにより、バイアホールの周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【００１１】
また、一実施形態のヘテロ接合型バイポーラトランジスタは、上記バイアホールの内部が上記金属配線の材料で埋め込まれていることを特徴とする。
【００１２】
この実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの内部が上記金属配線の材料で埋め込まれているので、上記バイアホールを通した放熱効果が高まり、さらに放熱性が改善される。この結果、素子特性の安定化及び高信頼性化が図られる。
【００１３】
一実施形態のヘテロ接合型バイポーラトランジスタは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定されていることを特徴とする。
【００１４】
この実施形態のヘテロ接合型バイポーラトランジスタでは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっている。したがって、動作時にエミッタ層の周縁部とベース層との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化が図られる。
【００１５】
また、この発明の並列接続のヘテロ接合型バイポーラトランジスタは、共通の半導体基板に、上記いずれかのヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されていることを特徴とする。
【００１６】
この並列接続のヘテロ接合型バイポーラトランジスタでは、上記いずれかのヘテロ接合型バイポーラトランジスタが並列動作するように互いに電気的に接続されているので、高出力動作が可能となる。また、各トランジスタの接合部で発生した熱は、そのトランジスタ毎に基板裏面のヒートシンク層に放熱される。したがって、各トランジスタの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００１７】
一実施形態の並列接続のヘテロ接合型バイポーラトランジスタは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられていることを特徴とする。
【００１８】
一般に、並列接続のヘテロ接合型バイポーラトランジスタでは、動作時に隣り合うトランジスタ同士が熱的に影響を及ぼし合う。或るトランジスタが不均一な動作をして不均一に発熱した場合には、そのトランジスタに隣り合うトランジスタが影響を受けて発熱し、極端な場合には破壊に至ることがある。また、或るトランジスタの隣にトランジスタが存在しない場合には、熱的なバランスが崩れて、同様の結果を招くおそれがある。そこで、一実施形態の並列接続のヘテロ接合型バイポーラトランジスタでは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられている。これにより、動作時に隣り合うトランジスタ同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各トランジスタの熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化が図られる。
【００１９】
この発明のヘテロ接合型バイポーラトランジスタの製造方法は、半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミック接触のための表面電極を形成する工程と、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成する工程と、上記エミッタの表面電極から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する金属配線を形成する工程と、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩する工程と、上記第１のバイアホール内の金属配線と接触するように、上記研摩後の基板裏面に金属からなるヒートシンク層を設ける工程を有することを特徴とする。
【００２０】
この発明のヘテロ接合型バイポーラトランジスタの製造方法によれば、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタが作製される。
【００２１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長することを特徴とする。
【００２２】
上記第１のバイアホールを形成する工程では、上記エミッタ層、ベース層、コレクタ層を貫通し上記基板内の所定の深さまで長時間のエッチングを行うことになる。このため、エッチングの横方向への広がりによる寸法シフトが生じて、素子の加工精度が低下し、ひいては特性ばらつきが生ずる。また、第１のバイアホールの内壁（すなわちエミッタ層、ベース層、コレクタ層の側面）に表面荒れが生じ、特にドライエッチングを用いた場合はエッチング面へのプラズマダメージが導入される。このため、素子特性が劣化する等のおそれがある。そこで、一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長する。これにより、エッチングによる第１のバイアホールの寸法シフトが抑制されて、素子の高精度化、特性の高均一化が図られる。また、エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じなくなる。したがって、素子の高信頼性化が図られる。
【００２３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行う一方、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うことを特徴とする。
【００２４】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行うので、上記エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化が図られる。また、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うので、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホールを比較的短時間で形成できる。
【００２５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工することを特徴とする。
【００２６】
この発明のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層、ベース層、コレクタ層を第１のバイアホールが貫通するため、上記各層とそれらの表面電極が第１のバイアホールの周りを細長く環状に取り囲む形態となる。このため、特にベース配線抵抗が上昇して素子の高周波特性を劣化させるおそれがある。なお、単にベース層の幅を広くしてベース層の表面電極の面積を広くすれば、ベース配線抵抗の上昇を抑制できるが、ベース・コレクタ間の容量が増加して高周波特性が低下することになる。そこで、この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成する。これとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工する。これにより、ベース層の幅を広げることなく、ベース層の表面電極の幅をエミッタ層の外縁からベース層の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上が図られる。
【００２７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記コレクタ層、ベース層の表面電極を形成した後、上記エミッタ層の表面電極を形成する前に上記第１のバイアホールを形成し、上記エミッタ層の表面電極を形成するのと同時に、その表面電極の材料からなり、上記エミッタ層の表面部分から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する配線パターンを形成し、メッキ法により、その配線パターン上に上記金属配線を形成することを特徴とする。
【００２８】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、エミッタ層の表面電極を形成するのと同時に、金属配線をメッキするための配線パターンを形成しているので、エミッタ層の表面電極と金属配線とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減が図られる。
【００２９】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研摩した後、上記基板の裏面側から上記第１のバイアホールの底部に達する第２のバイアホールを形成し、上記研摩後の基板裏面に金属からなるヒートシンク層を、上記第２のバイアホールを通して第１のバイアホール内の金属配線と接触するように設けることを特徴とする。
【００３０】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法によれば、基板裏面の研摩工程が省略されるか、または少しの研摩量で済ませられる。特に、基板裏面側から第２のバイアホールをウエットエッチングによって擂り鉢状に形成した場合は、作製されたヘテロ接合型バイポーラトランジスタにおいて、基板裏面のヒートシンク層に近づくにつれて第２のバイアホールが作る放熱経路が太くなるので、さらに放熱性が改善される。
【００３１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成するのと同時に、上記基板上で上記各層が占める領域以外の領域に、上記基板表面側から上記第１のバイアホールよりも深いアライメント用ホールを形成し、上記基板の裏面側を上記アライメント用ホールの底部に達するまで研摩して、この基板の裏面側に現れたアライメント用ホールを基準として上記第２のバイアホールを形成するためのフォトリソグラフィを行うことを特徴とする。
【００３２】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、基板表面側から形成した第１のバイアホールに対して、基板裏面側から形成する第２のバイアホールを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。
【００３３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲むパターンとし、上記各表面電極をリフトオフ法によって形成することを特徴とする。
【００３４】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲む略環状のパターンとしているので、リフトオフ用レジストを溶剤で溶かすとき、溶剤が略環状のパターンの外側からその欠落部分を通して内側へ容易に浸入する。したがって、コレクタ層、ベース層、エミッタ層の表面電極のパターンを完全な環状パターンとした場合に比して、リフトオフが容易に行える。
【００３５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩するとき、研磨液の電気抵抗を観測して、上記第１のバイアホール内の金属配線の削りかすが研摩液中に混入して上記研摩液の電気抵抗が変化した時を研摩の終点とすることを特徴とする。
【００３６】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法によれば、研摩の終点が明確になるので、基板裏面側の研摩量の精度が向上する。
【００３７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、共通の半導体基板に、上記ヘテロ接合型バイポーラトランジスタのエミッタ層、ベース層、コレクタ層を複数組並べて形成し、上記各ヘテロ接合型バイポーラトランジスタに第１のバイアホールを形成する前に、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成することを特徴とする。
【００３８】
この発明のヘテロ接合型バイポーラトランジスタの製造方法では、各ヘテロ接合型バイポーラトランジスタのエミッタ層、ベース層、コレクタ層はメサ状に形成される。このため、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、メサ段差に起因してフォトレジストマスクの膜厚が不均一となり、最上段のエミッタ層上でフォトレジストマスクの膜厚が薄くなる。この結果、第１のバイアホールをエッチングしている間にマスク破れが発生して、エミッタ層がエッチングされるおそれがある。なお、単にフォトレジストマスクの膜厚を厚くすると、パターニング精度が低下してしまうため、あまり厚くすることはできない。そこで、この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成する。この素子間分離領域の厚さのお陰で、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、上記基板上のトランジスタ部とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホールをエッチングしている間にマスク破れが発生するおそれが解消される。しかも、金属配線を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上が図られる。
【００３９】
なお、素子分離領域を形成するために注入されるイオンとしては、素子分離領域を高抵抗領域とするために、酸素イオン、ヘリウムイオン、水素イオン等の活性化されないイオン種を用いるのが望ましい。
【００４０】
この発明の高周波送受信機は、上記いずれかのヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、上記いずれかのヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジスタを、高周波増幅器として備えたことを特徴とする。
【００４１】
この発明の高周波送受信機では、高周波増幅器が放熱性に優れているので、高周波増幅を行う場合に、高利得で高出力動作が可能になる。また、高信頼化が図られる。
【００４２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４３】
（第１実施形態）
図１（ａ）は第１実施形態のＨＢＴ５０の平面パターンを示し、図１（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００４４】
このＨＢＴ５０は、半絶縁性ＧａＡｓ基板１３の表面側に積層されたｎ−ＧａＡｓ等からなるエミッタ層１、ｐ+−ＧａＡｓ等からなるベース層２およびｎ−ＧａＡｓ等からなるコレクタ層３と、基板１３の裏面に設けられた金属からなるヒートシンク層（以下「ＰＨＳ層」という。）１２とを備えている。
【００４５】
コレクタ層３、ベース層２およびエミッタ層１は、下からこの順に積層され、上になった層ほど面積が小さくなるように同心の矩形パターンで、それぞれメサ状に加工されている。各層１、２、３の表面部分には、それぞれオーミック接触のための厚さ数１００ｎｍの表面電極（以下「オーミック電極」という。）４、５、６が形成されている。各オーミック電極の材料としては、エミッタオーミック電極４については例えばＷＮやＷＮ／Ｔｉ／Ａｕの多層膜、ベースオーミック電極５については例えばＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの多層膜、コレクタオーミック電極６については例えばＡｕＧｅやＡｕＧｅ／Ｎｉ／Ａｕの多層膜がそれぞれ採用される。これらのオーミック電極４、５、６は、図１（ａ）では図示が省略されているが、それぞれ矩形の枠状にパターン加工されている。
【００４６】
エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して、各層１、２、３と同心の断面矩形状のバイアホール１０が設けられている。このバイアホール１０は、一定の断面寸法を持ち、エミッタ層１の表面から基板１３の裏面まで達している。バイアホール１０の側壁１０ｓは、各層１、２、３の側面を保護するための層間絶縁膜９で覆われている。
【００４７】
エミッタオーミック電極４とＰＨＳ層１２とがバイアホール１０内を通る金属配線１１で接続されている。エミッタオーミック電極４とバイアホール１０の開口とは極めて接近しているので、金属配線１１は、エミッタオーミック電極４からバイアホール１０内に最短距離で引き込まれている。
【００４８】
このＨＢＴ５０では、動作時に半導体基板１３の表面側の接合部（主としてベース層２とコレクタ層３との界面）で発生した熱は、二つの経路を通して放熱される。一つの経路は、接合部からエミッタオーミック電極４を経由して金属配線１１に伝わり、この金属配線１１によって基板表面側からバイアホール１０内を通して基板裏面のＰＨＳ層１２に伝わる経路である。もう一つの経路は、接合部から基板１３内、バイアホール側壁１０ｓの層間絶縁膜９を通してバイアホール１０内の金属配線１１に伝わり、この金属配線１１によって基板裏面のＰＨＳ層１２に伝わる経路である。このように、接合部で発生した熱が二つの経路を通して放熱されるので、放熱性が改善される。また、金属配線１１は、エミッタオーミック電極４からバイアホール１０内に最短距離で引き込まれているので、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【００４９】
このＨＢＴ５０は次のようにして作製される。
【００５０】
まず、図２（ａ）に示すように、半絶縁性ＧａＡｓ基板１３の表面側に、エピタキシャル成長法により、所定の組成および厚さのコレクタ層３、ベース層２、エミッタ層１を積層する（予めこれらの層３、２、１が積層された市販のウエハを用いても良い）。次に、エミッタ層１、ベース層２、コレクタ層３をそれぞれクエン酸系等のエッチング溶液を用いたウエットエッチング若しくは塩素系ガス等を用いたＲＩＥ（リアクティブ・イオン・エッチング）等のドライエッチングにより、上になった層ほど面積が小さくなるように各層１、２、３をパターン加工する。この例では、エミッタ層１の各辺の長さを５０μｍ程度に設定する。これとともに、図２（ｂ）に示すように、各層１、２、３の表面部分に、リフトオフ法により、それぞれ矩形の枠状パターンを持つオーミック電極４、５、６を形成する。
【００５１】
次に、図２（ｃ）に示すように、フォトリソグラフィを行ってレジストマスク７を形成した後、ＲＩＥ等のドライエッチングを行って、エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して基板１３内の所定の深さ、例えば深さ１００μｍで止まるバイアホール１０を形成する。この例では、エミッタ層１の各辺の幅を４μｍ程度とする。したがって、エミッタ層１は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２００μｍ程度の矩形の枠状になる。
【００５２】
次に、図２（ｄ）に示すように、プラズマＣＶＤ法などにより、基板１３の表面側に例えばＳｉＮ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層間絶縁膜９を、数１００ｎｍの厚さで、バイアホール１０の内壁１０ｓをも覆うように均一に成膜する。続いて、フォトリソグラフィおよびエッチングを行って、層間絶縁膜９のうちエミッタオーミック配線４の表面上およびバイアホール１０の底面上に存する部分を除去して、エミッタオーミック電極４の表面およびバイアホール１０の底面を露出させる。
【００５３】
次に、蒸着法やスパッタリング法若しくはメッキ法等により、基板１３の表面側に金属配線１１の材料、例えば１０μｍ程度の厚さの金を、バイアホール１０内の層間絶縁膜９をも覆うように均一に成膜する。そして、この金をパターン加工して、エミッタオーミック電極４からバイアホール１０内に延びてバイアホール１０の底面に達する金属配線１１を形成する。
【００５４】
次に、図２（ｅ）に示すように、ＣＭＰ（ケミカル・メカニカル・ポリッシュ）法等により、基板１３の裏面側をバイアホール１０の底部に達するまで研摩する。そして、蒸着法やスパッタ法若しくはメッキ法等により、バイアホール１０内の金属配線１１と接触するように、研摩後の基板１３の裏面に例えば金からなる厚さ１０μｍ程度のＰＨＳ層１２を設ける。
【００５５】
この後、図１（ａ）中に示すように、蒸着法やスパッタ法等により、基板１３の表面側に例えば厚さ１０μｍ程度Ｔｉ／Ａｕの積層膜を成膜し、その積層膜をパターン加工して、それぞれベースオーミック電極５、コレクタオーミック電極６と接触するベース引き出し配線１４、コレクタ引き出し配線１５を形成する。
【００５６】
このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるＨＢＴ５０が作製される。
【００５７】
（第２実施形態）
図４（ａ）は第２実施形態のＨＢＴ５１の平面パターンを示し、図４（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。なお、理解の容易のため、図１（ａ），（ｂ）中の構成要素と対応する構成要素には同一の符号を付している（以下の図でも同様。）。
【００５８】
このＨＢＴ５１のバイアホール１０は、エミッタ層１、ベース層２、コレクタ層３を貫通する一定の断面寸法を持つ第１のバイアホール１０ａと、この第１のバイアホール１０ａの断面寸法よりも小さい一定の断面寸法を持つ第２のバイアホール１０ｂとの２段になっている。第１のバイアホール１０ａはエミッタ層１、ベース層２、コレクタ層３を貫通して、コレクタ層３の近傍の深さで止まっている。第２のバイアホール１０ｂは、第１のバイアホール１０ａの底部から基板１３の裏面まで達している。層間絶縁膜９は第１のバイアホール１０ａの側壁にのみ設けられ、第２のバイアホール１０ｂの側壁は直接金属配線１１と接している。その他の構成は第１実施形態のＨＢＴ５０と同じである。
【００５９】
このＨＢＴ５１では、第１実施形態のＨＢＴ５０に比してさらに放熱性を改善できる。すなわち、図３に模式的に示すように、動作時に半導体基板１３の表面側の接合部（主としてベース層２とコレクタ層３との界面）２７で発生した熱は、二つの経路Ｐ１，Ｐ２を通して放熱される（このこと自体は第１実施形態と同様である。）。一つの経路Ｐ１は、接合部２７からエミッタオーミック電極４を経由して金属配線１１に伝わり、この金属配線１１によって基板表面側からバイアホール１０内を通して基板裏面のＰＨＳ層１２に伝わる経路である。もう一つの経路Ｐ２は、接合部２７から基板１３内を通してバイアホール１０内の金属配線１１に伝わり、この金属配線１１によって基板裏面のＰＨＳ層１２に伝わる経路である。ここで、後者の経路Ｐ２では、第１実施形態と異なり、基板１３から層間絶縁膜９を介することなく直接金属配線１１に熱が伝わる。したがって、第１実施形態のＨＢＴ５０に比してさらに放熱性が改善される。
【００６０】
このＨＢＴ５１は次のようにして作製される。
【００６１】
まず、図５（ａ）に示すように、半絶縁性ＧａＡｓ基板１３の表面側に、第１実施形態と同様にコレクタ層３、ベース層２およびエミッタ層１をこの順に積層し、上になった層ほど面積が小さくなるように上記各層１、２、３をパターン加工する。この例では、エミッタ層１の各辺の長さを５０μｍ程度に設定する。これとともに、図５（ｂ）に示すように、各層１、２、３の表面部分に、リフトオフ法により、それぞれ矩形の枠状パターンを持つオーミック電極４、５、６を形成する。
【００６２】
次に、図５（ｃ）に示すように、フォトリソグラフィを行ってレジストマスク７を形成した後、塩素系のガス等を用いたＲＩＥ等のドライエッチングを行って、エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して、コレクタ層３よりも数μｍだけ深い深さで止まる断面矩形状の第１のバイアホール１０ａを形成する。この例では、第１のバイアホール１０ａの各辺の長さを４０μｍ程度とする。したがって、エミッタ層１は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２００μｍ程度の矩形の枠状になる。この第１のバイアホール１０ａを形成する第１段階では、極力低い例えば１０Ｗ程度のＲＦパワー条件でドライエッチングを行う。これにより、エミッタ層１、ベース層２、コレクタ層３の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化を図ることができる。
【００６３】
次に、図５（ｄ）に示すように、プラズマＣＶＤ法などにより、基板１３の表面側に例えばＳｉＮ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層間絶縁膜９を、数１００ｎｍの厚さで、第１のバイアホール１０ａの内壁をも覆うように均一に成膜する。続いて、ＲＩＥ等のドライエッチングを行って、第１のバイアホール１０ａの底部から数μｍ内側の位置に基板１３内の所定の深さ、例えば１００μｍ程度で止まる第２のバイアホール１０ｂを形成する。この例では、第２のバイアホール１０ｂの各辺の長さは３０μｍ程度とし、第１のバイアホール１０ａに対して同心状に形成する。結果として、第１のバイアホール１０ａを基板１３の裏面側へ向かって延長したことになる。この第２のバイアホール１０ｂを形成する第２段階では、例えばＲＦパワー１００Ｗ程度の高パワー条件のドライエッチングを行う。これにより、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホール１０を比較的短時間で形成できる。したがって素子の寸法精度を向上できる上、製造工数を低減できる。
【００６４】
次に、図５（ｅ）に示すように、フォトリソグラフィおよびエッチングを行って、層間絶縁膜９のうちエミッタオーミック配線４の表面上およびバイアホール１０の底面上に存する部分を除去して、エミッタオーミック電極４の表面およびバイアホール１０の底面を露出させる。
【００６５】
この後、第１実施形態と同様に、エミッタオーミック電極４からバイアホール１０内に延びてバイアホール１０の底面に達する金属配線１１を形成する。さらに、図５（ｆ）に示すように、基板１３の裏面側をバイアホール１０の底部に達するまで研摩して、研摩後の基板１３の裏面に例えば金からなる厚さ１０μｍ程度のＰＨＳ層１２を設ける。
【００６６】
このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるＨＢＴ５１が作製される。
【００６７】
（第３実施形態）
図６（ａ）は並列接続されたＨＢＴ５１の平面パターンを示し、図６（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００６８】
この例では、共通の半導体基板１３に、第２実施形態のＨＢＴ５１が複数個並べて形成されている。隣り合うＨＢＴ５１の金属配線１１、ベース配線１４、コレクタ配線１５は、並列動作するように互いに電気的に接続されている。したがって、高出力動作が可能となる。また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。したがって、各ＨＢＴの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００６９】
なお、この例では、金属配線１１、ベース配線１４、コレクタ配線１５は、パターン加工に適するように、それぞれ厚さ１μｍ程度のＡｕやＴｉ／Ａｕ等の積層膜からなっている。
【００７０】
（第４実施形態）
図７（ａ）は並列接続された正六角形のパターンを持つＨＢＴ５２を示し、図７（ｂ）は並列接続された円形のパターンを持つＨＢＴ５３を示している。
【００７１】
図７（ａ）のＨＢＴ５２では、エミッタ層１′、ベース層２′、コレクタ層３′およびそれらの各層１′、２′、層３′を貫通するバイアホール１０′がいずれも正六角形のパターンを有している。その他の構成は第１実施形態のＨＢＴ５０と同じである。このＨＢＴ５２では、バイアホール１０′の断面形状が、各頂角が鈍角であるような正六角形に設定されているので、バイアホール１０′の周りで電界集中が抑制される。したがって、素子の信頼性が向上する。当然ながら、各頂角が鈍角であるような多角形であれば、同様の作用効果を奏する。
【００７２】
また、図７（ｂ）のＨＢＴ５３では、エミッタ層１″、ベース層２″、コレクタ層３″およびそれらの各層１″、２″、層３″を貫通するバイアホール１０″がいずれも正六角形のパターンを有している。その他の構成は第１実施形態のＨＢＴ５０と同じである。このＨＢＴ５３では、バイアホール１０″の断面形状が円形に設定されているので、バイアホール１０′の周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【００７３】
（第５実施形態）
図８は第５実施形態のＨＢＴ５４の断面を示している。このＨＢＴ５４は、第２実施形態のＨＢＴ５１に対して、エミッタ層１の外縁下部にアンダーカット１６が形成され、ベースオーミック電極５が自己整合的に形成されている点のみが異なっている。
【００７４】
このＨＢＴ５４は次のようにして作製される。
【００７５】
第２実施形態の製造工程中でエミッタ層１をパターン加工するとき、図９（ａ）に示すように、エミッタ層１の外縁下部を０．２μｍ程度サイドエッチングしてアンダーカット（段差）１６を形成する。
【００７６】
次に、図９（ｂ）に示すように、基板１３の表面側に、ベースオーミック電極５を構成すべき金属膜５，５′、例えば厚さ数１００ｎｍ程度のＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの積層膜を成膜する。これにより、ベースオーミック電極５の内縁を、エミッタ層１の外縁の段差を用いてエミッタ層１に対して自己整合的に形成する。なお、このときエミッタオーミック電極４上に形成された金属膜５′は、エミッタオーミック電極４の一部を構成する（よって、図８では図示を省略している。）。
【００７７】
次に、図９（ｃ）に示すように、フォトリソグラフィを行って、エミッタオーミック電極４および金属膜５を覆うように、ベース層２のパターン加工用のフォトレジスト（メサエッチングマスク）７を設ける。そして、上記金属膜５とベース層２とを同一のマスク７を用いて連続的にＲＩＥ等のドライエッチングを行って、ベースオーミック電極５の外縁とベース層２の外縁とが一致するように加工する。このときのエッチング条件は、金属膜５をエッチングする段階では、金金属膜５がＰｔ層を含んでいることから、例えばＡｒのスパッタエッチング条件を採用する。次にベース層２をエッチングする段階では、塩素系のガスを用いて化学反応を利用した条件を採用する。
【００７８】
この後、第２実施形態と同様の工程を実行して、図９（ｄ）（すなわち図８）に示すようなＨＢＴが得られる。
【００７９】
このＨＢＴの製造方法によれば、ベース層２の幅を広げることなく、ベースオーミック電極５の幅をエミッタ層１の外縁からベース層２の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上を図ることができる。
【００８０】
（第６実施形態）
図１０は第６実施形態のＨＢＴ５５の断面を示している。このＨＢＴ５５は、第５実施形態のＨＢＴ５４に対して、金属配線１１が、エミッタオーミック電極４の材料からなる配線パターン４′上にメッキ法によって形成されている点のみが異なっている。エミッタオーミック電極４および配線パターン４′は、例えば厚さ数１００ｎｍのＷＮやＷＮ／Ｔｉ／Ａｕの多層膜からなっている。
【００８１】
このＨＢＴ５５を作製する場合、コレクタオーミック電極６、ベースオーミック電極５を形成した後、エミッタオーミック電極４を形成する前に第１のバイアホール１０ａを形成する。次に、蒸着法等により、エミッタオーミック電極４を形成するのと同時に、そのオーミック電極４の材料からなり、エミッタ層１の表面部分から第１のバイアホール１０ａ内に延びて第１のバイアホール１０ａの底部に達する配線パターン４′を形成する。そして、その配線パターン４′を給電メタルとして用いて、メッキ法により、その配線パターン４′上に金属配線１１を形成する。その他の工程は、第５実施形態と同様に実行する。
【００８２】
この製造方法では、エミッタオーミック電極４を形成するのと同時に、金属配線１１をメッキするための配線パターン４′を形成しているので、エミッタオーミック電極４と金属配線１１とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減を図ることができる。
【００８３】
（第７実施形態）
図１１（ａ）は並列接続されたＨＢＴ５１の間に分離溝１７を備えた場合の平面パターンを示し、図１１（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００８４】
この例では、第３実施形態と同様に、隣り合うＨＢＴ５１の金属配線１１、ベース配線１４、コレクタ配線１５は、並列動作するように互いに電気的に接続されている。したがって、高出力動作が可能となる。また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。したがって、各ＨＢＴの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００８５】
しかも、共通の半導体基板１３に、基板表面から基板裏面まで貫通して、隣り合うＨＢＴ５１の間を仕切る分離溝１７が設けられ、この分離溝１７内は層間絶縁膜９で埋め込まれている。なお、分離溝１７は、バイアホール１０と同時に並行して形成される。この構造により、動作時に隣り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化を図ることができる。
【００８６】
同様に、図１２（ａ）は並列接続されたＨＢＴ５１の間に分離溝１７を備えた場合の平面パターンを示し、図１２（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００８７】
この例では、分離溝１７は、何も埋め込まれずに空洞とされている。上の例と同様に、動作時に隣り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化を図ることができる。
【００８８】
なお、分離溝１７内に基板１３よりも熱伝導率の小さい金属を埋めこんでも良い。そのようにした場合、各ＨＢＴ５１で発熱した熱がその金属を伝わって基板裏面のＰＨＳ層１２へ放熱される。したがって、放熱性を更に改善でき、発熱による素子の破壊を抑制できる。以上のように、分離溝１７を設けることにより素子の高信頼化を図ることができる。
【００８９】
（第８実施形態）
図１３（ａ）〜（ｃ）は、図４に示したＨＢＴ５１を作製する場合に、一定の断面寸法を持つ第２のバイアホール１０ｂを基板１３の裏面側から形成する例を示している。
【００９０】
この例では、図１３（ａ）に示すように、第２実施形態と同様に、第１のバイアホール１０ａを形成し、さらに層間絶縁膜９を形成した後、金属配線１１を形成する。次に、ＣＭＰ法等によって、基板１３の裏面側を所定量だけ研摩して、基板１３の厚さを例えば１００μｍ程度に薄くする。この後、図１３（ｂ）に示すように、フォトリソグラフィおよびＲＩＥ等のドライエッチングを行って、基板１３の裏面側から第１のバイアホール１０ａの底部に達する第２のバイアホール１０ｂを形成する。そして、図１３（ｃ）に示すように、蒸着法、スパッタリング法またはメッキ法によって、研摩後の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１２を、第２のバイアホール１０ｂを通して第１のバイアホール１０ａ内の金属配線１１と接触するように設ける。
【００９１】
詳しくは、まず図１４（ａ）に示すように、エミッタ層１、ベース層２、コレクタ層３を貫通して基板１３内の所定の深さで止まる第１のバイアホール１０ａを形成するのと同時に、基板１３上で各層１、２、３が占める領域以外の領域に、基板表面側から第１のバイアホール１０ａよりも深いアライメント用ホール２９を形成する。この例では、アライメント用ホール２９の深さは１００μｍ程度とする。次に、図１４（ｂ）に示すように、基板１３の表面側に、樹脂３１を用いて例えばＳｉからなる支持基板３０を貼り付ける。このとき、アライメント用ホール２９は樹脂３１で埋め込まれる。次に、ＣＭＰ法等によって、基板１３の裏面側をアライメント用ホール２９の底部に達するまで、つまり基板１３の裏面側にアライメント用ホール２９の底部の樹脂３１が現れるまで研摩する。図１４（ｃ）に示すように、この基板１３の裏面側に現れたアライメント用ホール２９（樹脂３１）を基準としてフォトリソグラフィを行って、基板１３の裏面側に第２のバイアホール１０ｂを形成するためのレジストマスク３２を設ける。次に、図１４（ｄ）に示すように、このマスク３２を用いてＲＩＥ法等のドライエッチングを行って、基板１３の裏面側から第１のバイアホール１０ａの底部に達する第２のバイアホール１０ｂを形成する。このとき、第１のバイアホール１０ａの底部の金属配線１１が現れた時点をエッチングの終点とする。次に、図１４（ｅ）に示すように、蒸着法、スパッタリング法またはメッキ法によって、研摩後の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１２を、第２のバイアホール１０ｂを通して第１のバイアホール１０ａ内の金属配線１１と接触するように設ける。最後に、図１４（ｆ）に示すように、溶剤によって樹脂３１を溶解して、基板１３の表面側から支持基板３０を取り除く。
【００９２】
このようにした場合、基板表面側から形成した第１のバイアホール１０ａに対して、基板裏面側から形成する第２のバイアホール１０ｂを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって容易に位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。しかも、基板裏面の研摩が少しの研摩量で済ませられる。なお、基板１３の裏面側を研摩することなく、研摩工程を省略して、直接第２のバイアホール１０ｂを形成しても良い。
【００９３】
図１５は、上述のＲＩＥ法等のドライエッチングに代えて、クエン酸系等のエッチング液を用いたウエットエッチングによって、基板裏面側から第２のバイアホール１０ｂを擂り鉢状に形成した例を示している。
【００９４】
この例では、作製されたＨＢＴ５６において、基板裏面のＰＨＳ層１２に近づくにつれて第２のバイアホール１０ｂが作る放熱経路が太くなるので、さらに放熱性を改善できる。したがって、さらに素子の高信頼性化を図ることができる。
【００９５】
（第９実施形態）
図１６は第９実施形態のＨＢＴ５７の断面を示している。このＨＢＴ５７は、第２実施形態のＨＢＴ５１に対して、バイアホール１０の内部が完全に金属配線１１の材料で埋め込まれている点のみが異なっている。このような金属配線１１はメッキ法により形成される。
【００９６】
このＨＢＴ５７では、バイアホール１０の内部が金属配線１１の材料で埋め込まれているので、バイアホール１０を通した放熱効果が高まり、さらに放熱性を改善できる。この結果、素子特性の安定化及び高信頼性化を図ることができる。
【００９７】
（第１０実施形態）
図１７は第１０実施形態のＨＢＴ５８の断面を示している。このＨＢＴ５８は、図４に示したＨＢＴ５１に対して、エミッタ層１の周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっている点のみが異なっている。
【００９８】
このＨＢＴ５８を作製する場合、第２実施形態と同様に、第１のバイアホール１０ａを形成する。続いて、フォトリソグラフィを行って、矩形枠状のエミッタ層１の表面に、その矩形枠の幅よりも狭い幅を持つ矩形枠状のレジストマスク（図示せず）を設ける。そのマスクを用いてエミッタ層１の周縁部をメサエッチングして、エミッタ層１の周縁部１ａ，１ｂの厚さをそのエミッタ層１の他の部分の厚さよりも薄くする（エッジシンニング構造）。この後、第２実施形態と同様に、ベースオーミック電極５を形成する。その他の工程は、第２実施形態と同様に実行する。
【００９９】
このＨＢＴ５８では、エミッタ層１の周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっているので、動作時にエミッタ層１の周縁部１ａ，１ｂとベース層２との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化を図ることができる。
【０１００】
（第１１実施形態）
図１８は隣り合うＨＢＴ５１の間に素子間分離領域１９を設けた例を示している。なお、簡単のため、１個のＨＢＴ５１の両側に素子間分離領域１９、１９を図示している。
【０１０１】
この例では、共通の半導体基板１３に、ＨＢＴを構成するエミッタ層１、ベース層２、コレクタ層３を複数組並べてパターン形成する。各層１、２、３にオーミック電極４、５、６を形成した後、第１のバイアホール１０ａを形成する前に、隣り合うコレクタ層３の間のフィールド領域に、酸素イオンやへリウムイオン、水素イオン等を高濃度例えば１×１０19ｃｍ-2程度イオン注入する。これにより、フィールド領域に、高抵抗（比抵抗１×１０7Ω−ｃｍ程度）の所定の厚さを持つ素子間分離領域１９を形成する。その他の工程は、第２実施形態と同様に実行する。
【０１０２】
このようにした場合、素子間分離領域１９の厚さのお陰で、第１のバイアホール１０ａを形成するためにフォトリソグラフィを行ったとき、基板１３上のトランジスタ部（各層１、２、３の領域）とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホール１０ａをエッチングしている間にマスク破れが発生するおそれを解消できる。しかも、金属配線１１を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上を図ることができる。
【０１０３】
（第１２実施形態）
図１９は、上述の各ＨＢＴに適用できるエミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６のパターンを示している。
【０１０４】
この例では、エミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６のパターンは、それぞれ第１のバイアホール１０ａを形成すべき領域の周囲を一部欠落して取り囲むパターンとなっている。すなわち、それらのオーミック電極４、５、６のパターンは、略矩形枠状のパターンであるが、完全な矩形枠状パターンではなく、図において各縦辺の中央部４ｃ，５ｃ，６ｃが欠落した態様となっている。
【０１０５】
このようなパターンを採用した上、各オーミック電極４、５、６をリフトオフ法によって形成する。リフトオフ用レジストを溶剤で溶かすとき、溶剤が略矩形枠状のパターンの外側からその欠落部分４ｃ，５ｃ，６ｃを通して内側へ容易に浸入するので、各オーミック電極４、５、６のパターンを完全な矩形枠状パターンとした場合に比して、リフトオフが容易に行える。
【０１０６】
なお、第４実施形態のＨＢＴ５２、５３（図７）のように正六角形や円形のパターンを基本とする場合は、各オーミック電極４、５、６のパターンを、それぞれ正六角形の枠状パターンや円形の枠状パターンの一部が欠落したものとする。要は、リフトオフを容易に行うためには、環状パターンの一部が欠落していれば良いのである。
【０１０７】
（第１３実施形態）
図２０は、上述の各実施形態で基板１３の裏面側を研摩するのに適用できる研摩装置２０を示している。この研摩装置２０は、槽内に、研摩対象２２（この例では基板１３）が載せられる研摩台２３を備えている。研摩台２３が回転され、研摩液２１が投入されて基板１３の裏面側が研摩されるにつれて、研摩液２１が廃液２６となって槽内に溜まる。この研摩廃液２６の電気抵抗は、抵抗形成センサ２５を備えた抵抗測定器２４によって観測されるようになっている。
【０１０８】
上述の各実施形態で基板１３の裏面側を第１のバイアホール１０ａの底部に達するまで研摩するとき、抵抗形成センサ２５を備えた抵抗測定器２４によって研磨廃液２６の電気抵抗を観測する。そして、第１のバイアホール１０ａ内の金属配線１１の削りかすが研摩廃液２６中に混入して研摩廃液２６の電気抵抗が変化した時を研摩の終点とする。このようにした場合、研摩の終点が明確になるので、基板裏面側の研摩量の精度が向上する。
【０１０９】
（第１４実施形態）
図２１（ａ）は、上述のいずれかの実施形態のＨＢＴ（符号３４、３５で表す）を備えた高周波２段増幅器４０の回路構成を示している。
【０１１０】
この高周波２段増幅器４０は、入力端子３３とグランド（接地）３８との間に接続された入力抵抗３７に入力された信号を増幅する初段増幅用ＨＢＴ３４と、このＨＢＴ３４が出力する信号を増幅する２段目増幅用ＨＢＴ３５とを備えている。このＨＢＴ３５の出力は出力端子３６に出力される。この高周波２段増幅器４０は、ＨＢＴ３４、３５が放熱性に優れているので、高周波増幅を行う場合に、高利得で高出力動作をおこなうことができる。また、高信頼化を図ることができる。この高周波２段増幅器４０は、例えば図２１（ｂ）に示すように、高周波送受信機としての携帯電話器４１に搭載される。この携帯電話器４１は、アンテナ３９を通してマイクロ波を高利得で大出力で送信することができる。
【０１１１】
なお、高周波増幅器としては、２段増幅器に限られず、３個のＨＢＴを備えて３段増幅器を構成しても良い。
【０１１２】
【発明の効果】
以上より明らかなように、この発明のヘテロ接合型バイポーラトランジスタは、エミッタ層の表面電極と基板裏面のヒートシンク層とがバイアホール内を通る金属配線で接続されているので、動作時に半導体基板の表面側の接合部（主としてベース層とコレクタ層との界面）で発生した熱は、二つの経路を通して放熱される。したがって、放熱性が改善される。また、エミッタの表面電極とバイアホールの表面側開口とは極めて接近しているので、上記金属配線は、エミッタ層の表面電極からバイアホール内に最短距離で引き込まれる。この結果、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【０１１３】
一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形であるから、バイアホールの周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【０１１４】
また、一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの内部が上記金属配線の材料で埋め込まれているので、上記バイアホールを通した放熱効果が高まり、さらに放熱性が改善される。この結果、素子特性の安定化及び高信頼性化が図られる。
【０１１５】
一実施形態のヘテロ接合型バイポーラトランジスタでは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっているので、動作時にエミッタ層の周縁部とベース層との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化が図られる。
【０１１６】
また、この発明の並列接続のヘテロ接合型バイポーラトランジスタは、共通の半導体基板に、上記いずれかのヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されているので、高出力動作が可能となる。また、各トランジスタの接合部で発生した熱は、そのトランジスタ毎に基板裏面のヒートシンク層に放熱されるので、各トランジスタの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【０１１７】
一実施形態の並列接続のヘテロ接合型バイポーラトランジスタでは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられているので、動作時に隣り合うトランジスタ同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各トランジスタの熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化が図られる。
【０１１８】
この発明のヘテロ接合型バイポーラトランジスタの製造方法は、半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミック接触のための表面電極を形成する工程と、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成する工程と、上記エミッタの表面電極から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する金属配線を形成する工程と、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩する工程と、上記第１のバイアホール内の金属配線と接触するように、上記研摩後の基板裏面に金属からなるヒートシンク層を設ける工程を有しているので、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタが作製される。
【０１１９】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長するので、エッチングによる第１のバイアホールの寸法シフトが抑制されて、素子の高精度化、特性の高均一化が図られる。また、エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じなくなる。したがって、素子の高信頼性化が図られる。
【０１２０】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行うので、上記エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化が図られる。また、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うので、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホールを比較的短時間で形成できる。
【０１２１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工するので、ベース層の幅を広げることなく、ベース層の表面電極の幅をエミッタ層の外縁からベース層の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上が図られる。
【０１２２】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、エミッタ層の表面電極を形成するのと同時に、金属配線をメッキするための配線パターンを形成しているので、エミッタ層の表面電極と金属配線とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減が図られる。
【０１２３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研摩した後、上記基板の裏面側から上記第１のバイアホールの底部に達する第２のバイアホールを形成し、上記研摩後の基板裏面に金属からなるヒートシンク層を、上記第２のバイアホールを通して第１のバイアホール内の金属配線と接触するように設けるので、基板裏面の研摩工程が省略されるか、または少しの研摩量で済ませられる。特に、基板裏面側から第２のバイアホールをウエットエッチングによって擂り鉢状に形成した場合は、作製されたヘテロ接合型バイポーラトランジスタにおいて、基板裏面のヒートシンク層に近づくにつれて第２のバイアホールが作る放熱経路が太くなるので、さらに放熱性が改善される。
【０１２４】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成するのと同時に、上記基板上で上記各層が占める領域以外の領域に、上記基板表面側から上記第１のバイアホールよりも深いアライメント用ホールを形成し、上記基板の裏面側を上記アライメント用ホールの底部に達するまで研摩して、この基板の裏面側に現れたアライメント用ホールを基準として上記第２のバイアホールを形成するためのフォトリソグラフィを行うので、基板表面側から形成した第１のバイアホールに対して、基板裏面側から形成する第２のバイアホールを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。
【０１２５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲む略環状のパターンとしているので、リフトオフ用レジストを溶剤で溶かすとき、溶剤が略環状のパターンの外側からその欠落部分を通して内側へ容易に浸入する。したがって、コレクタ層、ベース層、エミッタ層の表面電極のパターンを完全な環状パターンとした場合に比して、リフトオフが容易に行える。
【０１２６】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩するとき、研磨液の電気抵抗を観測して、上記第１のバイアホール内の金属配線の削りかすが研摩液中に混入して上記研摩液の電気抵抗が変化した時を研摩の終点とするので、研摩の終点が明確になり、基板裏面側の研摩量の精度が向上する。
【０１２７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成するので、この素子間分離領域の厚さのお陰で、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、上記基板上のトランジスタ部とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホールをエッチングしている間にマスク破れが発生するおそれが解消される。しかも、金属配線を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上が図られる。
【０１２８】
この発明の高周波送受信機は、上記いずれかのヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、上記いずれかのヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジスタを、高周波増幅器として備えているので、この高周波増幅器が放熱性に優れていることから、高周波増幅を行う場合に、高利得で高出力動作が可能になる。また、高信頼化が図られる。
【図面の簡単な説明】
【図１】 （ａ）はこの発明の第１実施形態のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図２】 図１のＨＢＴを作成する工程図である。
【図３】 この発明の第２実施形態のＨＢＴの動作時の放熱経路を説明する図である。
【図４】 （ａ）はこの発明の第２実施形態のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図５】 図４のＨＢＴを作製する工程図である。
【図６】 （ａ）はこの発明の第３実施形態の並列接続のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図７】 （ａ）は並列接続された正六角形のパターンを持つＨＢＴの平面パターンを示す図、（ｂ）は並列接続された円形のパターンを持つＨＢＴの平面パターンを示す図である。
【図８】 この発明の第５実施形態のＨＢＴを示す断面図である。
【図９】 図８のＨＢＴを作製する工程図である。
【図１０】 この発明の第６実施形態のＨＢＴを示す断面図である。
【図１１】 （ａ）は並列接続されたＨＢＴの間に分離溝を備え、この分離溝が層間絶縁膜で埋め込まれている場合の平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図１２】 （ａ）は並列接続されたＨＢＴの間に分離溝を備え、この分離溝が空洞である場合の平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図１３】 図４に示したＨＢＴ５１を作製する場合に、第２のバイアホールをドライエッチングにより基板の裏面側から形成する例を示す工程図である。
【図１４】 図１３の工程図を詳細に示す工程図である。
【図１５】 第２のバイアホールをウエットエッチングにより基板の裏面側から形成して得られたＨＢＴを示す断面図である。
【図１６】 この発明の第９実施形態のＨＢＴを示す断面図である。
【図１７】 この発明の第１０実施形態のＨＢＴを示す断面図である。
【図１８】 隣り合うＨＢＴの間に素子間分離領域を設けた例を示す断面図である。
【図１９】 上述の各ＨＢＴに適用できるエミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６の平面パターンを示す図である。
【図２０】 上述の各実施形態で基板の裏面側を研摩するのに適用できる研摩装置を示す図である。
【図２１】 （ａ）は上述のいずれかのＨＢＴを備えた高周波２段増幅器の回路構成を示す図、（ｂ）はその高周波２段増幅器を搭載した携帯電話器を示す図である。
【図２２】 （ａ）は並列接続された従来のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【符号の説明】
１ エミッタ層
２ ベース層
３ コレクタ層３
４ エミッタオーミック電極
５ ベースオーミック電極
６ コレクタオーミック電極
９ 層間絶縁膜
１０ バイアホール
１０ａ 第１のバイアホール
１０ｂ 第２のバイアホール
１１ 金属配線
１２ ＰＨＳ層
１３ 半絶縁性ＧａＡｓ基板
１６ アンダーカット
１７ 分離溝
１９ 素子間分離領域
２０ 研摩装置
２４ 抵抗測定器
４０ 高周波２段増幅器
４１ 高周波送受信機
【発明の属する技術分野】
この発明はヘテロ接合型バイポーラトランジスタ（並列接続されたものを含む。）およびその製造方法に関する。また、ヘテロ接合型バイポーラトランジスタを増幅器として有する高周波送受信機に関する。
【０００２】
【従来の技術】
マイクロ波帯域での高出力素子としてＧａＡｓ系ヘテロ接合型バイポーラトランジスタ（以下、適宜「ＨＢＴ」と略称する。）が開発されている。一般に、ＨＢＴは熱抵抗が高く、高出力素子として使用する場合、接合温度が高くなってしまう問題点がある。このため、図２２に示すように、放熱性を改善するための構造が提案されている（特開平８−２７９５６２号公報）。ここで、図２２（ａ）は高出力動作のために並列接続されたＨＢＴの平面パターンを示し、図２２（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。この構造では、ＧａＡｓ基板１１３の表面側にコレクタ電極１０６、ベース電極１０５、エミッタ電極１０４を有する複数のＨＢＴ９０を含み、隣り合うＨＢＴ９０の間に、基板表面側から基板裏面側に貫通するバイアホール１１０が設けられている。各ＨＢＴ９０の表面側の接合部１２７で発生した熱は、そのトランジスタのエミッタ電極１０４からエアブリッジ１１１を介して隣接するバイアホール１１０内の金属体９９へ伝わり、その金属体９９から更に基板裏面に設けられたＰＨＳ（プレイテッド・ヒート・シンク）層１１２に伝わって放熱される。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来の構造では、（１）更に高出力化を図る場合、エアブリッジ１１１の電気抵抗が無視できず、放熱効果が不十分であり、トランジスタ内部の接合温度を十分に低減することができない、（２）エミッタインダクタンスの低減に限界があるため、高周波特性にバラツキが生じたり、高周波動作時の利得の低下を招く等の問題がある。
【０００４】
そこで、この発明の目的は、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタ（並列接続されたものを含む。）を提供することにある。
【０００５】
また、この発明の目的は、そのようなヘテロ接合型バイポーラトランジスタを作製できるヘテロ接合型バイポーラトランジスタの製造方法を提供することにある。
【０００６】
また、この発明の目的は、そのようなヘテロ接合型バイポーラトランジスタを増幅器として有する高周波送受信機を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明のヘテロ接合型バイポーラトランジスタは、半導体基板の表面側に積層されたエミッタ層、ベース層およびコレクタ層と、上記基板裏面に設けられた金属からなるヒートシンク層とを備え、上記エミッタ層、ベース層、コレクタ層および基板をバイアホールが貫通し、上記エミッタ層の表面電極と上記ヒートシンク層とが上記バイアホール内を通る金属配線で接続されていることを特徴とする。
【０００８】
この発明のヘテロ接合型バイポーラトランジスタでは、動作時に半導体基板の表面側の接合部（主としてベース層とコレクタ層との界面）で発生した熱は、二つの経路を通して放熱される。一つの経路は、接合部からエミッタ層の表面電極を経由して金属配線に伝わり、この金属配線によって基板表面側からバイアホール内を通して基板裏面のヒートシンク層に伝わる経路である。もう一つの経路は、接合部から基板内を通してバイアホール内の金属配線に伝わり、この金属配線によって基板裏面のヒートシンク層に伝わる経路である。このように、接合部で発生した熱が二つの経路を通して放熱されるので、放熱性が改善される。また、上記バイアホールは上記エミッタ層、ベース層、コレクタ層および基板を貫通しているので、エミッタの表面電極とバイアホールの表面側開口とは極めて接近している。したがって、上記金属配線は、エミッタ層の表面電極からバイアホール内に最短距離で引き込まれる。この結果、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【０００９】
一実施形態のヘテロ接合型バイポーラトランジスタは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形であることを特徴とする。
【００１０】
バイアホールの断面形状が鋭角の部分を持てば、動作時にその部分で電界集中が起きて、素子の信頼性が低下する可能性がある。そこで、一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形に設定される。これにより、バイアホールの周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【００１１】
また、一実施形態のヘテロ接合型バイポーラトランジスタは、上記バイアホールの内部が上記金属配線の材料で埋め込まれていることを特徴とする。
【００１２】
この実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの内部が上記金属配線の材料で埋め込まれているので、上記バイアホールを通した放熱効果が高まり、さらに放熱性が改善される。この結果、素子特性の安定化及び高信頼性化が図られる。
【００１３】
一実施形態のヘテロ接合型バイポーラトランジスタは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定されていることを特徴とする。
【００１４】
この実施形態のヘテロ接合型バイポーラトランジスタでは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっている。したがって、動作時にエミッタ層の周縁部とベース層との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化が図られる。
【００１５】
また、この発明の並列接続のヘテロ接合型バイポーラトランジスタは、共通の半導体基板に、上記いずれかのヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されていることを特徴とする。
【００１６】
この並列接続のヘテロ接合型バイポーラトランジスタでは、上記いずれかのヘテロ接合型バイポーラトランジスタが並列動作するように互いに電気的に接続されているので、高出力動作が可能となる。また、各トランジスタの接合部で発生した熱は、そのトランジスタ毎に基板裏面のヒートシンク層に放熱される。したがって、各トランジスタの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００１７】
一実施形態の並列接続のヘテロ接合型バイポーラトランジスタは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられていることを特徴とする。
【００１８】
一般に、並列接続のヘテロ接合型バイポーラトランジスタでは、動作時に隣り合うトランジスタ同士が熱的に影響を及ぼし合う。或るトランジスタが不均一な動作をして不均一に発熱した場合には、そのトランジスタに隣り合うトランジスタが影響を受けて発熱し、極端な場合には破壊に至ることがある。また、或るトランジスタの隣にトランジスタが存在しない場合には、熱的なバランスが崩れて、同様の結果を招くおそれがある。そこで、一実施形態の並列接続のヘテロ接合型バイポーラトランジスタでは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられている。これにより、動作時に隣り合うトランジスタ同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各トランジスタの熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化が図られる。
【００１９】
この発明のヘテロ接合型バイポーラトランジスタの製造方法は、半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミック接触のための表面電極を形成する工程と、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成する工程と、上記エミッタの表面電極から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する金属配線を形成する工程と、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩する工程と、上記第１のバイアホール内の金属配線と接触するように、上記研摩後の基板裏面に金属からなるヒートシンク層を設ける工程を有することを特徴とする。
【００２０】
この発明のヘテロ接合型バイポーラトランジスタの製造方法によれば、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタが作製される。
【００２１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長することを特徴とする。
【００２２】
上記第１のバイアホールを形成する工程では、上記エミッタ層、ベース層、コレクタ層を貫通し上記基板内の所定の深さまで長時間のエッチングを行うことになる。このため、エッチングの横方向への広がりによる寸法シフトが生じて、素子の加工精度が低下し、ひいては特性ばらつきが生ずる。また、第１のバイアホールの内壁（すなわちエミッタ層、ベース層、コレクタ層の側面）に表面荒れが生じ、特にドライエッチングを用いた場合はエッチング面へのプラズマダメージが導入される。このため、素子特性が劣化する等のおそれがある。そこで、一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長する。これにより、エッチングによる第１のバイアホールの寸法シフトが抑制されて、素子の高精度化、特性の高均一化が図られる。また、エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じなくなる。したがって、素子の高信頼性化が図られる。
【００２３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行う一方、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うことを特徴とする。
【００２４】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行うので、上記エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化が図られる。また、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うので、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホールを比較的短時間で形成できる。
【００２５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工することを特徴とする。
【００２６】
この発明のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層、ベース層、コレクタ層を第１のバイアホールが貫通するため、上記各層とそれらの表面電極が第１のバイアホールの周りを細長く環状に取り囲む形態となる。このため、特にベース配線抵抗が上昇して素子の高周波特性を劣化させるおそれがある。なお、単にベース層の幅を広くしてベース層の表面電極の面積を広くすれば、ベース配線抵抗の上昇を抑制できるが、ベース・コレクタ間の容量が増加して高周波特性が低下することになる。そこで、この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成する。これとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工する。これにより、ベース層の幅を広げることなく、ベース層の表面電極の幅をエミッタ層の外縁からベース層の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上が図られる。
【００２７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記コレクタ層、ベース層の表面電極を形成した後、上記エミッタ層の表面電極を形成する前に上記第１のバイアホールを形成し、上記エミッタ層の表面電極を形成するのと同時に、その表面電極の材料からなり、上記エミッタ層の表面部分から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する配線パターンを形成し、メッキ法により、その配線パターン上に上記金属配線を形成することを特徴とする。
【００２８】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、エミッタ層の表面電極を形成するのと同時に、金属配線をメッキするための配線パターンを形成しているので、エミッタ層の表面電極と金属配線とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減が図られる。
【００２９】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研摩した後、上記基板の裏面側から上記第１のバイアホールの底部に達する第２のバイアホールを形成し、上記研摩後の基板裏面に金属からなるヒートシンク層を、上記第２のバイアホールを通して第１のバイアホール内の金属配線と接触するように設けることを特徴とする。
【００３０】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法によれば、基板裏面の研摩工程が省略されるか、または少しの研摩量で済ませられる。特に、基板裏面側から第２のバイアホールをウエットエッチングによって擂り鉢状に形成した場合は、作製されたヘテロ接合型バイポーラトランジスタにおいて、基板裏面のヒートシンク層に近づくにつれて第２のバイアホールが作る放熱経路が太くなるので、さらに放熱性が改善される。
【００３１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成するのと同時に、上記基板上で上記各層が占める領域以外の領域に、上記基板表面側から上記第１のバイアホールよりも深いアライメント用ホールを形成し、上記基板の裏面側を上記アライメント用ホールの底部に達するまで研摩して、この基板の裏面側に現れたアライメント用ホールを基準として上記第２のバイアホールを形成するためのフォトリソグラフィを行うことを特徴とする。
【００３２】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、基板表面側から形成した第１のバイアホールに対して、基板裏面側から形成する第２のバイアホールを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。
【００３３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲むパターンとし、上記各表面電極をリフトオフ法によって形成することを特徴とする。
【００３４】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲む略環状のパターンとしているので、リフトオフ用レジストを溶剤で溶かすとき、溶剤が略環状のパターンの外側からその欠落部分を通して内側へ容易に浸入する。したがって、コレクタ層、ベース層、エミッタ層の表面電極のパターンを完全な環状パターンとした場合に比して、リフトオフが容易に行える。
【００３５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩するとき、研磨液の電気抵抗を観測して、上記第１のバイアホール内の金属配線の削りかすが研摩液中に混入して上記研摩液の電気抵抗が変化した時を研摩の終点とすることを特徴とする。
【００３６】
この実施形態のヘテロ接合型バイポーラトランジスタの製造方法によれば、研摩の終点が明確になるので、基板裏面側の研摩量の精度が向上する。
【００３７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法は、共通の半導体基板に、上記ヘテロ接合型バイポーラトランジスタのエミッタ層、ベース層、コレクタ層を複数組並べて形成し、上記各ヘテロ接合型バイポーラトランジスタに第１のバイアホールを形成する前に、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成することを特徴とする。
【００３８】
この発明のヘテロ接合型バイポーラトランジスタの製造方法では、各ヘテロ接合型バイポーラトランジスタのエミッタ層、ベース層、コレクタ層はメサ状に形成される。このため、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、メサ段差に起因してフォトレジストマスクの膜厚が不均一となり、最上段のエミッタ層上でフォトレジストマスクの膜厚が薄くなる。この結果、第１のバイアホールをエッチングしている間にマスク破れが発生して、エミッタ層がエッチングされるおそれがある。なお、単にフォトレジストマスクの膜厚を厚くすると、パターニング精度が低下してしまうため、あまり厚くすることはできない。そこで、この実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成する。この素子間分離領域の厚さのお陰で、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、上記基板上のトランジスタ部とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホールをエッチングしている間にマスク破れが発生するおそれが解消される。しかも、金属配線を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上が図られる。
【００３９】
なお、素子分離領域を形成するために注入されるイオンとしては、素子分離領域を高抵抗領域とするために、酸素イオン、ヘリウムイオン、水素イオン等の活性化されないイオン種を用いるのが望ましい。
【００４０】
この発明の高周波送受信機は、上記いずれかのヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、上記いずれかのヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジスタを、高周波増幅器として備えたことを特徴とする。
【００４１】
この発明の高周波送受信機では、高周波増幅器が放熱性に優れているので、高周波増幅を行う場合に、高利得で高出力動作が可能になる。また、高信頼化が図られる。
【００４２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４３】
（第１実施形態）
図１（ａ）は第１実施形態のＨＢＴ５０の平面パターンを示し、図１（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００４４】
このＨＢＴ５０は、半絶縁性ＧａＡｓ基板１３の表面側に積層されたｎ−ＧａＡｓ等からなるエミッタ層１、ｐ+−ＧａＡｓ等からなるベース層２およびｎ−ＧａＡｓ等からなるコレクタ層３と、基板１３の裏面に設けられた金属からなるヒートシンク層（以下「ＰＨＳ層」という。）１２とを備えている。
【００４５】
コレクタ層３、ベース層２およびエミッタ層１は、下からこの順に積層され、上になった層ほど面積が小さくなるように同心の矩形パターンで、それぞれメサ状に加工されている。各層１、２、３の表面部分には、それぞれオーミック接触のための厚さ数１００ｎｍの表面電極（以下「オーミック電極」という。）４、５、６が形成されている。各オーミック電極の材料としては、エミッタオーミック電極４については例えばＷＮやＷＮ／Ｔｉ／Ａｕの多層膜、ベースオーミック電極５については例えばＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの多層膜、コレクタオーミック電極６については例えばＡｕＧｅやＡｕＧｅ／Ｎｉ／Ａｕの多層膜がそれぞれ採用される。これらのオーミック電極４、５、６は、図１（ａ）では図示が省略されているが、それぞれ矩形の枠状にパターン加工されている。
【００４６】
エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して、各層１、２、３と同心の断面矩形状のバイアホール１０が設けられている。このバイアホール１０は、一定の断面寸法を持ち、エミッタ層１の表面から基板１３の裏面まで達している。バイアホール１０の側壁１０ｓは、各層１、２、３の側面を保護するための層間絶縁膜９で覆われている。
【００４７】
エミッタオーミック電極４とＰＨＳ層１２とがバイアホール１０内を通る金属配線１１で接続されている。エミッタオーミック電極４とバイアホール１０の開口とは極めて接近しているので、金属配線１１は、エミッタオーミック電極４からバイアホール１０内に最短距離で引き込まれている。
【００４８】
このＨＢＴ５０では、動作時に半導体基板１３の表面側の接合部（主としてベース層２とコレクタ層３との界面）で発生した熱は、二つの経路を通して放熱される。一つの経路は、接合部からエミッタオーミック電極４を経由して金属配線１１に伝わり、この金属配線１１によって基板表面側からバイアホール１０内を通して基板裏面のＰＨＳ層１２に伝わる経路である。もう一つの経路は、接合部から基板１３内、バイアホール側壁１０ｓの層間絶縁膜９を通してバイアホール１０内の金属配線１１に伝わり、この金属配線１１によって基板裏面のＰＨＳ層１２に伝わる経路である。このように、接合部で発生した熱が二つの経路を通して放熱されるので、放熱性が改善される。また、金属配線１１は、エミッタオーミック電極４からバイアホール１０内に最短距離で引き込まれているので、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【００４９】
このＨＢＴ５０は次のようにして作製される。
【００５０】
まず、図２（ａ）に示すように、半絶縁性ＧａＡｓ基板１３の表面側に、エピタキシャル成長法により、所定の組成および厚さのコレクタ層３、ベース層２、エミッタ層１を積層する（予めこれらの層３、２、１が積層された市販のウエハを用いても良い）。次に、エミッタ層１、ベース層２、コレクタ層３をそれぞれクエン酸系等のエッチング溶液を用いたウエットエッチング若しくは塩素系ガス等を用いたＲＩＥ（リアクティブ・イオン・エッチング）等のドライエッチングにより、上になった層ほど面積が小さくなるように各層１、２、３をパターン加工する。この例では、エミッタ層１の各辺の長さを５０μｍ程度に設定する。これとともに、図２（ｂ）に示すように、各層１、２、３の表面部分に、リフトオフ法により、それぞれ矩形の枠状パターンを持つオーミック電極４、５、６を形成する。
【００５１】
次に、図２（ｃ）に示すように、フォトリソグラフィを行ってレジストマスク７を形成した後、ＲＩＥ等のドライエッチングを行って、エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して基板１３内の所定の深さ、例えば深さ１００μｍで止まるバイアホール１０を形成する。この例では、エミッタ層１の各辺の幅を４μｍ程度とする。したがって、エミッタ層１は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２００μｍ程度の矩形の枠状になる。
【００５２】
次に、図２（ｄ）に示すように、プラズマＣＶＤ法などにより、基板１３の表面側に例えばＳｉＮ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層間絶縁膜９を、数１００ｎｍの厚さで、バイアホール１０の内壁１０ｓをも覆うように均一に成膜する。続いて、フォトリソグラフィおよびエッチングを行って、層間絶縁膜９のうちエミッタオーミック配線４の表面上およびバイアホール１０の底面上に存する部分を除去して、エミッタオーミック電極４の表面およびバイアホール１０の底面を露出させる。
【００５３】
次に、蒸着法やスパッタリング法若しくはメッキ法等により、基板１３の表面側に金属配線１１の材料、例えば１０μｍ程度の厚さの金を、バイアホール１０内の層間絶縁膜９をも覆うように均一に成膜する。そして、この金をパターン加工して、エミッタオーミック電極４からバイアホール１０内に延びてバイアホール１０の底面に達する金属配線１１を形成する。
【００５４】
次に、図２（ｅ）に示すように、ＣＭＰ（ケミカル・メカニカル・ポリッシュ）法等により、基板１３の裏面側をバイアホール１０の底部に達するまで研摩する。そして、蒸着法やスパッタ法若しくはメッキ法等により、バイアホール１０内の金属配線１１と接触するように、研摩後の基板１３の裏面に例えば金からなる厚さ１０μｍ程度のＰＨＳ層１２を設ける。
【００５５】
この後、図１（ａ）中に示すように、蒸着法やスパッタ法等により、基板１３の表面側に例えば厚さ１０μｍ程度Ｔｉ／Ａｕの積層膜を成膜し、その積層膜をパターン加工して、それぞれベースオーミック電極５、コレクタオーミック電極６と接触するベース引き出し配線１４、コレクタ引き出し配線１５を形成する。
【００５６】
このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるＨＢＴ５０が作製される。
【００５７】
（第２実施形態）
図４（ａ）は第２実施形態のＨＢＴ５１の平面パターンを示し、図４（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。なお、理解の容易のため、図１（ａ），（ｂ）中の構成要素と対応する構成要素には同一の符号を付している（以下の図でも同様。）。
【００５８】
このＨＢＴ５１のバイアホール１０は、エミッタ層１、ベース層２、コレクタ層３を貫通する一定の断面寸法を持つ第１のバイアホール１０ａと、この第１のバイアホール１０ａの断面寸法よりも小さい一定の断面寸法を持つ第２のバイアホール１０ｂとの２段になっている。第１のバイアホール１０ａはエミッタ層１、ベース層２、コレクタ層３を貫通して、コレクタ層３の近傍の深さで止まっている。第２のバイアホール１０ｂは、第１のバイアホール１０ａの底部から基板１３の裏面まで達している。層間絶縁膜９は第１のバイアホール１０ａの側壁にのみ設けられ、第２のバイアホール１０ｂの側壁は直接金属配線１１と接している。その他の構成は第１実施形態のＨＢＴ５０と同じである。
【００５９】
このＨＢＴ５１では、第１実施形態のＨＢＴ５０に比してさらに放熱性を改善できる。すなわち、図３に模式的に示すように、動作時に半導体基板１３の表面側の接合部（主としてベース層２とコレクタ層３との界面）２７で発生した熱は、二つの経路Ｐ１，Ｐ２を通して放熱される（このこと自体は第１実施形態と同様である。）。一つの経路Ｐ１は、接合部２７からエミッタオーミック電極４を経由して金属配線１１に伝わり、この金属配線１１によって基板表面側からバイアホール１０内を通して基板裏面のＰＨＳ層１２に伝わる経路である。もう一つの経路Ｐ２は、接合部２７から基板１３内を通してバイアホール１０内の金属配線１１に伝わり、この金属配線１１によって基板裏面のＰＨＳ層１２に伝わる経路である。ここで、後者の経路Ｐ２では、第１実施形態と異なり、基板１３から層間絶縁膜９を介することなく直接金属配線１１に熱が伝わる。したがって、第１実施形態のＨＢＴ５０に比してさらに放熱性が改善される。
【００６０】
このＨＢＴ５１は次のようにして作製される。
【００６１】
まず、図５（ａ）に示すように、半絶縁性ＧａＡｓ基板１３の表面側に、第１実施形態と同様にコレクタ層３、ベース層２およびエミッタ層１をこの順に積層し、上になった層ほど面積が小さくなるように上記各層１、２、３をパターン加工する。この例では、エミッタ層１の各辺の長さを５０μｍ程度に設定する。これとともに、図５（ｂ）に示すように、各層１、２、３の表面部分に、リフトオフ法により、それぞれ矩形の枠状パターンを持つオーミック電極４、５、６を形成する。
【００６２】
次に、図５（ｃ）に示すように、フォトリソグラフィを行ってレジストマスク７を形成した後、塩素系のガス等を用いたＲＩＥ等のドライエッチングを行って、エミッタ層１、ベース層２、コレクタ層３の中央部を貫通して、コレクタ層３よりも数μｍだけ深い深さで止まる断面矩形状の第１のバイアホール１０ａを形成する。この例では、第１のバイアホール１０ａの各辺の長さを４０μｍ程度とする。したがって、エミッタ層１は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２００μｍ程度の矩形の枠状になる。この第１のバイアホール１０ａを形成する第１段階では、極力低い例えば１０Ｗ程度のＲＦパワー条件でドライエッチングを行う。これにより、エミッタ層１、ベース層２、コレクタ層３の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化を図ることができる。
【００６３】
次に、図５（ｄ）に示すように、プラズマＣＶＤ法などにより、基板１３の表面側に例えばＳｉＮ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層間絶縁膜９を、数１００ｎｍの厚さで、第１のバイアホール１０ａの内壁をも覆うように均一に成膜する。続いて、ＲＩＥ等のドライエッチングを行って、第１のバイアホール１０ａの底部から数μｍ内側の位置に基板１３内の所定の深さ、例えば１００μｍ程度で止まる第２のバイアホール１０ｂを形成する。この例では、第２のバイアホール１０ｂの各辺の長さは３０μｍ程度とし、第１のバイアホール１０ａに対して同心状に形成する。結果として、第１のバイアホール１０ａを基板１３の裏面側へ向かって延長したことになる。この第２のバイアホール１０ｂを形成する第２段階では、例えばＲＦパワー１００Ｗ程度の高パワー条件のドライエッチングを行う。これにより、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホール１０を比較的短時間で形成できる。したがって素子の寸法精度を向上できる上、製造工数を低減できる。
【００６４】
次に、図５（ｅ）に示すように、フォトリソグラフィおよびエッチングを行って、層間絶縁膜９のうちエミッタオーミック配線４の表面上およびバイアホール１０の底面上に存する部分を除去して、エミッタオーミック電極４の表面およびバイアホール１０の底面を露出させる。
【００６５】
この後、第１実施形態と同様に、エミッタオーミック電極４からバイアホール１０内に延びてバイアホール１０の底面に達する金属配線１１を形成する。さらに、図５（ｆ）に示すように、基板１３の裏面側をバイアホール１０の底部に達するまで研摩して、研摩後の基板１３の裏面に例えば金からなる厚さ１０μｍ程度のＰＨＳ層１２を設ける。
【００６６】
このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるＨＢＴ５１が作製される。
【００６７】
（第３実施形態）
図６（ａ）は並列接続されたＨＢＴ５１の平面パターンを示し、図６（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００６８】
この例では、共通の半導体基板１３に、第２実施形態のＨＢＴ５１が複数個並べて形成されている。隣り合うＨＢＴ５１の金属配線１１、ベース配線１４、コレクタ配線１５は、並列動作するように互いに電気的に接続されている。したがって、高出力動作が可能となる。また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。したがって、各ＨＢＴの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００６９】
なお、この例では、金属配線１１、ベース配線１４、コレクタ配線１５は、パターン加工に適するように、それぞれ厚さ１μｍ程度のＡｕやＴｉ／Ａｕ等の積層膜からなっている。
【００７０】
（第４実施形態）
図７（ａ）は並列接続された正六角形のパターンを持つＨＢＴ５２を示し、図７（ｂ）は並列接続された円形のパターンを持つＨＢＴ５３を示している。
【００７１】
図７（ａ）のＨＢＴ５２では、エミッタ層１′、ベース層２′、コレクタ層３′およびそれらの各層１′、２′、層３′を貫通するバイアホール１０′がいずれも正六角形のパターンを有している。その他の構成は第１実施形態のＨＢＴ５０と同じである。このＨＢＴ５２では、バイアホール１０′の断面形状が、各頂角が鈍角であるような正六角形に設定されているので、バイアホール１０′の周りで電界集中が抑制される。したがって、素子の信頼性が向上する。当然ながら、各頂角が鈍角であるような多角形であれば、同様の作用効果を奏する。
【００７２】
また、図７（ｂ）のＨＢＴ５３では、エミッタ層１″、ベース層２″、コレクタ層３″およびそれらの各層１″、２″、層３″を貫通するバイアホール１０″がいずれも正六角形のパターンを有している。その他の構成は第１実施形態のＨＢＴ５０と同じである。このＨＢＴ５３では、バイアホール１０″の断面形状が円形に設定されているので、バイアホール１０′の周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【００７３】
（第５実施形態）
図８は第５実施形態のＨＢＴ５４の断面を示している。このＨＢＴ５４は、第２実施形態のＨＢＴ５１に対して、エミッタ層１の外縁下部にアンダーカット１６が形成され、ベースオーミック電極５が自己整合的に形成されている点のみが異なっている。
【００７４】
このＨＢＴ５４は次のようにして作製される。
【００７５】
第２実施形態の製造工程中でエミッタ層１をパターン加工するとき、図９（ａ）に示すように、エミッタ層１の外縁下部を０．２μｍ程度サイドエッチングしてアンダーカット（段差）１６を形成する。
【００７６】
次に、図９（ｂ）に示すように、基板１３の表面側に、ベースオーミック電極５を構成すべき金属膜５，５′、例えば厚さ数１００ｎｍ程度のＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの積層膜を成膜する。これにより、ベースオーミック電極５の内縁を、エミッタ層１の外縁の段差を用いてエミッタ層１に対して自己整合的に形成する。なお、このときエミッタオーミック電極４上に形成された金属膜５′は、エミッタオーミック電極４の一部を構成する（よって、図８では図示を省略している。）。
【００７７】
次に、図９（ｃ）に示すように、フォトリソグラフィを行って、エミッタオーミック電極４および金属膜５を覆うように、ベース層２のパターン加工用のフォトレジスト（メサエッチングマスク）７を設ける。そして、上記金属膜５とベース層２とを同一のマスク７を用いて連続的にＲＩＥ等のドライエッチングを行って、ベースオーミック電極５の外縁とベース層２の外縁とが一致するように加工する。このときのエッチング条件は、金属膜５をエッチングする段階では、金金属膜５がＰｔ層を含んでいることから、例えばＡｒのスパッタエッチング条件を採用する。次にベース層２をエッチングする段階では、塩素系のガスを用いて化学反応を利用した条件を採用する。
【００７８】
この後、第２実施形態と同様の工程を実行して、図９（ｄ）（すなわち図８）に示すようなＨＢＴが得られる。
【００７９】
このＨＢＴの製造方法によれば、ベース層２の幅を広げることなく、ベースオーミック電極５の幅をエミッタ層１の外縁からベース層２の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上を図ることができる。
【００８０】
（第６実施形態）
図１０は第６実施形態のＨＢＴ５５の断面を示している。このＨＢＴ５５は、第５実施形態のＨＢＴ５４に対して、金属配線１１が、エミッタオーミック電極４の材料からなる配線パターン４′上にメッキ法によって形成されている点のみが異なっている。エミッタオーミック電極４および配線パターン４′は、例えば厚さ数１００ｎｍのＷＮやＷＮ／Ｔｉ／Ａｕの多層膜からなっている。
【００８１】
このＨＢＴ５５を作製する場合、コレクタオーミック電極６、ベースオーミック電極５を形成した後、エミッタオーミック電極４を形成する前に第１のバイアホール１０ａを形成する。次に、蒸着法等により、エミッタオーミック電極４を形成するのと同時に、そのオーミック電極４の材料からなり、エミッタ層１の表面部分から第１のバイアホール１０ａ内に延びて第１のバイアホール１０ａの底部に達する配線パターン４′を形成する。そして、その配線パターン４′を給電メタルとして用いて、メッキ法により、その配線パターン４′上に金属配線１１を形成する。その他の工程は、第５実施形態と同様に実行する。
【００８２】
この製造方法では、エミッタオーミック電極４を形成するのと同時に、金属配線１１をメッキするための配線パターン４′を形成しているので、エミッタオーミック電極４と金属配線１１とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減を図ることができる。
【００８３】
（第７実施形態）
図１１（ａ）は並列接続されたＨＢＴ５１の間に分離溝１７を備えた場合の平面パターンを示し、図１１（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００８４】
この例では、第３実施形態と同様に、隣り合うＨＢＴ５１の金属配線１１、ベース配線１４、コレクタ配線１５は、並列動作するように互いに電気的に接続されている。したがって、高出力動作が可能となる。また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。したがって、各ＨＢＴの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【００８５】
しかも、共通の半導体基板１３に、基板表面から基板裏面まで貫通して、隣り合うＨＢＴ５１の間を仕切る分離溝１７が設けられ、この分離溝１７内は層間絶縁膜９で埋め込まれている。なお、分離溝１７は、バイアホール１０と同時に並行して形成される。この構造により、動作時に隣り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化を図ることができる。
【００８６】
同様に、図１２（ａ）は並列接続されたＨＢＴ５１の間に分離溝１７を備えた場合の平面パターンを示し、図１２（ｂ）は同図（ａ）におけるＢ−Ｂ線断面を示している。
【００８７】
この例では、分離溝１７は、何も埋め込まれずに空洞とされている。上の例と同様に、動作時に隣り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化を図ることができる。
【００８８】
なお、分離溝１７内に基板１３よりも熱伝導率の小さい金属を埋めこんでも良い。そのようにした場合、各ＨＢＴ５１で発熱した熱がその金属を伝わって基板裏面のＰＨＳ層１２へ放熱される。したがって、放熱性を更に改善でき、発熱による素子の破壊を抑制できる。以上のように、分離溝１７を設けることにより素子の高信頼化を図ることができる。
【００８９】
（第８実施形態）
図１３（ａ）〜（ｃ）は、図４に示したＨＢＴ５１を作製する場合に、一定の断面寸法を持つ第２のバイアホール１０ｂを基板１３の裏面側から形成する例を示している。
【００９０】
この例では、図１３（ａ）に示すように、第２実施形態と同様に、第１のバイアホール１０ａを形成し、さらに層間絶縁膜９を形成した後、金属配線１１を形成する。次に、ＣＭＰ法等によって、基板１３の裏面側を所定量だけ研摩して、基板１３の厚さを例えば１００μｍ程度に薄くする。この後、図１３（ｂ）に示すように、フォトリソグラフィおよびＲＩＥ等のドライエッチングを行って、基板１３の裏面側から第１のバイアホール１０ａの底部に達する第２のバイアホール１０ｂを形成する。そして、図１３（ｃ）に示すように、蒸着法、スパッタリング法またはメッキ法によって、研摩後の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１２を、第２のバイアホール１０ｂを通して第１のバイアホール１０ａ内の金属配線１１と接触するように設ける。
【００９１】
詳しくは、まず図１４（ａ）に示すように、エミッタ層１、ベース層２、コレクタ層３を貫通して基板１３内の所定の深さで止まる第１のバイアホール１０ａを形成するのと同時に、基板１３上で各層１、２、３が占める領域以外の領域に、基板表面側から第１のバイアホール１０ａよりも深いアライメント用ホール２９を形成する。この例では、アライメント用ホール２９の深さは１００μｍ程度とする。次に、図１４（ｂ）に示すように、基板１３の表面側に、樹脂３１を用いて例えばＳｉからなる支持基板３０を貼り付ける。このとき、アライメント用ホール２９は樹脂３１で埋め込まれる。次に、ＣＭＰ法等によって、基板１３の裏面側をアライメント用ホール２９の底部に達するまで、つまり基板１３の裏面側にアライメント用ホール２９の底部の樹脂３１が現れるまで研摩する。図１４（ｃ）に示すように、この基板１３の裏面側に現れたアライメント用ホール２９（樹脂３１）を基準としてフォトリソグラフィを行って、基板１３の裏面側に第２のバイアホール１０ｂを形成するためのレジストマスク３２を設ける。次に、図１４（ｄ）に示すように、このマスク３２を用いてＲＩＥ法等のドライエッチングを行って、基板１３の裏面側から第１のバイアホール１０ａの底部に達する第２のバイアホール１０ｂを形成する。このとき、第１のバイアホール１０ａの底部の金属配線１１が現れた時点をエッチングの終点とする。次に、図１４（ｅ）に示すように、蒸着法、スパッタリング法またはメッキ法によって、研摩後の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１２を、第２のバイアホール１０ｂを通して第１のバイアホール１０ａ内の金属配線１１と接触するように設ける。最後に、図１４（ｆ）に示すように、溶剤によって樹脂３１を溶解して、基板１３の表面側から支持基板３０を取り除く。
【００９２】
このようにした場合、基板表面側から形成した第１のバイアホール１０ａに対して、基板裏面側から形成する第２のバイアホール１０ｂを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって容易に位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。しかも、基板裏面の研摩が少しの研摩量で済ませられる。なお、基板１３の裏面側を研摩することなく、研摩工程を省略して、直接第２のバイアホール１０ｂを形成しても良い。
【００９３】
図１５は、上述のＲＩＥ法等のドライエッチングに代えて、クエン酸系等のエッチング液を用いたウエットエッチングによって、基板裏面側から第２のバイアホール１０ｂを擂り鉢状に形成した例を示している。
【００９４】
この例では、作製されたＨＢＴ５６において、基板裏面のＰＨＳ層１２に近づくにつれて第２のバイアホール１０ｂが作る放熱経路が太くなるので、さらに放熱性を改善できる。したがって、さらに素子の高信頼性化を図ることができる。
【００９５】
（第９実施形態）
図１６は第９実施形態のＨＢＴ５７の断面を示している。このＨＢＴ５７は、第２実施形態のＨＢＴ５１に対して、バイアホール１０の内部が完全に金属配線１１の材料で埋め込まれている点のみが異なっている。このような金属配線１１はメッキ法により形成される。
【００９６】
このＨＢＴ５７では、バイアホール１０の内部が金属配線１１の材料で埋め込まれているので、バイアホール１０を通した放熱効果が高まり、さらに放熱性を改善できる。この結果、素子特性の安定化及び高信頼性化を図ることができる。
【００９７】
（第１０実施形態）
図１７は第１０実施形態のＨＢＴ５８の断面を示している。このＨＢＴ５８は、図４に示したＨＢＴ５１に対して、エミッタ層１の周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっている点のみが異なっている。
【００９８】
このＨＢＴ５８を作製する場合、第２実施形態と同様に、第１のバイアホール１０ａを形成する。続いて、フォトリソグラフィを行って、矩形枠状のエミッタ層１の表面に、その矩形枠の幅よりも狭い幅を持つ矩形枠状のレジストマスク（図示せず）を設ける。そのマスクを用いてエミッタ層１の周縁部をメサエッチングして、エミッタ層１の周縁部１ａ，１ｂの厚さをそのエミッタ層１の他の部分の厚さよりも薄くする（エッジシンニング構造）。この後、第２実施形態と同様に、ベースオーミック電極５を形成する。その他の工程は、第２実施形態と同様に実行する。
【００９９】
このＨＢＴ５８では、エミッタ層１の周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっているので、動作時にエミッタ層１の周縁部１ａ，１ｂとベース層２との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化を図ることができる。
【０１００】
（第１１実施形態）
図１８は隣り合うＨＢＴ５１の間に素子間分離領域１９を設けた例を示している。なお、簡単のため、１個のＨＢＴ５１の両側に素子間分離領域１９、１９を図示している。
【０１０１】
この例では、共通の半導体基板１３に、ＨＢＴを構成するエミッタ層１、ベース層２、コレクタ層３を複数組並べてパターン形成する。各層１、２、３にオーミック電極４、５、６を形成した後、第１のバイアホール１０ａを形成する前に、隣り合うコレクタ層３の間のフィールド領域に、酸素イオンやへリウムイオン、水素イオン等を高濃度例えば１×１０19ｃｍ-2程度イオン注入する。これにより、フィールド領域に、高抵抗（比抵抗１×１０7Ω−ｃｍ程度）の所定の厚さを持つ素子間分離領域１９を形成する。その他の工程は、第２実施形態と同様に実行する。
【０１０２】
このようにした場合、素子間分離領域１９の厚さのお陰で、第１のバイアホール１０ａを形成するためにフォトリソグラフィを行ったとき、基板１３上のトランジスタ部（各層１、２、３の領域）とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホール１０ａをエッチングしている間にマスク破れが発生するおそれを解消できる。しかも、金属配線１１を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上を図ることができる。
【０１０３】
（第１２実施形態）
図１９は、上述の各ＨＢＴに適用できるエミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６のパターンを示している。
【０１０４】
この例では、エミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６のパターンは、それぞれ第１のバイアホール１０ａを形成すべき領域の周囲を一部欠落して取り囲むパターンとなっている。すなわち、それらのオーミック電極４、５、６のパターンは、略矩形枠状のパターンであるが、完全な矩形枠状パターンではなく、図において各縦辺の中央部４ｃ，５ｃ，６ｃが欠落した態様となっている。
【０１０５】
このようなパターンを採用した上、各オーミック電極４、５、６をリフトオフ法によって形成する。リフトオフ用レジストを溶剤で溶かすとき、溶剤が略矩形枠状のパターンの外側からその欠落部分４ｃ，５ｃ，６ｃを通して内側へ容易に浸入するので、各オーミック電極４、５、６のパターンを完全な矩形枠状パターンとした場合に比して、リフトオフが容易に行える。
【０１０６】
なお、第４実施形態のＨＢＴ５２、５３（図７）のように正六角形や円形のパターンを基本とする場合は、各オーミック電極４、５、６のパターンを、それぞれ正六角形の枠状パターンや円形の枠状パターンの一部が欠落したものとする。要は、リフトオフを容易に行うためには、環状パターンの一部が欠落していれば良いのである。
【０１０７】
（第１３実施形態）
図２０は、上述の各実施形態で基板１３の裏面側を研摩するのに適用できる研摩装置２０を示している。この研摩装置２０は、槽内に、研摩対象２２（この例では基板１３）が載せられる研摩台２３を備えている。研摩台２３が回転され、研摩液２１が投入されて基板１３の裏面側が研摩されるにつれて、研摩液２１が廃液２６となって槽内に溜まる。この研摩廃液２６の電気抵抗は、抵抗形成センサ２５を備えた抵抗測定器２４によって観測されるようになっている。
【０１０８】
上述の各実施形態で基板１３の裏面側を第１のバイアホール１０ａの底部に達するまで研摩するとき、抵抗形成センサ２５を備えた抵抗測定器２４によって研磨廃液２６の電気抵抗を観測する。そして、第１のバイアホール１０ａ内の金属配線１１の削りかすが研摩廃液２６中に混入して研摩廃液２６の電気抵抗が変化した時を研摩の終点とする。このようにした場合、研摩の終点が明確になるので、基板裏面側の研摩量の精度が向上する。
【０１０９】
（第１４実施形態）
図２１（ａ）は、上述のいずれかの実施形態のＨＢＴ（符号３４、３５で表す）を備えた高周波２段増幅器４０の回路構成を示している。
【０１１０】
この高周波２段増幅器４０は、入力端子３３とグランド（接地）３８との間に接続された入力抵抗３７に入力された信号を増幅する初段増幅用ＨＢＴ３４と、このＨＢＴ３４が出力する信号を増幅する２段目増幅用ＨＢＴ３５とを備えている。このＨＢＴ３５の出力は出力端子３６に出力される。この高周波２段増幅器４０は、ＨＢＴ３４、３５が放熱性に優れているので、高周波増幅を行う場合に、高利得で高出力動作をおこなうことができる。また、高信頼化を図ることができる。この高周波２段増幅器４０は、例えば図２１（ｂ）に示すように、高周波送受信機としての携帯電話器４１に搭載される。この携帯電話器４１は、アンテナ３９を通してマイクロ波を高利得で大出力で送信することができる。
【０１１１】
なお、高周波増幅器としては、２段増幅器に限られず、３個のＨＢＴを備えて３段増幅器を構成しても良い。
【０１１２】
【発明の効果】
以上より明らかなように、この発明のヘテロ接合型バイポーラトランジスタは、エミッタ層の表面電極と基板裏面のヒートシンク層とがバイアホール内を通る金属配線で接続されているので、動作時に半導体基板の表面側の接合部（主としてベース層とコレクタ層との界面）で発生した熱は、二つの経路を通して放熱される。したがって、放熱性が改善される。また、エミッタの表面電極とバイアホールの表面側開口とは極めて接近しているので、上記金属配線は、エミッタ層の表面電極からバイアホール内に最短距離で引き込まれる。この結果、エアブリッジを介する場合に比して、エミッタインダクタンスが低減され、高周波特性が改善される。
【０１１３】
一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形であるから、バイアホールの周りで電界集中が抑制される。したがって、素子の信頼性が向上する。
【０１１４】
また、一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの内部が上記金属配線の材料で埋め込まれているので、上記バイアホールを通した放熱効果が高まり、さらに放熱性が改善される。この結果、素子特性の安定化及び高信頼性化が図られる。
【０１１５】
一実施形態のヘテロ接合型バイポーラトランジスタでは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっているので、動作時にエミッタ層の周縁部とベース層との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化が図られる。
【０１１６】
また、この発明の並列接続のヘテロ接合型バイポーラトランジスタは、共通の半導体基板に、上記いずれかのヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されているので、高出力動作が可能となる。また、各トランジスタの接合部で発生した熱は、そのトランジスタ毎に基板裏面のヒートシンク層に放熱されるので、各トランジスタの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。
【０１１７】
一実施形態の並列接続のヘテロ接合型バイポーラトランジスタでは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられているので、動作時に隣り合うトランジスタ同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各トランジスタの熱容量が均一化されて均―に動作するようになる。したがって、素子の高信頼性化が図られる。
【０１１８】
この発明のヘテロ接合型バイポーラトランジスタの製造方法は、半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミック接触のための表面電極を形成する工程と、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成する工程と、上記エミッタの表面電極から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する金属配線を形成する工程と、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩する工程と、上記第１のバイアホール内の金属配線と接触するように、上記研摩後の基板裏面に金属からなるヒートシンク層を設ける工程を有しているので、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型バイポーラトランジスタが作製される。
【０１１９】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長するので、エッチングによる第１のバイアホールの寸法シフトが抑制されて、素子の高精度化、特性の高均一化が図られる。また、エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じなくなる。したがって、素子の高信頼性化が図られる。
【０１２０】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行うので、上記エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化が図られる。また、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うので、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホールを比較的短時間で形成できる。
【０１２１】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工するので、ベース層の幅を広げることなく、ベース層の表面電極の幅をエミッタ層の外縁からベース層の外縁の範囲まで一杯に広げることができる。これにより、ベース・コレクタ間の容量の増加を避けながら、ベース配線抵抗の上昇を抑制できる。したがって、素子の高周波特性の向上が図られる。
【０１２２】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、エミッタ層の表面電極を形成するのと同時に、金属配線をメッキするための配線パターンを形成しているので、エミッタ層の表面電極と金属配線とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減が図られる。
【０１２３】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研摩した後、上記基板の裏面側から上記第１のバイアホールの底部に達する第２のバイアホールを形成し、上記研摩後の基板裏面に金属からなるヒートシンク層を、上記第２のバイアホールを通して第１のバイアホール内の金属配線と接触するように設けるので、基板裏面の研摩工程が省略されるか、または少しの研摩量で済ませられる。特に、基板裏面側から第２のバイアホールをウエットエッチングによって擂り鉢状に形成した場合は、作製されたヘテロ接合型バイポーラトランジスタにおいて、基板裏面のヒートシンク層に近づくにつれて第２のバイアホールが作る放熱経路が太くなるので、さらに放熱性が改善される。
【０１２４】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成するのと同時に、上記基板上で上記各層が占める領域以外の領域に、上記基板表面側から上記第１のバイアホールよりも深いアライメント用ホールを形成し、上記基板の裏面側を上記アライメント用ホールの底部に達するまで研摩して、この基板の裏面側に現れたアライメント用ホールを基準として上記第２のバイアホールを形成するためのフォトリソグラフィを行うので、基板表面側から形成した第１のバイアホールに対して、基板裏面側から形成する第２のバイアホールを、両面アライナ等の特殊な装置を用いることなく、通常のアライナによって位置合わせすることができる。したがって、通常のフォトリソグラフィ技術による高精度な位置合わせが行える。
【０１２５】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲む略環状のパターンとしているので、リフトオフ用レジストを溶剤で溶かすとき、溶剤が略環状のパターンの外側からその欠落部分を通して内側へ容易に浸入する。したがって、コレクタ層、ベース層、エミッタ層の表面電極のパターンを完全な環状パターンとした場合に比して、リフトオフが容易に行える。
【０１２６】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩するとき、研磨液の電気抵抗を観測して、上記第１のバイアホール内の金属配線の削りかすが研摩液中に混入して上記研摩液の電気抵抗が変化した時を研摩の終点とするので、研摩の終点が明確になり、基板裏面側の研摩量の精度が向上する。
【０１２７】
一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成するので、この素子間分離領域の厚さのお陰で、第１のバイアホールを形成するためにフォトリソグラフィを行ったとき、上記基板上のトランジスタ部とフィールド部（トランジスタの間の領域）との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第１のバイアホールをエッチングしている間にマスク破れが発生するおそれが解消される。しかも、金属配線を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上が図られる。
【０１２８】
この発明の高周波送受信機は、上記いずれかのヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、上記いずれかのヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジスタを、高周波増幅器として備えているので、この高周波増幅器が放熱性に優れていることから、高周波増幅を行う場合に、高利得で高出力動作が可能になる。また、高信頼化が図られる。
【図面の簡単な説明】
【図１】 （ａ）はこの発明の第１実施形態のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図２】 図１のＨＢＴを作成する工程図である。
【図３】 この発明の第２実施形態のＨＢＴの動作時の放熱経路を説明する図である。
【図４】 （ａ）はこの発明の第２実施形態のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図５】 図４のＨＢＴを作製する工程図である。
【図６】 （ａ）はこの発明の第３実施形態の並列接続のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図７】 （ａ）は並列接続された正六角形のパターンを持つＨＢＴの平面パターンを示す図、（ｂ）は並列接続された円形のパターンを持つＨＢＴの平面パターンを示す図である。
【図８】 この発明の第５実施形態のＨＢＴを示す断面図である。
【図９】 図８のＨＢＴを作製する工程図である。
【図１０】 この発明の第６実施形態のＨＢＴを示す断面図である。
【図１１】 （ａ）は並列接続されたＨＢＴの間に分離溝を備え、この分離溝が層間絶縁膜で埋め込まれている場合の平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図１２】 （ａ）は並列接続されたＨＢＴの間に分離溝を備え、この分離溝が空洞である場合の平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【図１３】 図４に示したＨＢＴ５１を作製する場合に、第２のバイアホールをドライエッチングにより基板の裏面側から形成する例を示す工程図である。
【図１４】 図１３の工程図を詳細に示す工程図である。
【図１５】 第２のバイアホールをウエットエッチングにより基板の裏面側から形成して得られたＨＢＴを示す断面図である。
【図１６】 この発明の第９実施形態のＨＢＴを示す断面図である。
【図１７】 この発明の第１０実施形態のＨＢＴを示す断面図である。
【図１８】 隣り合うＨＢＴの間に素子間分離領域を設けた例を示す断面図である。
【図１９】 上述の各ＨＢＴに適用できるエミッタオーミック電極４、ベースオーミック電極５、コレクタオーミック電極６の平面パターンを示す図である。
【図２０】 上述の各実施形態で基板の裏面側を研摩するのに適用できる研摩装置を示す図である。
【図２１】 （ａ）は上述のいずれかのＨＢＴを備えた高周波２段増幅器の回路構成を示す図、（ｂ）はその高周波２段増幅器を搭載した携帯電話器を示す図である。
【図２２】 （ａ）は並列接続された従来のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す図である。
【符号の説明】
１ エミッタ層
２ ベース層
３ コレクタ層３
４ エミッタオーミック電極
５ ベースオーミック電極
６ コレクタオーミック電極
９ 層間絶縁膜
１０ バイアホール
１０ａ 第１のバイアホール
１０ｂ 第２のバイアホール
１１ 金属配線
１２ ＰＨＳ層
１３ 半絶縁性ＧａＡｓ基板
１６ アンダーカット
１７ 分離溝
１９ 素子間分離領域
２０ 研摩装置
２４ 抵抗測定器
４０ 高周波２段増幅器
４１ 高周波送受信機
Claims (17)
- 半導体基板の表面側に積層されたエミッタ層、ベース層およびコレクタ層と、
上記基板裏面に設けられた金属からなるヒートシンク層とを備え、
上記エミッタ層、ベース層、コレクタ層および基板をバイアホールが貫通し、
上記エミッタ層の表面電極と上記ヒートシンク層とが上記バイアホール内を通る金属配線で接続されていることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 請求項１に記載のヘテロ接合型バイポーラトランジスタにおいて、
上記バイアホールの断面形状は、各頂角が鈍角であるような多角形または円形であることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 請求項１または２に記載のヘテロ接合型バイポーラトランジスタにおいて、
上記バイアホールの内部が上記金属配線の材料で埋め込まれていることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 請求項１、２または３に記載のヘテロ接合型バイポーラトランジスタにおいて、
上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定されていることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 共通の半導体基板に、請求項１乃至４のいずれか一つに記載のヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されていることを特徴とする並列接続のヘテロ接合型バイポーラトランジスタ。
- 請求項５に記載の並列接続のヘテロ接合型バイポーラトランジスタにおいて、
上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられていることを特徴とするヘテロ接合型バイポーラトランジスタ。 - 半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミック接触のための表面電極を形成する工程と、
上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成する工程と、
上記エミッタの表面電極から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する金属配線を形成する工程と、
上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩する工程と、
上記第１のバイアホール内の金属配線と接触するように、上記研摩後の基板裏面に金属からなるヒートシンク層を設ける工程を有することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第１のバイアホールを上記基板の裏面側へ向かって延長することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項８に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記第１のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第１段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行う一方、上記第１のバイアホールを上記基板の裏面側へ向かって延長する第２段階では、高パワー条件のドライエッチングを行うことを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記エミッタ層をパターン加工するとき、上記エミッタ層の外縁下部をエッチングしてアンダーカットを形成し、
上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、
上記金属膜とベース層とを同一のマスクを用いて連続的にエッチングして、上記ベース層の表面電極の外縁とベース層の外縁とが一致するように加工することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記コレクタ層、ベース層の表面電極を形成した後、上記エミッタ層の表面電極を形成する前に上記第１のバイアホールを形成し、
上記エミッタ層の表面電極を形成するのと同時に、その表面電極の材料からなり、上記エミッタ層の表面部分から上記第１のバイアホール内に延びて上記第１のバイアホールの底部に達する配線パターンを形成し、
メッキ法により、その配線パターン上に上記金属配線を形成することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研摩した後、上記基板の裏面側から上記第１のバイアホールの底部に達する第２のバイアホールを形成し、上記研摩後の基板裏面に金属からなるヒートシンク層を、上記第２のバイアホールを通して第１のバイアホール内の金属配線と接触するように設けることを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項１２に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記エミッタ層、ベース層、コレクタ層を貫通して上記基板内の所定の深さで止まる第１のバイアホールを形成するのと同時に、上記基板上で上記各層が占める領域以外の領域に、上記基板表面側から上記第１のバイアホールよりも深いアライメント用ホールを形成し、
上記基板の裏面側を上記アライメント用ホールの底部に達するまで研摩して、この基板の裏面側に現れたアライメント用ホールを基準として上記第２のバイアホールを形成するためのフォトリソグラフィを行うことを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記コレクタ層、ベース層、エミッタ層の表面電極のパターンを、それぞれ上記第１のバイアホールを形成すべき領域の周囲を一部欠落して取り囲むパターンとし、上記各表面電極をリフトオフ法によって形成することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
上記基板の裏面側を上記第１のバイアホールの底部に達するまで研摩するとき、研磨液の電気抵抗を観測して、上記第１のバイアホール内の金属配線の削りかすが研摩液中に混入して上記研摩液の電気抵抗が変化した時を研摩の終点とすることを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項７に記載のヘテロ接合型バイポーラトランジスタの製造方法において、
共通の半導体基板に、上記ヘテロ接合型バイポーラトランジスタのエミッタ層、ベース層、コレクタ層を複数組並べて形成し、
上記各ヘテロ接合型バイポーラトランジスタに第１のバイアホールを形成する前に、隣り合うヘテロ接合型バイポーラトランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。 - 請求項１乃至６のいずれか一つに記載のヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、または請求項７乃至１６のいずれか一つに記載のヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジスタを、高周波増幅器として備えたことを特徴とする高周波送受信機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267199A JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| EP00117816A EP1077494B1 (en) | 1999-08-19 | 2000-08-18 | Heterojunction bipolar transistor and method for fabricating the same |
| DE60039561T DE60039561D1 (de) | 1999-08-19 | 2000-08-18 | Heteroübergang-Bipolartransistor und Verfahren zur Herstellung |
| US09/641,819 US6633075B1 (en) | 1999-08-19 | 2000-08-18 | Heterojunction bipolar transistor and method for fabricating the same |
| US10/631,806 US6844575B2 (en) | 1999-08-19 | 2003-08-01 | Heterojunction bipolar transistor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267199A JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060593A JP2001060593A (ja) | 2001-03-06 |
| JP4438133B2 true JP4438133B2 (ja) | 2010-03-24 |
Family
ID=16942982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267199A Expired - Fee Related JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6633075B1 (ja) |
| EP (1) | EP1077494B1 (ja) |
| JP (1) | JP4438133B2 (ja) |
| DE (1) | DE60039561D1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2002373957A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6856004B2 (en) * | 2001-07-10 | 2005-02-15 | Anadigics, Inc. | Compact layout for a semiconductor device |
| US6849478B2 (en) | 2002-07-23 | 2005-02-01 | Mediatek Incorporation | Power amplifier having high heat dissipation |
| JP2004296567A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005101402A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20050104027A1 (en) * | 2003-10-17 | 2005-05-19 | Lazarev Pavel I. | Three-dimensional integrated circuit with integrated heat sinks |
| DE102004012818B3 (de) | 2004-03-16 | 2005-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
| CN1961412B (zh) | 2004-03-30 | 2010-05-26 | 日本电气株式会社 | 半导体器件 |
| JP4880206B2 (ja) * | 2004-06-14 | 2012-02-22 | シャープ株式会社 | Ｒｆ半導体装置 |
| US7253498B2 (en) * | 2004-07-06 | 2007-08-07 | Legerity Inc. | Bipolar transistor with geometry optimized for device performance, and method of making same |
| US7339267B2 (en) * | 2005-05-26 | 2008-03-04 | Freescale Semiconductor, Inc. | Semiconductor package and method for forming the same |
| US7342294B2 (en) * | 2005-07-01 | 2008-03-11 | International Business Machines Corporation | SOI bipolar transistors with reduced self heating |
| CN101449373B (zh) * | 2006-05-26 | 2010-09-22 | 株式会社村田制作所 | 半导体装置、电子器件模块及半导体装置的制造方法 |
| DE102006035121B4 (de) * | 2006-07-28 | 2011-05-19 | Infineon Technologies Ag | Bipolartransistor mit reduziertem Substratstrom |
| US8601589B2 (en) * | 2007-03-05 | 2013-12-03 | Microsoft Corporation | Simplified electronic messaging system |
| US8003525B2 (en) | 2007-06-29 | 2011-08-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| JP5298559B2 (ja) * | 2007-06-29 | 2013-09-25 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR101381348B1 (ko) | 2008-02-14 | 2014-04-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20110045632A (ko) | 2009-10-27 | 2011-05-04 | 삼성전자주식회사 | 반도체 칩, 스택 모듈 및 메모리 카드 |
| US20120032339A1 (en) * | 2010-08-04 | 2012-02-09 | Nanya Technology Corporation | Integrated circuit structure with through via for heat evacuating |
| JP6057145B2 (ja) * | 2012-04-04 | 2017-01-11 | 株式会社村田製作所 | トランジスタ |
| US9093491B2 (en) * | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US9997443B2 (en) | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
| TWI512923B (zh) * | 2013-06-18 | 2015-12-11 | 矽品精密工業股份有限公司 | 中介板及其製法 |
| WO2015104967A1 (ja) * | 2014-01-10 | 2015-07-16 | 株式会社村田製作所 | 半導体装置 |
| US9184267B1 (en) * | 2014-07-31 | 2015-11-10 | Chung Hua University | Power semiconductor device and method for manufacturing the same |
| JP6252873B2 (ja) * | 2015-03-27 | 2017-12-27 | 株式会社オートネットワーク技術研究所 | 車載配電基板、電気接続箱および充放電コントローラ |
| JP6372412B2 (ja) * | 2015-04-02 | 2018-08-15 | 住友電気工業株式会社 | 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法 |
| MA44708A (fr) * | 2016-12-06 | 2021-03-24 | Infineon Technologies Ag | Procédé de fabrication d'un dispositif à semi-conducteur nitrure du groupe iii avec un un trou d'interconnexion traversant le substrat |
| US10319830B2 (en) | 2017-01-24 | 2019-06-11 | Qualcomm Incorporated | Heterojunction bipolar transistor power amplifier with backside thermal heatsink |
| JP2020119974A (ja) * | 2019-01-23 | 2020-08-06 | 株式会社村田製作所 | 半導体装置 |
| US11935927B2 (en) | 2021-11-10 | 2024-03-19 | Globalfoundries U.S. Inc. | Bipolar transistor with collector contact |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3825979A1 (de) * | 1988-07-27 | 1990-02-01 | Licentia Gmbh | Anordnung zur kuehlung von verlustleistung abgebenden bauelementen |
| US4939562A (en) | 1989-04-07 | 1990-07-03 | Raytheon Company | Heterojunction bipolar transistors and method of manufacture |
| US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
| JP2901091B2 (ja) * | 1990-09-27 | 1999-06-02 | 株式会社日立製作所 | 半導体装置 |
| JPH06209058A (ja) | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| JP3204771B2 (ja) | 1993-01-14 | 2001-09-04 | 電気化学工業株式会社 | セラミックパッケージ |
| US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
| JPH08279562A (ja) * | 1994-07-20 | 1996-10-22 | Mitsubishi Electric Corp | 半導体装置、及びその製造方法 |
| US5986324A (en) * | 1997-04-11 | 1999-11-16 | Raytheon Company | Heterojunction bipolar transistor |
| JP3184493B2 (ja) | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
| WO1999044283A2 (en) * | 1998-02-26 | 1999-09-02 | Koninklijke Philips Electronics N.V. | A device for generating an ac amplitude-dependent indicator |
| US6051871A (en) * | 1998-06-30 | 2000-04-18 | The Whitaker Corporation | Heterojunction bipolar transistor having improved heat dissipation |
| US6414371B1 (en) * | 2000-05-30 | 2002-07-02 | International Business Machines Corporation | Process and structure for 50+ gigahertz transistor |
| US6376867B1 (en) * | 2000-08-03 | 2002-04-23 | Trw Inc. | Heterojunction bipolar transistor with reduced thermal resistance |
-
1999
- 1999-08-19 JP JP23267199A patent/JP4438133B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-18 DE DE60039561T patent/DE60039561D1/de not_active Expired - Lifetime
- 2000-08-18 US US09/641,819 patent/US6633075B1/en not_active Expired - Fee Related
- 2000-08-18 EP EP00117816A patent/EP1077494B1/en not_active Expired - Lifetime
-
2003
- 2003-08-01 US US10/631,806 patent/US6844575B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040023463A1 (en) | 2004-02-05 |
| US6844575B2 (en) | 2005-01-18 |
| DE60039561D1 (de) | 2008-09-04 |
| EP1077494A2 (en) | 2001-02-21 |
| EP1077494A3 (en) | 2003-05-21 |
| EP1077494B1 (en) | 2008-07-23 |
| JP2001060593A (ja) | 2001-03-06 |
| US6633075B1 (en) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4438133B2 (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
| US9263559B2 (en) | Semiconductor device and radio communication device | |
| JP4056226B2 (ja) | 半導体装置 | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| TW201926712A (zh) | 雙極性電晶體及高頻功率放大模組 | |
| TW200405475A (en) | Semiconductor device and the manufacturing method thereof, and the power amplifier module | |
| JP5162826B2 (ja) | 半導体装置及びその製造方法 | |
| JP4949650B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007012644A (ja) | 半導体装置及びその製造方法 | |
| JP2008182036A (ja) | 半導体装置の製造方法 | |
| JP4626935B2 (ja) | 半導体装置及びその製造方法 | |
| JPH098054A (ja) | 半導体装置の製造方法 | |
| JP2006185990A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP2009239115A (ja) | 半導体装置およびその製造方法 | |
| JP2007324422A (ja) | 半導体装置およびその製造方法 | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| US20060118834A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP5783241B2 (ja) | 半導体装置 | |
| JP5527313B2 (ja) | 半導体装置およびそれを用いた無線通信機器 | |
| JP3719985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002246587A (ja) | 半導体装置及びその製造方法 | |
| JP2005101636A (ja) | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 | |
| JPH08115922A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2005101402A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |