JP6057145B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP6057145B2
JP6057145B2 JP2012085642A JP2012085642A JP6057145B2 JP 6057145 B2 JP6057145 B2 JP 6057145B2 JP 2012085642 A JP2012085642 A JP 2012085642A JP 2012085642 A JP2012085642 A JP 2012085642A JP 6057145 B2 JP6057145 B2 JP 6057145B2
Authority
JP
Japan
Prior art keywords
emitter electrode
semiconductor substrate
transistor
electrode
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012085642A
Other languages
English (en)
Other versions
JP2013219081A5 (ja
JP2013219081A (ja
Inventor
善伸 佐々木
善伸 佐々木
整 久留須
整 久留須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012085642A priority Critical patent/JP6057145B2/ja
Priority to TW102104327A priority patent/TWI501394B/zh
Priority to US13/763,798 priority patent/US8907454B2/en
Priority to KR1020130030100A priority patent/KR101537554B1/ko
Priority to CN201310114440.5A priority patent/CN103367415B/zh
Publication of JP2013219081A publication Critical patent/JP2013219081A/ja
Publication of JP2013219081A5 publication Critical patent/JP2013219081A5/ja
Application granted granted Critical
Publication of JP6057145B2 publication Critical patent/JP6057145B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、携帯電話端末などに搭載されている電力増幅器モジュールに用いるトランジスタに関する。
動作時の温度上昇によりトランジスタの特性が悪化することが知られている(例えば、特許文献1参照)。図15は、従来のトランジスタのコレクタ電流とコレクタ電圧の関係を示す図である。図中でA点は通常バイアス時の電流を示す。コレクタ電圧を上昇させていくとB点で急に電流が増加する。これは、トランジスタのジャンクション温度が上昇し、熱暴走を起こしているためである。さらに高い電圧を印加するとC点で熱によりトランジスタが破壊される。
特開平7−335673号公報
高電圧を印加すると、トランジスタ内の熱上昇によりトランジスタが破壊されるという問題があった。また、破壊を防ぐためにトランジスタのエミッタやベースに抵抗を接続すると、増幅特性が劣化する。
本発明は、上述のような課題を解決するためになされたもので、その目的は高電圧印加による破壊を防ぐことができるトランジスタを得るものである。
本発明に係るトランジスタは、電力増幅器モジュールに用いるトランジスタであって、半導体基板と、前記半導体基板上に配置され、第1及び第2の部分を有するエミッタ電極と、前記半導体基板上において前記エミッタ電極から離間して配置されたコレクタ電極と、前記半導体基板上において前記エミッタ電極と前記コレクタ電極の間に配置されたベース電極と、前記エミッタ電極の前記第1の部分に接合されることなく、前記第2の部分に接合された第1の放熱板と、前記第1の部分と前記第2の部分の間に設けられた第1の抵抗とを備え、前記第1の部分には放熱板が接合されず、前記第1の放熱板は前記第1の抵抗を介さずには前記第1の部分に接続されないことを特徴とする。
本発明により、高電圧印加による破壊を防ぐことができる。
図1は、本発明の実施の形態1に係る電力増幅器モジュールを示す回路図である。 本発明の実施の形態1に係るトランジスタを示す上面図である。 図2のI−IIに沿った断面図である。 本発明の実施の形態1に係るトランジスタの熱暴走時の等価回路を示す図である。 本発明の実施の形態1に係るトランジスタのコレクタ電流とコレクタ電圧の関係を示す図である。 本発明の実施の形態2に係るトランジスタを示す上面図である。 本発明の実施の形態2に係るトランジスタの熱暴走時の等価回路を示す図である。 本発明の実施の形態3に係るトランジスタを示す上面図である。 本発明の実施の形態3に係るトランジスタの熱暴走時の等価回路を示す図である。 本発明の実施の形態4に係るトランジスタを示す上面図である。 本発明の実施の形態5に係るトランジスタを示す上面図である。 図11のI−IIに沿った断面図である。 本発明の実施の形態6に係るトランジスタを示す上面図である。 本発明の実施の形態7に係るトランジスタを示す上面図である。 従来のトランジスタのコレクタ電流とコレクタ電圧の関係を示す図である。
本発明の実施の形態に係るトランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る電力増幅器モジュールを示す回路図である。この電力増幅器モジュールは携帯電話端末などに搭載されている。入力端子INに入力されたRF信号は、初段トランジスタTr1及び後段トランジスタTr2により増幅されて出力端子Outから出力される。ここでは2段増幅器としているが、これに限らず2段以上の多段増幅器であればよい。
バイアス回路により初段トランジスタTr1及び後段トランジスタTr2のベースBにベース電流が供給される。初段トランジスタTr1の入力側に入力整合回路が設けられ、初段トランジスタTr1と後段トランジスタTr2の間に段間整合回路が設けられ、後段トランジスタTr2の出力側に出力整合回路が設けられている。
初段トランジスタTr1及び後段トランジスタTr2のコレクタCには、3.4V程度のコレクタ電圧が印加される。コレクタ電圧は電池から直接供給される場合があり、電圧は一定でなく、時には6V程度の電圧がかかる場合がある。このような高い電圧が印加されても増幅器モジュールが故障しないことが求められる。
図2は、本発明の実施の形態1に係るトランジスタを示す上面図である。図3は図2のI−IIに沿った断面図である。このトランジスタは図1の初段トランジスタTr1である。
半導体基板1上にエミッタ電極2、コレクタ電極3、及びベース電極4が配置されている。コレクタ電極3はエミッタ電極2から離間している。ベース電極4はエミッタ電極2とコレクタ電極3の間に配置されている。ベース電極4は入力整合回路に接続され、エミッタ電極2は増幅器モジュールの接地電極に接続され、コレクタ電極3は段間整合回路に接続されている。なお、トランジスタのフィンガ数は1本に限らず、複数本が並列に配置されていてもよい。
エミッタ電極2は部分2a,2bを有する。放熱板5が、エミッタ電極2の部分2aに接合されることなく、部分2bに接合されている。放熱板5は、エミッタ電極2、コレクタ電極3及びベース電極4が存在する領域の外側において半導体基板1に接合されている。放熱板5は熱伝導度の高い金などの金属で構成されており、エミッタ電極2から半導体基板1に熱を伝達する。放熱板5が接合されていない部分2aでは相対的に熱上昇が起こりやすくなる。
部分2aは熱上昇が大きくなるため、部分的に温度が上昇する。従って、この領域でコレクタ電流密度が高くなり、他の領域ではコレクタ電流密度が低くなる。熱上昇が大きい領域では電流密度が大きいので更に多くの電流が流れるようになり、その他の領域では電流がほとんど流れなくなる。このようにトランジスタの一部に熱暴走領域を意図的に設けることで、実効的なトランジスタサイズが小さくなり、熱暴走後にトランジスタ全体に流れる電流が抑制される。この結果、破壊電圧を大きくすることができる。
図4は、本発明の実施の形態1に係るトランジスタの熱暴走時の等価回路を示す図である。熱暴走時には熱抵抗の低い領域は電流が抑えられているため、トランジスタのベースBとエミッタEにそれぞれ寄生抵抗Rb,Reが発生する。この寄生抵抗が熱暴走電流を更に抑圧するため、破壊電圧を大きくすることができる。
図5は、本発明の実施の形態1に係るトランジスタのコレクタ電流とコレクタ電圧の関係を示す図である。この図から、熱暴走が始まる電圧(B点)は従来と同じであるが、ピーク電流が抑制されることが分かる。このため、破壊電圧(C点)を大きくすることができる。
また、熱上昇が大きい部分2aをエミッタ電極2の端部に配置している。トランジスタフィンガの端部は中央部に比べて熱抵抗が低いため、熱暴走が発生する電圧を小さくできる。
実施の形態2.
図6は、本発明の実施の形態2に係るトランジスタを示す上面図である。エミッタ電極2の熱上昇が大きい部分2aと熱上昇が小さい部分2bの間に抵抗Reが設けられている。この抵抗Reにより、トランジスタ内の熱上昇が起きてもコレクタ電流が低く抑えられるので、破壊電圧を大きくすることができる。
図7は、本発明の実施の形態2に係るトランジスタの熱暴走時の等価回路を示す図である。通常動作時には、抵抗Reが熱抵抗の高い領域のトランジスタに作用するので、増幅特性はほとんど劣化しない。一方、熱暴走時には、熱抵抗の高い領域のトランジスタが主に動作しているために、抵抗Reの作用が大きくなり、電流上昇を抑制する。この結果、破壊電圧を大きくすることができる。
実施の形態3.
図8は、本発明の実施の形態3に係るトランジスタを示す上面図である。ベース電極4は、エミッタ電極2の部分2aに対向する部分4aと、部分2bに対向する部分4bとを有する。ベース電極4の熱上昇が大きい部分4aと熱上昇が小さい部分4bの間に抵抗Rbが設けられている。この抵抗Rbにより、トランジスタ内の熱上昇が起きてもコレクタ電流が低く抑えられるので、破壊電圧を大きくすることができる。
図9は、本発明の実施の形態3に係るトランジスタの熱暴走時の等価回路を示す図である。通常動作時には、抵抗Rbが熱抵抗の高い領域のトランジスタに作用するので、増幅特性はほとんど劣化しない。一方、熱暴走時には、熱抵抗の高い領域のトランジスタが主に動作しているために、抵抗Rbの作用が大きくなり、電流上昇を抑制する。この結果、破壊電圧を大きくすることができる。
実施の形態4.
図10は、本発明の実施の形態4に係るトランジスタを示す上面図である。放熱板6が、エミッタ電極2の部分2bに接合されることなく、部分2aに接合されている。ただし、放熱板6は放熱板5よりも放熱性能が低い。このように熱上昇が大きい領域と小さい領域に別々の放熱構造を設けることで、両領域の熱上昇量の差を調整できるため、熱暴走が始まる電圧と破壊電圧を調整することができる。また、熱抵抗の高い領域にも放熱構造を設けたため、熱暴走後でも破壊に至らない。
実施の形態5.
図11は、本発明の実施の形態5に係るトランジスタを示す上面図である。図12は図11のI−IIに沿った断面図である。エミッタ電極2上の全面に放熱板5が配置され、エミッタ電極2の部分2aと放熱板5の間に高熱抵抗膜7が設けられている。高熱抵抗膜7はエミッタ電極2及び放熱板5よりも高い熱抵抗を有する。これにより実施の形態1と同様の効果が得られるだけでなく、高熱抵抗膜7を挟むだけなので構造が簡単になる。また、高熱抵抗膜7の材質や厚みを調整することで、熱上昇量を調整できるため、熱暴走が始まる電圧と破壊電圧を調整することができる。
実施の形態6.
図13は、本発明の実施の形態6に係るトランジスタを示す上面図である。本実施の形態では、実施の形態1〜5の放熱板の代わりに、エミッタ電極2の部分2aが部分2bよりも太くなっている。エミッタサイズの大きな部分2aではコレクタ電流が多く流れるため、相対的に熱上昇が起こりやすくなる。この結果、実施の形態1と同様に破壊電圧を大きくすることができる。
実施の形態7.
図14は、本発明の実施の形態7に係るトランジスタを示す上面図である。複数のエミッタ電極2が互いに平行に配置されている。複数のコレクタ電極3が複数のエミッタ電極2の間に平行に配置されている。複数のベース電極4c,4dがエミッタ電極2とコレクタ電極3の間にそれぞれ配置されている。ベース電極4dは、ベース電極4cの隣に配置されベース電極4cより短い。
このように長いフィンガの隣に小さなトランジスタを配置することで、小さなトランジスタの横の領域は熱上昇が大きくなるため、部分的に温度が上昇する。この結果、実施の形態1と同様に破壊電圧を大きくすることができる。
なお、実施の形態4〜7において、エミッタ電極2又はベース電極4cの熱上昇が大きい部分と熱上昇が小さい部分の間に抵抗を設ければ、実施の形態2,3の効果を得ることができる。
1 半導体基板
2 エミッタ電極(第1の電極)
2a 部分(第1の部分)、2b 部分(第2の部分)
3 コレクタ電極(第2の電極)
4 ベース電極(制御電極)
4a 部分(第3の部分)、4b 部分(第4の部分)
4c ベース電極(第1の制御電極)
4d ベース電極(第2の制御電極)
5 放熱板(第1の放熱板)
6 放熱板(第2の放熱板)
7 高熱抵抗膜
Re 抵抗(第1の抵抗)、Rb 抵抗(第2の抵抗)

Claims (6)

  1. 電力増幅器モジュールに用いるトランジスタであって、
    半導体基板と、
    前記半導体基板上に配置され、第1及び第2の部分を有するエミッタ電極と、
    前記半導体基板上において前記エミッタ電極から離間して配置されたコレクタ電極と、
    前記半導体基板上において前記エミッタ電極と前記コレクタ電極の間に配置されたベース電極と、
    前記エミッタ電極の前記第1の部分に接合されることなく、前記第2の部分に接合された第1の放熱板と
    前記第1の部分と前記第2の部分の間に設けられた第1の抵抗とを備え
    前記第1の部分には放熱板が接合されず、
    前記第1の放熱板は前記第1の抵抗を介さずには前記第1の部分に接続されないことを特徴とするトランジスタ。
  2. 電力増幅器モジュールに用いるトランジスタであって、
    半導体基板と、
    前記半導体基板上に配置され、第1及び第2の部分を有するエミッタ電極と、
    前記半導体基板上において前記エミッタ電極から離間して配置されたコレクタ電極と、
    前記半導体基板上において前記エミッタ電極と前記コレクタ電極の間に配置され、前記第1の部分に対向する第3の部分と、前記第2の部分に対向する第4の部分とを有するベース電極と、
    前記エミッタ電極の前記第1の部分に接合されることなく、前記第2の部分に接合された第1の放熱板と、
    前記第3の部分と前記第4の部分の間に設けられた第2の抵抗と、
    前記第4の部分に接続された入力整合回路とを備え
    前記第1の部分には放熱板が接合されず、
    前記入力整合回路は前記第2の抵抗を介さずには前記第3の部分に接続されないことを特徴とするトランジスタ。
  3. 電力増幅器モジュールに用いるトランジスタであって、
    半導体基板と、
    前記半導体基板上に配置され、第1及び第2の部分を有するエミッタ電極と、
    前記半導体基板上において前記エミッタ電極から離間して配置されたコレクタ電極と、
    前記半導体基板上において前記エミッタ電極と前記コレクタ電極の間に配置されたベース電極と、
    前記エミッタ電極の前記第1の部分に接合されることなく、前記第2の部分に接合された第1の放熱板と、
    前記エミッタ電極の前記第2の部分に接合されることなく、前記第1の部分に接合され、前記第1の放熱板よりも放熱性能が低い第2の放熱板とを備えることを特徴とするトランジスタ。
  4. 電力増幅器モジュールに用いるトランジスタであって、
    半導体基板と、
    前記半導体基板上に配置され、第1及び第2の部分を有するエミッタ電極と、
    前記半導体基板上において前記エミッタ電極から離間して配置されたコレクタ電極と、
    前記半導体基板上において前記エミッタ電極と前記コレクタ電極の間に配置されたベース電極と、
    前記エミッタ電極の前記第1の部分に接合されることなく、前記第2の部分に接合された第1の放熱板と、
    前記エミッタ電極の前記第1の部分と前記第1の放熱板の間に設けられ、前記エミッタ電極及び前記第1の放熱板よりも高い熱抵抗を有する高熱抵抗膜とを備えることを特徴とするトランジスタ。
  5. 前記第1の放熱板は、前記エミッタ電極、前記コレクタ電極及び前記ベース電極が存在する領域の外側において前記半導体基板に接合されていることを特徴とする請求項1〜4の何れか1項に記載のトランジスタ。
  6. 前記第1の部分は前記エミッタ電極の端部であることを特徴とする請求項1〜5の何れか1項に記載のトランジスタ。
JP2012085642A 2012-04-04 2012-04-04 トランジスタ Expired - Fee Related JP6057145B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012085642A JP6057145B2 (ja) 2012-04-04 2012-04-04 トランジスタ
TW102104327A TWI501394B (zh) 2012-04-04 2013-02-05 電晶體
US13/763,798 US8907454B2 (en) 2012-04-04 2013-02-11 Transistor with heat sink joined to only part of one electrode
KR1020130030100A KR101537554B1 (ko) 2012-04-04 2013-03-21 트랜지스터
CN201310114440.5A CN103367415B (zh) 2012-04-04 2013-04-03 晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012085642A JP6057145B2 (ja) 2012-04-04 2012-04-04 トランジスタ

Publications (3)

Publication Number Publication Date
JP2013219081A JP2013219081A (ja) 2013-10-24
JP2013219081A5 JP2013219081A5 (ja) 2015-04-02
JP6057145B2 true JP6057145B2 (ja) 2017-01-11

Family

ID=49291642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012085642A Expired - Fee Related JP6057145B2 (ja) 2012-04-04 2012-04-04 トランジスタ

Country Status (5)

Country Link
US (1) US8907454B2 (ja)
JP (1) JP6057145B2 (ja)
KR (1) KR101537554B1 (ja)
CN (1) CN103367415B (ja)
TW (1) TWI501394B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220501A (ja) 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283235A (ja) 1994-04-13 1995-10-27 Hitachi Ltd 電界効果トランジスタ
JPH07335673A (ja) 1994-06-06 1995-12-22 Murata Mfg Co Ltd 半導体装置
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
DE60122381T2 (de) 2001-01-10 2007-08-16 Mitsubishi Denki K.K. Hochfrequenz-halbleiterbauelement
JP4626935B2 (ja) * 2002-10-01 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005243897A (ja) * 2004-02-26 2005-09-08 Nec Corp 半導体装置
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2010080925A (ja) * 2008-08-26 2010-04-08 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20130264682A1 (en) 2013-10-10
TW201349486A (zh) 2013-12-01
TWI501394B (zh) 2015-09-21
CN103367415A (zh) 2013-10-23
CN103367415B (zh) 2016-04-06
KR101537554B1 (ko) 2015-07-17
JP2013219081A (ja) 2013-10-24
US8907454B2 (en) 2014-12-09
KR20130112747A (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
JP6003238B2 (ja) 半導体装置
JP2008509548A5 (ja)
KR102061156B1 (ko) 전력 증폭 회로
JP2007027269A (ja) バイポーラトランジスタ及び電力増幅器
JP6057145B2 (ja) トランジスタ
US20220020873A1 (en) Monolithic semiconductor device and hybrid semiconductor device
JP2005295057A (ja) 電力増幅器
JPWO2020100219A1 (ja) 高周波増幅器および高周波増幅器モジュール
JP5550224B2 (ja) 半導体装置
JP6702083B2 (ja) 高周波増幅器モジュール
JP3019760B2 (ja) 半導体集積回路装置
US6577200B2 (en) High-frequency semiconductor device
JP5949121B2 (ja) 半導体装置
US20060244012A1 (en) Heterojunction bipolar transistor power device with efficient heat sinks
JP4077831B2 (ja) 高周波増幅器
TWI222728B (en) Power amplifier having high heat dissipation
JP2011130066A (ja) 半導体集積回路装置および電力増幅器
JP2005229197A (ja) 電力増幅器モジュール
US8847407B2 (en) Structure of output stage
JP5398841B2 (ja) 電力増幅器
JP2006294901A (ja) 電力増幅器
JP4768591B2 (ja) 電力増幅器
WO2013154013A1 (ja) 電力増幅器
JP2023018971A (ja) 増幅回路およびその製造方法
JPWO2005036645A1 (ja) トランジスタ集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6057145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees