JP5550224B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5550224B2
JP5550224B2 JP2008249639A JP2008249639A JP5550224B2 JP 5550224 B2 JP5550224 B2 JP 5550224B2 JP 2008249639 A JP2008249639 A JP 2008249639A JP 2008249639 A JP2008249639 A JP 2008249639A JP 5550224 B2 JP5550224 B2 JP 5550224B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resistor
gate
gate pad
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008249639A
Other languages
English (en)
Other versions
JP2010080815A (ja
Inventor
賢治 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008249639A priority Critical patent/JP5550224B2/ja
Priority to US12/561,882 priority patent/US8169035B2/en
Publication of JP2010080815A publication Critical patent/JP2010080815A/ja
Application granted granted Critical
Publication of JP5550224B2 publication Critical patent/JP5550224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、高周波帯動作において高出力を得る半導体装置に関する。
ソース電極、ゲート電極、ドレイン電極を備えた単位ユニットの電界効果トランジスタを櫛型状に交互に並列接続した多数の単位ユニットを有する高出力半導体装置では、ゲート電極間の高周波信号に対する位相差を緩和し、不均一動作を防ぐ工夫が必要である。また、高周波動作時に各単位ユニット間の電気的遅延時間が半周期となる周波数において利得が１以上となる場合に発振が起こる。
解決策として従来の半導体装置では、ソース電極、ゲート電極、ドレイン電極を備えた単位ユニットの電界効果トランジスタを櫛型に複数接続した単位セルを基本構造として、この単位セルを構成する複数のゲート電極を束ねたゲートバス配線に関して、隣接する単位セル間のゲートバス配線間に抵抗体を設けて、隣接する単位セルを電気的に接続する方法がある（特許文献１）。これにより、単位セル間における不均一な高周波動作を抵抗体によって吸収させ、発振を抑える事が可能になる。
特開平７−１１１２７１号公報
もっとも、電界効果トランジスタ近傍に位置するゲートバス配線は、半導体装置の動作時に発生する熱の影響を受ける為、ゲートバス配線に接続する抵抗体も半導体装置動作時の発熱の影響を受ける。従来用いられる金属薄膜を用いた抵抗体は、動作温度によって抵抗値が変動し、発熱を伴う高出力デバイスでは安定動作に問題が発生する。
特に近年、次世代の半導体装置材料として期待される窒化ガリウム（ＧａＮ）半導体を用いた高周波高出力半導体装置では、この材料の持つ優れた物性から高温環境下での高周波高出力動作が要求される。このことから、熱の影響はさらに大きな問題となる。加えて、限られたチップサイズから高出力を発揮することを求められる高周波高出力半導体装置では、単位セルのゲートバス配線間のスペースは限られ、設置可能な抵抗体のサイズは限定される問題がある。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、耐熱性に優れ、不均一動作が抑制される高周波高出力半導体装置を提供することにある。
本発明の一態様の半導体装置は、窒化物系半導体基板上に形成される複数の電界効果トランジスタが並列接続される単位セルを、さらに複数並列接続する半導体装置において、前記単位セルを構成する前記電界効果トランジスタの複数のゲート電極同士を接続するゲートバス配線に接続され、前記ゲートバス配線よりも前記ゲート電極からの距離が離れたゲートパッド電極と、前記ゲートパッド電極外周部の少なくとも一辺に沿って形成され、前記窒化物系半導体基板で形成される抵抗体と、隣接する２個の前記ゲートパッド電極のそれぞれに設けられる前記抵抗体の間を接続する金属層と、を有することを特徴とする。
ここで、前記抵抗体が、前記ゲートパッド電極に隣接するゲートパッド電極側の一辺に沿って形成されることが望ましい。
ここで、前記抵抗体は、イオン注入により他の素子と絶縁される前記窒化物系半導体基板上の領域に形成され、互いに対向するオーミック電極間に形成されることが望ましい。
ここで、前記抵抗体は、メサ分離により他の素子と絶縁される前記窒化物系半導体基板上の領域に形成され、互いに対向するオーミック電極間に形成されることが望ましい。
本発明によれば、耐熱性に優れ、不均一動作が抑制される高周波高出力半導体装置を提供することが可能となる。
以下、本発明の実施の形態の半導体装置について、図面を参照しつつ説明する。
本実施の形態の半導体装置は、半導体基板上に形成される複数の電界効果トランジスタが並列接続される単位セルを、さらに複数並列接続する半導体装置である。そして、この単位セルを構成する電界効果トランジスタの複数のゲート電極同士を接続するゲートバス配線に接続され、複数の導電層が積層した構造を有するゲートパッド電極を備えている。さらに、隣接するゲートパッド電極間同士を接続し、これらのゲートパッド電極外周部の少なくとも一辺に沿って形成され、ゲートバッド電極を構成する複数の導電層の少なくとも一つの導電層で形成される抵抗体を備える。
図１は、本実施の形態の半導体装置の上面図である。図２は、本実施の形態の半導体装置を構成する単位ユニットの上面図である。単位ユニット５は、半導体基板上の素子分離領域４で囲まれる領域に形成されるソース電極２、ゲート電極１、ドレイン電極３を備えた電界効果トランジスタで構成されている。なお、半導体基板としては、例えば、ＳｉＣ基板上に結晶成長したＡｌＧａＮ／ＧａＮ半導体層を有する窒化物系半導体基板を用いることが可能である。
図３は、本実施の形態の半導体装置を構成する単位セルの上面図である。単位セル１０は、単位ユニット５を交互に複数並列に配置している。この単位セル１０には各単位ユニット５の複数のゲート電極１同士を接続するゲートバス配線６がある。また、複数のソース電極２同士を接続するソースバス配線７がある。また、複数のドレイン電極３同士を接続するドレインバス配線８がある。そして、ゲートバス配線６と接続し、信号入力の為のワイヤーをボンディングすることを目的としたゲートパッド用電極９が設けられている。
このゲートパッド用電極９は、例えば半導体基板と金属配線層の金属膜等の複数の導電層が積層されて形成されている。このように、複数の導電層が積層されて形成されることによってワイヤボンディング時の膜剥がれ等の不良を低減できるという利点がある。
そして、同一の層構造で構成され、隣接するゲートパッド電極９同士が、各ゲートパッド電極９外周部の少なくとも一辺に沿って形成された抵抗体１１と、抵抗間配線１２を介して接続される。これにより、隣接する単位ユニット５を構成するゲート電極１は、間接的に電気的に接続される。また、この抵抗体１１は、ゲートパッド電極９を構成する複数の導電層の少なくとも一つの導電層で形成される。
ここでは、抵抗体１１を半導体基板のシート抵抗成分で形成する場合を例に説明する。たとえば、窒化物系半導体基板を用いる、高周波高出力半導体素子として知られるＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（アルミニウム窒化ガリウム／窒化ガリウム 高電子移動度トランジスタ）の場合、構成する半導体基板が有するシート抵抗成分は、おおよそ５００Ω／□である。
抵抗体１１として設計値が１０Ωの場合、このＡｌＧａＮ／ＧａＮ−ＨＥＭＴ半導体基板では、幅１００ミクロンメーターのオーミック電極を間隔２マイクロメーターにて対向することで、１０Ωの抵抗が実現する。図４は、抵抗体部分の上面図である。このオーミック電極１３は、単位ユニット５を構成するソース電極２およびドレイン電極３と同一の構造を有している。
また、ソース電極２、ゲート電極１、ドレイン電極３を備えた電界効果トランジスタから成る単位ユニット５からなる半導体基板上の活性領域を周囲から電気的に絶縁する構造と同一の構造を用いて、抵抗体１１が形成される領域が周囲から電気的に絶縁される。
図５および図６は図１のＡＢ断面図である。図に示すように、ＧａＮ層１６上のＡｌＧａＮ層１７のシート抵抗成分が抵抗体１１に利用される。図５は、イオン注入による素子分離領域１４を適用した抵抗体を示す。この構造によれば、配線層形成の際の下地段差が軽減されるため、素子の微細化に好適である。また、図６はメサエッチング工程にメサ分離による素子分離手法を適用した抵抗体を示す。この構造によれば、製造工程が安価にできるという利点がある。
また隣接するゲートパッド電極９に形成した抵抗体１１を接続する抵抗間配線１２は、ゲートパッド電極９を構成する金属積層膜の少なくとも一部の金属層を用い、抵抗体１１間の接続経路は限定しない。つまり、新たに抵抗体１１を形成する為に、新規な工程を加える必要がない。さらに、抵抗体１１は、そのエリアペナルティを低減し、発熱する素子からの距離を確保するため、ゲートパッド電極９の外周形状の少なくとも一辺に沿って形成される。
本実施の形態のように、動作時に熱源となる活性領域から離れたゲートパッド電極９に沿って抵抗体１１を設けることで、特に高温動作時の熱の影響を効果的に防ぐことが可能である。一般にドレインパッド電極１９に対して、ゲートパッド電極９の方が動作時に熱源となる活性領域からの距離が遠く設置される。このため、ドレインパッド電極１９に抵抗体を設ける構造に対して、ゲートパッド電極９に沿って抵抗体１１を設けることで、熱の影響を効果的に防ぐことが可能になる。この構造は、抵抗体１１の信頼性向上に有効であり、結果的に半導体素子の高性能化に寄与する。
なお、抵抗体１１は、図１に示すように、ゲートパッド電極９に隣接するゲートパッド電極側の一辺に沿って形成されることが、ワイヤボンディング時の悪影響を避ける観点から望ましいが、必ずしもこの一辺に限らず、他の辺に沿って設けられるものであってもかまわない。
次に、本実施の形態の作用・効果を明確にするために、従来技術について図面を用いて簡単に説明する。図７は、従来技術の半導体装置の上面図である。この半導体装置では、隣接する単位セルのゲートバス配線６間に抵抗体１１を設ける。しかし、このゲートバス配線６間には上記の基板抵抗成分を用いた抵抗体はサイズ的に配置が不可能である。
図８および図９は、図７のＧＨ断面図である。すなわち、従来技術の半導体装置の抵抗体部分の断面図である。ＧａＡｓ（砒化ガリウム）を材料に用いた高周波高出力半導体装置では、図８に示すような構造を有した金属薄膜を抵抗体１１に多く用いる。しかが、高温環境下で高出力動作が要求されるＧａＮ（窒化ガリウム）を材料に用いた半導体装置では、熱源である単位ユニットから構成される活性領域近傍であるゲートバス配線６に、熱の影響を受けやすい金属薄膜抵抗を設けることは、結果的に半導体装置の特性に悪影響を与える。
また、抵抗体１１形成の他の手法として、図９に示すような高濃度にシリコン等をイオン注入することで低抵抗な活性領域を形成し、抵抗体１１として機能させる手法がある。しかし、ＧａＮ（窒化ガリウム）材料では活性化の為の１０００℃を超える高温熱処理が必要になり、また、この高温熱処理による半導体特性への悪影響も発生することから、この構造の実現は困難である。
次に、本実施の形態の第１の変形例の半導体装置について説明する。図１０は本変形例の半導体装置の上面図である。図１１は、図１０のＣＤ断面図である。すなわち、本変形例のソースパッド電極部分の断面図である。図１０に示すように、隣接するゲートパッド電極９間に、ソースバス配線７に配線を介して接続するワイヤボンディング用ソースパッド電極１８が存在する場合、図１１に示すように、このソースパッド電極１８とソースバス配線７を接続する配線２０をエアーブリッジ構造で空中配線化することで、前述の隣接するゲートパッド電極９に付加した抵抗体１１間を接続する抵抗間配線１２を設けることが出来る。
次に、本実施の形態の第２の変形例の半導体装置について説明する。図１２は本変形例の半導体装置の上面図である。図１３は、図１２のＥＦ断面図である。すなわち、ソースパッド電極部分の断面図を示す。隣接するゲートパッド電極９間に、ソースバス配線７に配線を介して接続し、かつ、裏面電極２３とバイアホール２２を介して接続されるバイアホール用ソースパッド電極が存在する場合である。本変形例によっても、実施の形態と同様の作用・効果を得ることが可能である。
以上、本実施の形態およびその変形例においては、隣接するボンディング用電極に接続される単位セルを構成するゲート電極は、高温動作時においても影響を受けない抵抗体を介して接続され、この抵抗体によって隣接する単位セル間に生じるループの総合利得を抵抗体によって減少することが可能である。したがって、高周波特性の不均一動作を抵抗体によって吸収し、発振の発生を抑えることが出来る。よって、高周波高出力半導体デバイスの高性能化に効果的である。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置等に関わる要素を適宜選択して用いることができる。
実施の形態においては主に、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴについて説明したが、本発明は、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴに限ったものではなく、高周波半導体装置全般に関わる内容である。
また、実施の形態においては、抵抗体として半導体基板のシート抵抗を用いる場合を例に説明した。耐熱性の観点からは半導体基板のシート抵抗を用いることが望ましいが、金属配線に使われる金属層を抵抗体として用いることも可能である。たとえば、Ｗ（タングステン）系材料、Ｔａ（タンタル）系材料、Ｔｉ（チタン）系材料、Ｃｒ（クロム）系材料等を適用することが可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置は本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
実施の形態の半導体装置の上面図である。 実施の形態の半導体装置の半導体装置を構成する単位ユニットの上面図である。 実施の形態の半導体装置を構成する単位セルの上面図である。 実施の形態の半導体装置の抵抗体部分の上面図である。 図１のＡＢ断面図である。 図１のＡＢ断面図である。 従来技術の半導体装置の上面図である。 図７のＧＨ断面図である。 図７のＧＨ断面図である。 実施の形態の第１の変形例の半導体装置の上面図である。 図１０のＣＤ断面図である。 実施の形態の第２の変形例の半導体装置の上面図である。 図１２のＥＦ断面図である。
符号の説明
１ ゲート電極
２ ソース電極
３ ドレイン電極
４ 素子分離領域
５ 単位ユニット
６ ゲートバス配線
７ ソースバス配線
８ ドレインバス配線
９ ゲートパッド電極
１０ 単位セル
１１ 抵抗体
１２ 抵抗間配線
１３ オーミック電極
１４ イオン注入による素子分離領域
１６ ＧａＮ層
１７ ＡｌＧａＮ層
１８ ソースパッド電極
１９ ドレインパッド電極
２０ エアーブリッジ配線
２１ 半導体基板
２２ バイアホール
２３ 裏面配線

Claims (4)

  1. 窒化物系半導体基板上に形成される複数の電界効果トランジスタが並列接続される単位セルを、さらに複数並列接続する半導体装置において、
    前記単位セルを構成する前記電界効果トランジスタの複数のゲート電極同士を接続するゲートバス配線に接続され、前記ゲートバス配線よりも前記ゲート電極からの距離が離れたゲートパッド電極と、
    前記ゲートパッド電極外周部の少なくとも一辺に沿って形成され、前記窒化物系半導体基板で形成される抵抗体と、
    隣接する２個の前記ゲートパッド電極のそれぞれに設けられる前記抵抗体の間を接続する金属層と、
    を有することを特徴とする半導体装置。
  2. 前記抵抗体が、前記ゲートパッド電極に隣接するゲートパッド電極側の一辺に沿って形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記抵抗体は、イオン注入により他の素子と絶縁される前記窒化物系半導体基板上の領域に形成され、互いに対向するオーミック電極間に形成されることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記抵抗体は、メサ分離により他の素子と絶縁される前記窒化物系半導体基板上の領域に形成され、互いに対向するオーミック電極間に形成されることを特徴とする請求項１または請求項２記載の半導体装置。
JP2008249639A 2008-09-29 2008-09-29 半導体装置 Active JP5550224B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008249639A JP5550224B2 (ja) 2008-09-29 2008-09-29 半導体装置
US12/561,882 US8169035B2 (en) 2008-09-29 2009-09-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249639A JP5550224B2 (ja) 2008-09-29 2008-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2010080815A JP2010080815A (ja) 2010-04-08
JP5550224B2 true JP5550224B2 (ja) 2014-07-16

Family

ID=42056471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008249639A Active JP5550224B2 (ja) 2008-09-29 2008-09-29 半導体装置

Country Status (2)

Country Link
US (1) US8169035B2 (ja)
JP (1) JP5550224B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550316B2 (ja) * 2009-12-10 2014-07-16 株式会社東芝 半導体装置の製造方法および半導体装置
JP5728258B2 (ja) 2011-03-10 2015-06-03 株式会社東芝 半導体装置
WO2017176287A1 (en) 2016-04-08 2017-10-12 Power Integrations, Inc. Integrated resistor for semiconductor device
US9991373B1 (en) 2016-12-06 2018-06-05 Infineon Technologies Ag Semiconductor device
US9929107B1 (en) 2016-12-06 2018-03-27 Infineon Technologies Ag Method for manufacturing a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248440A (ja) * 1990-02-26 1991-11-06 Nec Corp 高出力ＧａＡｓ電界効果トランジスタ
JPH0411743A (ja) * 1990-04-28 1992-01-16 Nec Corp 半導体装置
JP2800566B2 (ja) * 1991-07-23 1998-09-21 日本電気株式会社 電界効果トランジスタおよび高周波信号発振器および周波数変換回路
JPH07111271A (ja) * 1993-10-08 1995-04-25 Nec Corp 高出力電界効果トランジスタ
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法
JP3269475B2 (ja) * 1998-02-16 2002-03-25 日本電気株式会社 半導体装置
US6545543B2 (en) * 2001-07-06 2003-04-08 Remec, Inc. Small aspect ratio MMIC power amplifier layout
JP4870644B2 (ja) * 2006-12-05 2012-02-08 韓國電子通信研究院 ミリメートル波帯域制御回路用高隔離度スイッチ素子

Also Published As

Publication number Publication date
JP2010080815A (ja) 2010-04-08
US8169035B2 (en) 2012-05-01
US20100078732A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP4316597B2 (ja) 半導体装置
US8610507B2 (en) Power amplifier
JP2012190980A (ja) 半導体装置
JP5550224B2 (ja) 半導体装置
JP2012023210A (ja) 半導体装置
JP6615414B1 (ja) 高周波増幅器および高周波増幅器モジュール
JP7380310B2 (ja) 電界効果トランジスタ及び半導体装置
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
WO2008007466A1 (en) Semiconductor device for high frequency
JP7456517B2 (ja) トランジスタ
US7755112B2 (en) Field effect transistor with air bridge
JP2010183100A (ja) 半導体増幅器
JP2013206942A (ja) 半導体装置
JP2008042184A (ja) 高周波用半導体装置
JP2005026434A (ja) 半導体装置
JP2008066657A (ja) 半導体装置およびその製造方法
JP2008112793A (ja) 高周波用半導体装置
US20230124581A1 (en) Transistor device structure with angled wire bonds
US11728419B2 (en) High electron mobility transistor
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JP5318051B2 (ja) 半導体装置
JP2007103391A (ja) 半導体増幅器
CN107919856B (zh) 半导体装置
JP2007129078A (ja) 半導体装置、電子機器及び実装方法
JP2024004022A (ja) 電力増幅器の設計方法、電力増幅器の製造方法、および電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R151 Written notification of patent or utility model registration

Ref document number: 5550224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151