JP5949121B2

JP5949121B2 - 半導体装置

Info

Publication number: JP5949121B2
Application number: JP2012108599A
Authority: JP
Inventors: 宗山天清
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-05-10
Filing date: 2012-05-10
Publication date: 2016-07-06
Anticipated expiration: 2032-05-10
Also published as: JP2013236013A

Description

本発明は、ＧａＮを主成分とする電界効果型トランジスタ（ＧａＮ系ＦＥＴ）を備える半導体装置に関する。

近年、マイクロ波帯の高出力固体増幅器として、ＧａＡｓ系ＦＥＴと比較して高耐圧で大電流のＧａＮ系ＦＥＴの開発が盛んに行われ、製品化も進んでいる。このＧａＮ系ＦＥＴでは、ショットキー層（電子供給層）をＡｌＧａＮで構成し、チャネル層（電流走行層）をＧａＮで構成して、電子供給層とチャネル層を分離して高速化を図るＨＥＭＴ（高移動度ＦＥＴ）が用いられる。

ＨＥＭＴでは、ＡｌＧａＮ／ＧａＮ界面の格子整合ずれに起因した内部応力によるピエゾ効果により、ＡｌＧａＮ側で電子が自然と放出される。このため、ＡｌＧａＮ層にドーピングを行わなくても高い電子濃度が得られる。なお、外側からチップ全体に応力を付加することでも電子の放出又は吸収が起きて電流の増加又は減少が生じることが報告されている（例えば、非特許文献１参照）。

ＪｕｎｇｗｏｏＪｏｈ，ＭＩＴ博士論文，２００９

高出力のＧａＮ系ＦＥＴでは、放熱が重要であるため、熱伝導率が高くＧａＮとの格子不整合が比較的小さなＳｉＣ基板がよく用いられる。しかし、一般のＦＥＴでは温度上昇に伴って電流が減少するが、移動度の高いＨＥＭＴではその傾向はあまり無い。従って、高出力のＧａＮ系ＦＥＴでは、ＳｉＣ基板を用いても、定常動作では１００Ｗ程度で熱破壊に至る。この問題を解消するには動作環境を冷やして温度を下げればよいが、コストがかかる。また、高出力動作を維持した状態では温度上昇が進み、出力が変化せずとも容易に破壊に至る。

本発明は、上述のような課題を解決するためになされたもので、その目的は熱破壊を防ぐことができる半導体装置を得るものである。

本発明に係る半導体装置は、基板と、前記基板上に設けられた電界効果型トランジスタと、前記基板の裏面に接着され、前記基板より大きい熱膨張率の材料からなる応力板とを備え、前記電界効果型トランジスタは、前記基板上に設けられたＧａＮ電流走行層と、前記ＧａＮ電流走行層上に設けられたＡｌＧａＮ電子供給層と、前記ＡｌＧａＮ電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極とを有し、前記基板と前記応力板との熱膨張率の違いにより前記ＧａＮ電流走行層及び前記ＡｌＧａＮ電子供給層に印加される圧縮応力が温度の上昇に従って大きくなることを特徴とする。

本発明により、熱破壊を防ぐことができる。

本発明の実施の形態１に係る半導体装置を示す断面図である。本発明の実施の形態１に係る電界効果型トランジスタを示す断面図である。本発明の実施の形態２に係る半導体装置を示す平面図である。本発明の実施の形態２に係る半導体装置を示す断面図である。本発明の実施の形態３に係る半導体装置を示す断面図である。本発明の実施の形態４に係る半導体装置を示す平面図及び断面図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。ＳｉＣ基板１上にＧａＮ系ＦＥＴ２が設けられている。ＳｉＣ基板１の裏面に応力板３が接着されている。接着方法はどんなものでも構わないが、変形時に互いに歪応力を加えられるほどの密着性が求められる。

応力板３はＳｉＣ基板１より大きい熱膨張率の材料からなる。ＳｉＣ（線膨張係数６．６）よりも熱膨張率の大きな材料は、Ａｕ（線膨張係数１４．２）やＦｅ（線膨張係数１１．８）等の金属など数多く存在する。

図２は、本発明の実施の形態１に係る電界効果型トランジスタを示す断面図である。ＳｉＣ基板１上にＧａＮ電流走行層４が設けられている。ＧａＮ電流走行層４上にＡｌＧａＮ電子供給層５が設けられている。ＡｌＧａＮ電子供給層５上にゲート電極６、ソース電極７、及びドレイン電極８が設けられている。

高出力時に装置が高温になった際に、ＳｉＣ基板１と応力板３との熱膨張率の違いにより、発熱領域を中心にＳｉＣ基板１が下側に凸に反る。このバイメタル効果によってＧａＮ電流走行層４及びＡｌＧａＮ電子供給層５に印加される圧縮応力が温度の上昇に従って大きくなって、ピエゾ効果により電子吸収が起こる。これにより、温度が上昇すると電流が低下して出力も低下されるという負のフィードバックが生じ、熱破壊を防ぐことができる。

実施の形態２．
図３及び図４は、それぞれ本発明の実施の形態２に係る半導体装置を示す平面図及び断面図である。この半導体装置はディスクリートトランジスタである。ＧａＮ電流走行層４にアイソレーション注入で区切られたチャネル領域９が設けられている。チャネル領域９上でくし型のソース電極７のフィンガーとくし型のドレイン電極８のフィンガーが交互に配置され、両者の間にくし型のゲート電極６のフィンガーが配置されている。

トランジスタの動作時にチャネル領域９に電流が流れて発熱する。このチャネル領域９の周辺部では領域外に熱が逃げるが、中央部では熱が逃げずに温度が上昇する。そこで、本実施の形態では、ＧａＮ系ＦＥＴ２の周辺部の直下において応力板３に空隙１０（スリット）を設けている。これより、周辺部に比べて中央部に優先的にピエゾ効果による電流減少が生じるため、基板内の温度を均一に近づけることができる。

実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置を示す断面図である。応力板３は、熱膨張率の異なる材料からなる複数の応力板３ａ，３ｂ，３ｃを有する。これらの応力板３ａ，３ｂ，３ｃの熱膨張率はＳｉＣ基板１の周辺部から中央部に向かって高くなる。これより、周辺部に比べて中央部に優先的にピエゾ効果による電流減少が生じるため、基板内の温度を均一に近づけることができる。また、周辺部の方が中央部よりも電流密度が大きくなるため、両者の電流経路の長さの違いを電流密度の違いで相殺し、外部回路との整合が取りやすくなる。

なお、応力板３の材料を、複数の物質からなり、それらの物質の比率によって膨張率が変化する材料としてもよい。例えば、ニッケル−銅−鉄をバインダ層としたタングステン焼結合金であれば、物質の比率によって線膨張係数が１５％程度変化する。このような材料の構成物質の比率を変えて、応力板３の熱膨張率がＳｉＣ基板１の周辺部から中央部に向かって高くなるようにする。これにより上記と同様の効果を得ることができる。

実施の形態４．
図６は、本発明の実施の形態４に係る半導体装置を示す平面図及び断面図である。本実施の形態の半導体装置は複数段のＧａＮ系ＦＥＴを持つＭＭＩＣチップである。前段ＦＥＴ１１は入力信号を増幅する。後段ＦＥＴ１２は、前段ＦＥＴ１１の出力信号を増幅する。この場合には、入力電力が低く温度が上昇しない前段ＦＥＴ１１に比べて、入力電力が大きく温度が上昇する後段ＦＥＴ１２において、反り応力が優先的に働く。この結果、必要な後段ＦＥＴの出力のみを低下させることができる。

１ＳｉＣ基板（基板）
２ＧａＮ系ＦＥＴ（電界効果型トランジスタ）
３応力板
４ＧａＮ電流走行層
５ＡｌＧａＮ電子供給層
６ゲート電極
７ソース電極
８ドレイン電極
１０空隙
１１前段ＦＥＴ（第１の電界効果型トランジスタ）
１２後段ＦＥＴ（第２の電界効果型トランジスタ）

Claims

基板と、
前記基板上に設けられた電界効果型トランジスタと、
前記基板の裏面に接着され、前記基板より大きい熱膨張率の材料からなる応力板とを備え、
前記電界効果型トランジスタは、
前記基板上に設けられたＧａＮ電流走行層と、
前記ＧａＮ電流走行層上に設けられたＡｌＧａＮ電子供給層と、
前記ＡｌＧａＮ電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極とを有し、
前記基板と前記応力板との熱膨張率の違いにより前記ＧａＮ電流走行層及び前記ＡｌＧａＮ電子供給層に印加される圧縮応力が温度の上昇に従って大きくなることを特徴とする半導体装置。
前記応力板は、前記電界効果型トランジスタの周辺部の直下において空隙を有することを特徴とする請求項１に記載の半導体装置。
前記応力板の熱膨張率は前記基板の周辺部から中央部に向かって高くなることを特徴とする請求項１に記載の半導体装置。
前記電界効果型トランジスタは、入力信号を増幅する第１の電界効果型トランジスタと、前記第１の電界効果型トランジスタの出力信号を増幅する第２の電界効果型トランジスタとを有することを特徴とする請求項１〜３の何れか１項に記載の半導体装置。