JP5553997B2 - トランジスタおよびその製造方法 - Google Patents

トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5553997B2
JP5553997B2 JP2009025911A JP2009025911A JP5553997B2 JP 5553997 B2 JP5553997 B2 JP 5553997B2 JP 2009025911 A JP2009025911 A JP 2009025911A JP 2009025911 A JP2009025911 A JP 2009025911A JP 5553997 B2 JP5553997 B2 JP 5553997B2
Authority
JP
Japan
Prior art keywords
electrode
transistor
gate electrode
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009025911A
Other languages
English (en)
Other versions
JP2010182924A (ja
Inventor
秀介 賀屋
成明 池田
江 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2009025911A priority Critical patent/JP5553997B2/ja
Publication of JP2010182924A publication Critical patent/JP2010182924A/ja
Application granted granted Critical
Publication of JP5553997B2 publication Critical patent/JP5553997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体を用いたトランジスタおよびその製造方法に関する。
GaN、AlGaN等の窒化物系化合物半導体を用いた半導体装置、例えば電界効果トランジスタ(FET:Field Effect Transistor)などのトランジスタは、次世代パワーデバイスとして期待されている。従来の窒化物系化合物半導体、例えばGaN系半導体を用いたデバイスにおいては、GaNの結晶成長が容易なサファイヤ基板やSiC基板を用いて、デバイスが作製されていた。
ところで、サファイヤ基板やSiC基板は基板自体が高価であるため、大口径化が可能で、かつ安価なSi基板を利用することが検討されている。しかし、SiはサファイヤやSiCに比べて、窒化物系化合物半導体(例えばGaN)との熱膨張係数差、格子定数差が大きいため、結晶成長が難しく、Si基板上に成長した窒化物系化合物半導体は、例えばサファイヤ基板上に形成した窒化物系化合物半導体に比べて結晶性が悪くなる傾向がある。このため、Si基板上の窒化物系化合物半導体を用いて、例えば電界効果トランジスタ(FET)などのデバイスを作製した場合、このデバイスに高電圧を印加すると、リーク電流が大きくなってしまうという問題があった。
窒化物系化合物半導体を用いたデバイスにおけるリーク電流を低減する技術として、特許文献1には、GaN系半導体においてゲート電極と半導体層との間のバリア層を電子供給層よりも電子親和力が小さいAlNで形成することによって、ゲートリーク電流を低減することが記載されている。特許文献2には、ゲート電極がSiを含んでおり、GaN層とゲート電極間にAlを介在させることが記載されている。特許文献3には、ドライエッチングで化合物半導体層の表面に生じたダメージを窒素プラズマで表面処理することにより回復することが示されている。
特開2005−183551号公報 特開2004−247709号公報 特開2004−186679号公報
しかし、特許文献1〜3は、いずれもゲート電極でのリーク電流を抑制するものであり、ゲートリークは、特に高周波用FETにおいての課題であった。しかし、ソース−ドレイン間に高電圧を印加するパワーデバイス用途においては、上記のゲートリークに加えて、ソース−ドレイン間でもリーク電流が流れてしまうと言うことが判明した。つまり、シリコン基板上の窒化物系化合物半導体等、結晶性が悪い場合、ソース−ドレイン間に高電圧を印加した場合、ゲート電極をオフにしている状態でもリーク電流が流れてしまうという問題があった。
上記課題に鑑みて、本発明は、以下の構成をもって課題を解決する。
(1)基板上の窒化物系化合物半導体の表面に、ゲート電極、ソース電極、ドレイン電極がそれぞれ形成されているトランジスタであって、前記ゲート電極と接続され、前記ソース電極または前記ドレイン電極の少なくとも一方を囲む補助電極を備えていることを特徴とするトランジスタ。
(2)前記補助電極は、幅が0.1〜100μmであることを特徴とする(1)項記載のトランジスタ。
(3)前記ゲート電極は、パッド部とフィンガー部を有し、前記補助電極は、前記フィンガー部よりも厚いことを特徴とする(1)または(2)に記載のトランジスタ。
(4)基板上に形成された窒化物系化合物半導体の表面に、ゲート電極、ソース電極、およびドレイン電極を備えたトランジスタの製造方法であって、前記ゲート電極と接続され、前記ソース電極または前記ドレイン電極の少なくとも一方を囲む補助電極を、前記ゲート電極と同時に形成することを特徴とする、トランジスタの製造方法。
本発明のトランジスタは、ソース電極またはドレイン電極の少なくとも一方が、ゲート電極に接続された補助電極によってその周囲を囲まれているため、窒化物系化合物半導体の表面に形成されたソース電極−ドレイン電極間のリーク電流を低減することができる。また、本発明のトランジスタの製造方法によれば、補助電極は、ゲート電極と同時に形成することができるため、新たな工程を追加する必要がなく、シリコン基板上の窒化物系化合物半導体トランジスタの製造コストを低減することができる。
本発明の第1の実施形態に係るトランジスタの上面模式図である。 図1(c)に示されるトランジスタのドレイン−ソース間の電圧(Vds)と、各電極でのリーク電流(I、I、I)との関係を示すグラフである。 本発明に用いられる高電子移動度トランジスタ(High electron mobility transistor:HEMT)の一般的な断面模式図である。 トランジスタのソース−ドレイン間にゲート電極のフィンガーを配置した上面の一例を示す概念図である。 図4に示されるトランジスタ200のソース−ドレイン間の電圧(Vds)と各電極でのリーク電流(I、I、I)との関係を示すグラフである。 本発明の第2の実施形態に係るトランジスタの上面模式図である。 本発明の第2の実施形態に係るトランジスタのゲート電極部分の上面模式図である。 本発明の第3の実施形態に係るトランジスタの(a)上面模式図及び、(b)(a)におけるI−I´断面図である。
本発明の好ましい実施の態様について、図面を用いて詳細に説明する。
(第1の実施形態)
本発明の第1の実施形態に係るトランジスタについて説明する。図1(a)〜(c)は、本発明の第1の実施形態に係るトランジスタの上面模式図を示している。図1において、1A〜1Cはトランジスタであり、シリコン基板(図示せず)上の窒化物系化合物半導体層11の表面に、ゲート電極12、ソース電極13、ドレイン電極14がそれぞれ形成されている。また、ソース電極13またはドレイン電極14の少なくとも一方は、ゲート電極に電気的に接続された補助電極15で囲まれている。図1(a)は、ソース電極13が補助電極15で囲まれている例、図1(b)は、ドレイン電極14が補助電極15で囲まれている例、図1(c)はソース電極13およびドレイン電極14がそれぞれ補助電極15で囲まれている例をそれぞれ示す。
図2は、図1(c)に示されるトランジスタ1Cのドレイン−ソース間の電圧(Vds)と、ドレイン電極のリーク電流(I)、ゲート電極のリーク電流(I)、ソース電極のリーク電流(I)との関係を示している。なお、縦軸の3.00E−06は、3.00×10−6、2.00E−06は、2.00×10−6、1.00E−06は、1.00×10−6、−1.00E−06は、−1.00×10−6、−2.00E−06は、−2.00×10−6、−3.00E−06は、−3.00×10−6を示している。
また、図3は、本発明に用いられる高電子移動度トランジスタ(High electron mobility transistor:HEMT)の一般的な断面模式図を示している。このトランジスタ100は、シリコン等からなる基板10上に、それぞれ窒化物系化合物半導体からなるバッファ層111、電子走行層113、および該電子走行層113よりもバンドギャップの大きい電子供給層115を備えている。電子供給層115上には、該電子供給層115にショットキー接続するゲート電極12、及びオーミック接続するソース電極13、ドレイン電極14を備えている。ゲート電極12、ソース電極13、ドレイン電極14は、それぞれが第1の電源121、および第2の電源123を介して電気的に接続されている。このトランジスタ100は、電子走行層113及び電子供給層115のヘテロ接合構造によって、接合界面直下に高キャリア濃度、高電子移動度を持つ2次元電子ガス(2DEG:2 Dimensional Electron Gas)層が形成され、この2DEGがトランジスタ100のキャリアとして動作する。
図2の縦軸は、図3のそれぞれの電極のリーク電流(I、I、I)の矢印の方向をリーク電流の正の値として示している。
本発明の実施形態に係るトランジスタ1Cは、ドレイン−ソース間電圧(Vds)を0〜200Vの範囲で変化させた結果、リーク電流(I)はVdsの増加に従って徐々に増加する傾向があるが、最大で約0.8μAであり、良好な特性が得られている。このような特性が得られるのは、ソース電極13の外周部を補助電極15で囲うことで、補助電極15に接する窒化物系化合物半導体11に空乏層(図示せず)が形成され素子の外側の領域(ゲート電極によって遮断されない領域)からのリーク電流経路を遮断することができたことによるものと推測される。なお、図1(a)、図1(b)のトランジスタについても同様の試験を実施したが、リーク電流の値はほぼ図2のグラフと同様であった。
ここで、比較のために、トランジスタのソース−ドレイン間のみにゲート電極のフィンガー部を配置し、補助電極を設けない例について説明する。図4は、従来のトランジスタを示す(a)上面模式図及び、(b)(a)におけるI−I´断面模式図である。
図4(a)に示すように、トランジスタ200は、基板(図示せず)上の窒化物系化合物半導体層21に形成するもので、その表面には、ゲート電極22、ソース電極23、ドレイン電極24がそれぞれ形成されている。このトランジスタ200は、ゲート電極22がパッド部22Aとフィンガー部22Bで形成され、フィンガー部22Bが、ソース電極23とドレイン電極24との間に配置されているが、ソース電極23または/およびドレイン電極24を包囲する溝部29を、補助電極に代えて備えている。
また、図4(b)に示すように、トランジスタ200は、図3に示すトランジスタ100と同様に窒化物系化合物半導体からなる積層構造を備えたHFETである。ここで、トランジスタ200は、補助電極に代えて、電子供給層215の表面から、少なくとも電子供給層215と電子走行層213との界面近傍に達する溝部29を備えている。このような溝部29が形成された部分では、2DEG層が途切れているため、ゲート電極22以外の部分で電流が流れ、ソース−ドレイン間で導通することを防止している。
図4に示されるトランジスタ200のソース−ドレイン間の電圧(Vds)とそれぞれの電極のリーク電流(I、I、I)の関係のグラフを、図5に示す。図5のグラフは、図2のグラフと同様、ドレイン−ソース間電圧を0〜200Vの範囲で変化させた場合のそれぞれのリーク電流の値の変化を示している。
図5のグラフに示すように、ドレイン−ソース間電圧が100Vを越えた付近から急激にドレイン電極のリーク電流(I)が増加し始め、ドレイン−ソース間電圧が200Vのときに、およそ17μAのリーク電流が発生した。また、このドレイン電極のリーク電流(Id)の増加に伴って、ソース電極のリーク電流(Is)が減少していることから、ドレイン−ソース間に高い電圧をかけたことによってゲート電極を通る経路以外の経路、例えば、図3における電子走行層113及びバッファ層111を経由するドレイン−ソース間のリーク電流が増加しているのが分かる。
すなわち、本発明の第1の実施形態に係るトランジスタ1A〜1Cでは、ソース電極13またはドレイン電極14の外周部を、ゲート電極12に接続された補助電極15で囲うことで、ドレイン電極(またはソース電極)のリーク電流が発生する経路を遮断し、効果的にリーク電流を抑制できることがわかる。
なお、図1に示される本発明の第1の実施形態に係るトランジスタ100は、補助電極15の短手方向の幅を、それぞれ0.1μm以上とすることが好ましい。補助電極15の幅をこのような値にすることで補助電極15下の窒化物系化合物半導体の空乏層を所定の深さまで形成することができ、リーク電流をより効果的に抑制することができる。補助電極15の幅が0.1μmよりも細い場合、短チャネル効果によってリーク電流を遮断する効果が低下する。
また、補助電極15の幅が100μmよりも太いとチップ面積の増大が顕著になるため、100μm以下であることが好ましい。
また、補助電極15の厚さがゲート電極12のフィンガー部よりも薄い、又は同じ厚さの場合、補助電極15の抵抗が相対的に大きくなり、時定数が大きくなるため、ゲート電極のパッド部から遠い部分では、ゲート電極12に電圧を印加してから補助電極15全体が所定の電圧(ゲート電極と同じ電圧)に至るまでの時間がパッド部から近い部分と比べて長くなる。ドレイン−ソース間に高電圧が印加された状態では、この時間差によってリーク電流が発生してしまい、素子が破壊されるおそれがある。この時間差を小さくするためには、補助電極15の抵抗を下げればよく、そのためには、補助電極15の断面積を、ゲート電極を構成するフィンガー部の断面積よりも大きくすることが好ましい。なお、補助電極15の断面積は、短手方向の幅、長さ等に応じて適宜設定することができる。
(第2の実施形態)
次に、本発明の第2の実施形態に係るトランジスタについて説明する。図6は、本発明の第2の実施形態に係るトランジスタ300の上面模式図を示している。図6において、トランジスタ300は、基板(図示せず)上の窒化物系化合物半導体層31の表面に、ゲート電極32、ソース電極33、ドレイン電極34がそれぞれ形成されている。ゲート電極32は、パッド部32A、フィンガー部32Bを有する。ソース電極33は、パッド部33A、フィンガー部33Bを有する。ドレイン電極34は、パッド部34A、フィンガー部34Bを有する。
本実施形態において、ドレイン電極34は、ゲート電極32およびゲート電極32と接続された補助電極35で外周を囲まれている。なお、図5におけるゲート電極32の破線部は、ゲート電極のフィンガー部32Bの一部同士と、ゲート電極のフィンガー部32Bとゲート電極のパッド部32Aとの連結部分32Cであり、ソース電極のフィンガー部33Bの上に絶縁膜(図示せず)を介して存在している。
次に、本発明の第2の実施形態に係るトランジスタのゲート電極部分の上面模式図を図7に示す。図7において、ゲート電極32は、パッド部32A、フィンガー部32B、フィンガー部32B同士およびパッド部32Aとフィンガー部32Bとを連結する連結部分32Cを有する。また、本実施の形態のトランジスタ300は、ゲート電極32に電気的に接続され、かつドレイン電極(図示しない)の外周を囲む補助電極35を備えている。
ここで、補助電極35および連結部分32Cをフィンガー部32Bよりも厚く形成することが好ましく、フィンガー部32B以外の部分を厚く形成することがより好ましい。
(第3の実施形態)
次に、本発明の第3の実施形態に係るトランジスタについて説明する。図8は、本発明の第3の実施形態に係るトランジスタ400の(a)上面模式図及び(b)図8(a)におけるII−II´断面図である。図8(a)に示すように、トランジスタ400は、図1(c)に示すトランジスタ1Cと同様に、ソース電極43およびドレイン電極44がそれぞれゲート電極42に接続された補助電極45で囲まれている。また、図8(b)に示すように、トランジスタ400は、基板40上に順に形成されたバッファ層411、動作層413、電子供給層415を備えた窒化物系化合物半導体層41を備えている。ここで、トランジスタ400は、ソース電極43およびドレイン電極44を囲み、電子供給層415の表面から動作層413と電子供給層415との界面近傍に至る溝部49を更に備えている。
この溝部49により、ゲート電極42の下を除くソース電極43及びドレイン電極44の周囲の2DEG層が形成されなくなり、これによって2DEG層を介したソース−ドレイン間の導通を防止することができると共に、補助電極45によって2DEG層を介する経路以外のリーク電流を低減することができるため、更にソース−ドレイン間のリーク電流を抑制することができる。
以上、本発明の好ましい実施形態を説明したが、本発明の実施の態様は、上述の実施形態に限られるものではなく、特許請求の範囲に記載された技術的事項の範囲内で、適宜変更可能であることはいうまでもない。
また、本発明は、窒化物系化合物半導体からなるトランジスタの具体的な構成は特に限定されず高電子移動度トランジスタ(High electron mobility transistor:HEMT)、接合型電界効果トランジスタ(Junction Gate FET:JFET)、MOSFET(Metal Oxide Semiconductor FET )等、様々なトランジスタに用いることができる。
1A〜1C、100、200、300、400 トランジスタ
10、20、40 基板
11、21、31、41 窒化物系化合物半導体層
12、22、32、42 ゲート電極
15、35、45 補助電極
22A、32A、42A (ゲート電極の)パッド部
22B、32B、42B (ゲート電極の)フィンガー部
32C、52C (ゲート電極の)連結部分
13、23、33、43 ソース電極
33A、43A (ソース電極の)パッド部
33B、43B (ソース電極の)フィンガー部
14、24、34、44 ドレイン電極
34A、44A (ドレイン電極の)パッド部
34B、44B (ドレイン電極の)フィンガー部
29、49 溝部
111、211、411 バッファ層
113、213、413 電子走行層
115、215、415 電子供給層
121 第1の電源
123 第2の電源

Claims (5)

  1. 基板上の窒化物系化合物半導体の表面に、ゲート電極、ソース電極、ドレイン電極がそ
    れぞれ形成されているトランジスタであって、
    前記ゲート電極と接続され、前記ソース電極または前記ドレイン電極の少なくとも一方
    を囲む補助電極を備え
    前記ゲート電極は、パッド部とフィンガー部を有し、
    前記補助電極の厚さは、前記フィンガー部の厚さよりも厚いことを特徴とするトランジ
    スタ。
  2. 前記窒化物系化合物半導体は、バッファ層、動作層、電子供給層を備え、
    前記ソース電極および前記ドレイン電極と前記補助電極との間に、電子供給層の表面か
    ら動作層と電子供給層との界面近傍に至る溝部を有することを特徴とする請求項1に記載
    のトランジスタ。
  3. 前記補助電極は、幅が0.1〜100μmであることを特徴とする請求項1または2に
    記載のトランジスタ。
  4. 前記補助電極の断面積は、前記フィンガー部の断面積よりも大きいことを特徴とする請
    求項1〜3のいずれか一項に記載のトランジスタ。
  5. 基板上に形成された窒化物系化合物半導体の表面に、ゲート電極、ソース電極、および
    ドレイン電極を備えたトランジスタの製造方法であって、
    前記ゲート電極と接続され、前記ソース電極または前記ドレイン電極の少なくとも一方
    を囲む補助電極を、前記ゲート電極と同時に形成し、
    前記ゲート電極は、パッド部とフィンガー部を有し、
    前記補助電極の厚さは、前記フィンガー部の厚さよりも厚く形成することを特徴とする
    、トランジスタの製造方法。
JP2009025911A 2009-02-06 2009-02-06 トランジスタおよびその製造方法 Active JP5553997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009025911A JP5553997B2 (ja) 2009-02-06 2009-02-06 トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025911A JP5553997B2 (ja) 2009-02-06 2009-02-06 トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010182924A JP2010182924A (ja) 2010-08-19
JP5553997B2 true JP5553997B2 (ja) 2014-07-23

Family

ID=42764247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025911A Active JP5553997B2 (ja) 2009-02-06 2009-02-06 トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5553997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398473B2 (en) 2020-01-09 2022-07-26 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5620767B2 (ja) 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
WO2012111393A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 半導体装置
JP5966840B2 (ja) 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
JP6107085B2 (ja) 2012-11-22 2017-04-05 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
US9054027B2 (en) * 2013-05-03 2015-06-09 Texas Instruments Incorporated III-nitride device and method having a gate isolating structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142512A (ja) * 1993-11-12 1995-06-02 Hitachi Ltd 半導体装置
JPH07201887A (ja) * 1994-01-07 1995-08-04 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2009054632A (ja) * 2007-08-23 2009-03-12 Fujitsu Ltd 電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398473B2 (en) 2020-01-09 2022-07-26 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2010182924A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
JP6240898B2 (ja) 半導体装置
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
JP5668085B2 (ja) セグメント化ゲートを有するパワートランジスタ
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
US20070126026A1 (en) Semiconductor device
JP2007180143A (ja) 窒化物半導体素子
US9276098B2 (en) High electron mobility transistor and method of manufacturing the same
EP2157612B1 (en) Semiconductor device
JP2008235613A (ja) 半導体装置
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP2008112868A (ja) 半導体装置およびその製造方法
JP5553997B2 (ja) トランジスタおよびその製造方法
JP2011114269A (ja) 半導体装置
JP6901880B2 (ja) 窒化物半導体装置
JP2008098455A (ja) 半導体装置
WO2012008141A1 (ja) 電界効果トランジスタ
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
US10312095B1 (en) Recessed solid state apparatuses
US8304774B2 (en) Transistor and method for fabricating the same
WO2017098603A1 (ja) 窒化物半導体装置
CN110911490A (zh) 半导体装置
TWI701840B (zh) 增強型高電子遷移率電晶體元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140528

R151 Written notification of patent or utility model registration

Ref document number: 5553997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350