CN110911490A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110911490A
CN110911490A CN201910171830.3A CN201910171830A CN110911490A CN 110911490 A CN110911490 A CN 110911490A CN 201910171830 A CN201910171830 A CN 201910171830A CN 110911490 A CN110911490 A CN 110911490A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
drain electrode
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910171830.3A
Other languages
English (en)
Other versions
CN110911490B (zh
Inventor
齐藤泰伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110911490A publication Critical patent/CN110911490A/zh
Application granted granted Critical
Publication of CN110911490B publication Critical patent/CN110911490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式提供一种抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；第二氮化物半导体层，设于第一氮化物半导体层上，带隙比第一氮化物半导体层大；设于第二氮化物半导体层上的源极电极；设于第二氮化物半导体层上的漏极电极；设于源极电极与漏极电极之间的栅极电极；以及在漏极电极与栅极电极之间的第二氮化物半导体层上与漏极电极分离地设置的p型的第三氮化物半导体层。

Description

半导体装置
相关申请
本申请享受以日本专利申请2018－173396号(申请日：2018年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在用于开关电源、逆变器电路等的开关元件中，要求低导通电阻与高耐压的兼顾。迄今为止主要用于开关元件的半导体材料是硅，并且已实现了接近硅的极限的低导通电阻与高耐压。为了实现耐压的进一步的提高、导通电阻的进一步的减少，需要变更半导体材料。通过使用GaN、AlGaN等氮化物半导体材料，能够改善由半导体材料决定的导通电阻与耐压的权衡的关系。
在使用开关元件时，重复开关元件的导通状态与截止状态。在截止状态中，源极电极与漏极电极之间被施加较高的电压。此时，耗尽层从栅极电极朝向漏极电极延伸。若耗尽层到达漏极电极，则成为被称作击穿的状态，这之后耗尽层不会再延伸。因此，有电容的特性急剧地变化并产生电流振动这一问题。另外，在漏极电极与表面保护膜重叠的部分中，有在氮化物半导体材料与表面保护膜的界面或者表面保护膜中电子被捕获、导通电阻增加这一问题。
发明内容
本发明的实施方式提供抑制了开关时的电流振动和电子的捕获所导致的导通电阻的增加的半导体装置。
实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；第二氮化物半导体层，设于第一氮化物半导体层上，带隙比第一氮化物半导体层大；设于第二氮化物半导体层上的源极电极；设于第二氮化物半导体层上的漏极电极；设于源极电极与漏极电极之间的栅极电极；以及在漏极电极与栅极电极之间的第二氮化物半导体层上的与漏极电极分离地设置的p型的第三氮化物半导体层。
附图说明
图1是第一实施方式的半导体装置的示意剖面图。
图2是第一实施方式的其他方式的半导体装置的示意剖面图。
图3是第二实施方式的半导体装置的示意剖面图。
图4是第二实施方式的其他方式的半导体装置的示意剖面图。
图5是第三实施方式的半导体装置的示意剖面图。
图6是第三实施方式的其他方式的半导体装置的示意剖面图。
具体实施方式
以下，使用附图对实施方式进行说明。另外，在附图中，对相同或者类似的位置标注了同一或者类似的附图标记。
在本说明书中，“氮化物半导体(GaN类半导体)”是具备GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)以及它们的中间组分的半导体的通称。
在本说明书中，有对相同或者类似部件标注相同的附图标记，并省略重复的说明的情况。
在本说明书中，为了示出部件等的位置关系，将附图的上方向表述为“上”，将附图的下方向表述为“下”。在本说明书中，“上”，“下”的概念并非一定是表示与重力的朝向的关系的词语。
(第一实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；第二氮化物半导体层，设于第一氮化物半导体层上，带隙比第一氮化物半导体层大；设于第二氮化物半导体层上的源极电极；设于第二氮化物半导体层上的漏极电极；设于源极电极与漏极电极之间的栅极电极；以及在漏极电极与栅极电极之间的第二氮化物半导体层上的与漏极电极分离地设置的p型的第三氮化物半导体层。
图1是本实施方式的半导体装置100a的示意剖面图。本实施方式的半导体装置100a是使用了氮化物半导体的HEMT(High Electron MobilityTransistor，高电子迁移率晶体管)。
半导体装置100a具备基板2、缓冲层4、第一氮化物半导体层6、第二氮化物半导体层8、第三氮化物半导体层10、绝缘膜20、源极电极30、漏极电极32、以及栅极电极34。
作为基板2，例如优选的是使用硅(Si)基板、碳化硅(SiC)基板或者蓝宝石(Al2O3)基板。
第一氮化物半导体层6设于基板2上。第一氮化物半导体层6例如是无掺杂的AlXGa1－XN(0≤X＜1)。更具体而言，例如是无掺杂的GaN。第一氮化物半导体层的膜厚例如是0.5μm以上且3μm以下。
第二氮化物半导体层8设于第一氮化物半导体层6上，带隙比第一氮化物半导体层6大。第二氮化物半导体层8例如是无掺杂的AlYGa1－YN(0＜Y≤1，X＜Y)。第二氮化物半导体层8的膜厚t1例如是15nm以上且50nm以下。
在第一氮化物半导体层6与第二氮化物半导体层8之间的异质结界面形成二维电子气(2DEG)。
缓冲层4设于基板2与第一氮化物半导体层6之间。缓冲层4具备缓和基板2与第一氮化物半导体层6之间的晶格失配的功能。缓冲层4例如具有氮化铝镓(AlWGa1－WN(0＜W＜1))的多层构造。
源极电极30设于第二氮化物半导体层8之上。
漏极电极32设于第二氮化物半导体层8之上。
源极电极30以及漏极电极32与第二氮化物半导体层8优选的是被欧姆接合。源极电极30与漏极电极32的距离例如是5μm以上且30μm以下。
栅极电极34设于源极电极30与漏极电极32之间。图1所示的半导体装置100a具有所谓的沟槽构造。换言之，成为栅极电极34与第一氮化物半导体层6之间的第二氮化物半导体层8被去除、栅极电极34陷入第一氮化物半导体层6的一部分的构造。由此，在栅极电极34的正下方不会产生2DEG。因此，半导体装置100a成为所谓的常关的半导体装置，另外，栅极电极34的构造并不限定于图1所示的构造，例如也可以在栅极电极34与第一氮化物半导体层6之间残留第二氮化物半导体层8的一部分。
源极电极30、漏极电极32以及栅极电极34例如是具有钛(Ti)与铝(Al)的层叠构造或者镍(Ni)与金(Au)的层叠构造的金属电极。
第三氮化物半导体层10在漏极电极32与栅极电极34之间的第二氮化物半导体层8上，与漏极电极32分离地设置。第三氮化物半导体层10的导电型是p型。第三氮化物半导体层10作为p型杂质包含Mg(镁)、Be(铍)、C(碳)或者Zn(锌)。关于第三氮化物半导体层10中的p型杂质的浓度，作为第三氮化物的费米能级位于价电子带附近且结晶品质不会大幅恶化的范围，优选的是1019cm－3以上且1021cm－3以下。
第三氮化物半导体层10成为p型，从而具有降低第三氮化物半导体层10之下的第一氮化物半导体层6与第二氮化物半导体层8的界面附近的费米能级而降低2DEG浓度的功能。因此，在第三氮化物半导体层10之下的第一氮化物半导体层6与第二氮化物半导体层8的界面附近，形成有浓度相对较低的第一2DEG部分。另一方面，在形成有第一2DEG部分的区域的、图1中的右侧，形成有浓度相对较高的第二2DEG部分。
漏极电极32与栅极电极34的距离d1和与基板2的面平行的方向的第三氮化物半导体层10的长度d2优选的是0.5μm≤d1－d2≤2μm。元件耐压的元件设计以耗尽层延伸至d2的电压设计，通过提高耗尽层超过d2的区域(第二2DEG部分)的2DEG浓度，从此处起耗尽层不易延伸，抑制向漏极电极32的击穿，而且使电容变化顺畅地进行。若d1－d2(第二2DEG部分)过大地获取，则元件尺寸将会变大，若过小地获取，则击穿抑制效果变小，因此前述的范围是优选的。
第三氮化物半导体层10的膜厚t2优选的是40nm以下，以避免第一2DEG浓度变得过薄。在通过前述的浓度制作出第三氮化物半导体层10的情况下，若厚度t2超过40nm，则在t1的厚度为前述的范围中，在下侧诱发的2DEG(第一2DEG部分)的浓度急剧变小，该部分的电阻将会急剧上升。结果，元件的导通电阻变大，元件特性变差，因此优选的是设为40nm以下。
绝缘膜20设于第二氮化物半导体层8上。绝缘膜20是保护氮化物半导体材料的表面保护膜。另外，在图1所示的半导体装置100a中，绝缘膜20的一部分兼具作为栅极绝缘膜的作用。
在图1中，源极电极30的一部分与第二氮化物半导体层8直接接触。另外，在源极电极30与第二氮化物半导体层8直接接触的部分与栅极电极34之间，绝缘膜20设于第二氮化物半导体层8与源极电极30之间的一部分。这是为了保护源极电极30附近的第二氮化物半导体层8的上表面的缘故。
另外，绝缘膜20设于栅极电极34与第二氮化物半导体层8之间以及栅极电极34与第一氮化物半导体层6之间。另外，绝缘膜20在漏极电极32与栅极电极34之间以覆盖第三氮化物半导体层10的方式设置。
漏极电极32的一部分与第二氮化物半导体层8直接接触。另外，在漏极电极32与第二氮化物半导体层8直接接触的部分与栅极电极34之间，绝缘膜20设于第二氮化物半导体层8与漏极电极32之间的一部分。这是为了保护漏极电极32附近的第二氮化物半导体层8的上表面的缘故。
绝缘膜20例如包含氮化硅(SiN)或者氧化硅(SiO2)。
图2是本实施方式的其他方式的半导体装置100b的示意剖面图。半导体装置100b不具有沟槽构造。在半导体装置100b中，在栅极电极34与第二氮化物半导体层8之间设有p型的覆盖层36。而且，覆盖层36与第三氮化物半导体层10直接接触。
覆盖层36具有降低覆盖层36之下的第一氮化物半导体层6与第二氮化物半导体层8的界面附近的费米能级而使2DEG消失、进而使半导体装置100b常关的功能。覆盖层36作为p型杂质，包含Mg(镁)、Be(铍)、C(碳)或者Zn(锌)。覆盖层36中的p型杂质的浓度优选的是1019cm－3以上且1021cm－3以下。
接下来，记载本实施方式的作用效果。
在本实施方式中，在漏极电极32与栅极电极34之间的第二氮化物半导体层8上，与漏极电极32分离地设有p型的第三氮化物半导体层10。通过这种构成，相比于更接近栅极电极34的第一2DEG部分的2DEG浓度，能够提高更接近漏极电极32的第二2DEG部分的2DEG浓度。由此，在截止状态下，在形成有第一2DEG部分的区域中，耗尽层的区域与逆向电压一起较急剧地增加。另一方面，在形成有第二2DEG部分的区域中，耗尽层的区域与逆向电压一起较缓慢地增加。由此，使用形成有第一2DEG部分的区域来增大半导体装置的耐压，并且使用形成有第二2DEG部分的区域来使截止状态的耗尽层电容变化缓慢地发生。由此，能够抑制所谓的击穿的产生，另外，能够抑制电流振动的产生。
另外，若击穿发生，则担心在第二氮化物半导体层8与漏极电极32之间设有绝缘膜20的部分，电子被捕获而导通电阻增加。但是，在本实施方式中，由于提高第二2DEG部分的浓度并抑制了击穿，因此能够相对地减小由电子的捕获带来的影响，结果能够抑制导通电阻的增加。
为了形成第一2DEG部分并进一步抑制开关时的电流振动和电子的捕获所带来的导通电阻的增加，优选的是漏极电极32与栅极电极34的距离d1和与基板面平行的方向上的第三氮化物半导体层10的长度d2为0.5μm≤d1－d2≤2μm。另外，第三氮化物半导体层10的膜厚t2优选的是40nm以下以避免第一2DEG浓度变得过薄。
另外，关于栅极电极的构造，在本实施方式中使用图1与图2进行了说明。但是，关于栅极电极的构造并不限定于这些，例如也可以具有栅极电极34与第二氮化物半导体层8直接接触的肖特基构造。
根据本实施方式的半导体装置，能够提供抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。
(第二实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；设于第一氮化物半导体层上的源极电极；设于第一氮化物半导体层上的漏极电极；设于源极电极与漏极电极之间的栅极电极；第二氮化物半导体层，设于第一氮化物半导体层与漏极电极之间，带隙比第一氮化物半导体层大；第三氮化物半导体层，在栅极电极与漏极电极之间的第一氮化物半导体层上、设于第二氮化物半导体层的侧方，带隙比第一氮化物半导体层大，且带隙比第二氮化物半导体层小；以及第四氮化物半导体层，设于第一氮化物半导体层与源极电极之间，带隙比第一氮化物半导体层以及第三氮化物半导体层大。
关于与第一实施方式重复的内容，省略记载。
图3是本实施方式的半导体装置200a的示意剖面图。
第二氮化物半导体层8a设于第一氮化物半导体层6与漏极电极32之间，带隙比第一氮化物半导体层6大。具体而言，第二氮化物半导体层8a例如是无掺杂的AlYGa1－YN(0＜Y≤1，X＜Y)。第二氮化物半导体层8a的膜厚t1例如是15nm以上且50nm以下。
为了形成浓度比第一2DEG部分高的第二2DEG部分，第二氮化物半导体层8a可以包含作为n型杂质的Si。
第三氮化物半导体层8b在栅极电极34与漏极电极32之间的第一氮化物半导体层6上设于第二氮化物半导体层8a的侧方。第三氮化物半导体层8b的带隙比第一氮化物半导体层6的带隙大，比第二氮化物半导体层8a的带隙小。具体而言，第三氮化物半导体层8b例如是无掺杂的AlZGa1－ZN(0＜Z≤1，X＜Z＜Y)。第三氮化物半导体层8b的膜厚t3例如是15nm以上且30nm以下。另外，第二氮化物半导体层的膜厚t1和第三氮化物半导体层的膜厚t3之比t1/t3是1以上且1.7以下。另外，漏极电极32与栅极电极的距离d1和漏极电极与栅极电极之间的平行于基板面的方向的第三氮化物半导体层的长度d3之比d1/d3优选的是0.5μm≤d1－d3≤2μm。
第四氮化物半导体层8c设于第一氮化物半导体层6与源极电极30之间，带隙比第一氮化物半导体层6以及第三氮化物半导体层8b大。具体而言，第四氮化物半导体层8c例如是无掺杂的AlYGa1－YN(0＜Y≤1，X＜Y)。
图4是本实施方式的其他方式的半导体装置200b的示意剖面图。除了栅极电极34的周边的构造与图2相同的点以外，与图3所示的半导体装置200a相同。
与第一实施方式相同，在第三氮化物半导体层8b之下的、第一氮化物半导体层6与第三氮化物半导体层8b之间的界面附近，形成第一2DEG部分。另外，在第二氮化物半导体层8a之下的、第一氮化物半导体层6与第二氮化物半导体层8a的界面附近，形成有2DEG浓度相对高的第二2DEG部分。由此，与第一实施方式相同，能够提供抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。
另外，为了形成第一2DEG部分并进一步抑制开关时的电流振动和电子的捕获所带来的导通电阻的增加，优选的是第二2DEG浓度比第一2DEG浓度高。第三氮化物半导体层8b的组分优选的是AlZGa1－ZN(0＜Z≤1，X＜Z＜Y)。第三氮化物半导体层8b的膜厚t3优选的是15nm以上且30nm以下。第二氮化物半导体层的膜厚t1和第三氮化物半导体层的膜厚t3之比t1/t3优选的是1以上且1.7以下。另外，漏极电极32与栅极电极的距离d1和漏极电极与栅极电极之间的平行于基板面的方向的第三氮化物半导体层的长度d3的关系优选的是0.5μm≤d1－d3≤2μm。
根据本实施方式，能够提供抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。
(第三实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；第二氮化物半导体层，设于第一氮化物半导体层上，带隙比第一氮化物半导体层大；设于第二氮化物半导体层上的源极电极；设于第二氮化物半导体层上的漏极电极；设于源极电极与漏极电极之间的栅极电极；以及含卤氮化物半导体层(第三氮化物半导体层)，在漏极电极与栅极电极之间的第二氮化物半导体层内，与漏极电极分离地设于第二氮化物半导体层的表面，包含卤族元素。
关于与第一以及第二实施方式重复的内容，省略记载。
图5是本实施方式的半导体装置300a的示意剖面图。
含卤氮化物半导体层12，在漏极电极32与栅极电极34之间的第二氮化物半导体层8内，与漏极电极32分离地设于第二氮化物半导体层8的表面，包含卤族元素。这里，卤族元素F是(氟)、Cl(氯)、Br(溴)或者I(碘)。本实施方式的含卤氮化物半导体层12能够通过进行卤族元素的离子注入、或者在包含卤族元素的环境下进行选择外延生长、之后进行热处理来形成。
含卤氮化物半导体层12内的卤族元素浓度优选的是1×1012cm－2以上且1×1013cm－2以下。第二氮化物半导体层8的膜厚t1与含卤氮化物半导体层12的膜厚t4之比t1/t4优选的是1.5以上且10以下。另外，漏极电极32与栅极电极34的距离d1和平行于基板面的方向的含卤氮化物半导体层12的长度d4优选的是0.5μm≤d1－d4≤2μm。
图6是本实施方式的其他方式的半导体装置300b的示意剖面图。除了栅极电极34的周边的构造与图2所示的半导体装置100b以及图4所示的半导体装置200b相同的点以外，与图5所示的半导体装置300a相同。
通过设置本实施方式那样的含卤氮化物半导体层12，在含卤氮化物半导体层12之下的、第一氮化物半导体层6与第二氮化物半导体层8的界面附近，形成2DEG浓度低于第二2DEG部分的第一2DEG部分。由此，与第一实施方式以及第二实施方式相同，能够提供抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。
含卤氮化物半导体层12的形成可以不特别地重新形成包含p型杂质的氮化物半导体层、或进行选择外延生长而在第一氮化物半导体层6上设置氮化物半导体层的台阶。关于这一点，本实施方式的半导体装置300a以及300b的形成相对较容易。
另外，为了形成第一2DEG部分并进一步抑制开关时的电流振动和电子的捕获所带来的导通电阻的增加，含卤氮化物半导体层12内的卤族元素浓度优选的是1×1012cm－2以上且1×1013cm－2以下。另外，第二氮化物半导体层8的膜厚t1与含卤氮化物半导体层12的膜厚t4之比t1/t4优选的是1.5以上且10以下。另外，漏极电极32与栅极电极34的距离d1和平行于基板面的方向的含卤氮化物半导体层12的长度d4优选的是0.5μm≤d1－d4≤2μm。
根据本实施方式，能够提供抑制了开关时的电流振动和电子的捕获所带来的导通电阻的增加的半导体装置。
虽然说明了本发明的几个实施方式以及实施例，但这些实施方式以及实施例是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明与其等价的范围内。

Claims (8)

1.一种半导体装置，其特征在于，具备：
基板；
第一氮化物半导体层，设于所述基板上；
第二氮化物半导体层，设于所述第一氮化物半导体层上，带隙比所述第一氮化物半导体层大；
源极电极，设于所述第二氮化物半导体层上；
漏极电极，设于所述第二氮化物半导体层上；
栅极电极，设于所述源极电极与所述漏极电极之间；以及
p型的第三氮化物半导体层，在所述漏极电极与所述栅极电极之间的所述第二氮化物半导体层上，与所述漏极电极分离地设置。
2.如权利要求1所述的半导体装置，其特征在于，
所述漏极电极与所述栅极电极的距离d1和平行于基板面的方向的所述第三氮化物半导体层的长度d2是0.5μm≤d1－d2≤2μm。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述第三氮化物半导体层的膜厚t2是40nm以下。
4.一种半导体装置，其特征在于，具备：
基板；
第一氮化物半导体层，设于所述基板上；
源极电极，设于所述第一氮化物半导体层上；
漏极电极，设于所述第一氮化物半导体层上；
栅极电极，设于所述源极电极与所述漏极电极之间；
第二氮化物半导体层，设于所述第一氮化物半导体层与所述漏极电极之间，带隙比所述第一氮化物半导体层大；
第三氮化物半导体层，在所述栅极电极与所述漏极电极之间的所述第一氮化物半导体层上，设于所述第二氮化物半导体层的侧方，带隙比所述第一氮化物半导体层大且带隙比所述第二氮化物半导体层小；以及
第四氮化物半导体层，设于所述第一氮化物半导体层与所述源极电极之间，带隙比所述第一氮化物半导体层以及所述第三氮化物半导体层大。
5.如权利要求4所述的半导体装置，其特征在于，
所述漏极电极与所述栅极电极的距离d1和所述漏极电极与所述栅极电极之间的平行于基板面的方向的所述第三氮化物半导体层的长度d3是0.5μm≤d1－d3≤2μm。
6.如权利要求4或5所述的半导体装置，其特征在于，
所述第二氮化物半导体层的膜厚t1和所述第三氮化物半导体层的膜厚t3之比t1/t3是1以上且1.7以下。
7.一种半导体装置，其特征在于，具备：
基板；
第一氮化物半导体层，设于所述基板上；
第二氮化物半导体层，设于所述第一氮化物半导体层上，带隙比所述第一氮化物半导体层大；
源极电极，设于所述第二氮化物半导体层上；
漏极电极，设于所述第二氮化物半导体层上；
栅极电极，设于所述源极电极与所述漏极电极之间；以及
包含卤族元素的第三氮化物半导体层，在所述漏极电极与所述栅极电极之间的所述第二氮化物半导体层内，与所述漏极电极分离地设于所述第二氮化物半导体层的表面。
8.如权利要求7所述的半导体装置，其特征在于，
所述第二氮化物半导体层的膜厚t1和所述第三氮化物半导体层的膜厚t4之比t1/t4是1.5以上且10以下。
CN201910171830.3A 2018-09-18 2019-03-07 半导体装置 Active CN110911490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-173396 2018-09-18
JP2018173396A JP7021034B2 (ja) 2018-09-18 2018-09-18 半導体装置

Publications (2)

Publication Number Publication Date
CN110911490A true CN110911490A (zh) 2020-03-24
CN110911490B CN110911490B (zh) 2023-12-05

Family

ID=69774524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910171830.3A Active CN110911490B (zh) 2018-09-18 2019-03-07 半导体装置

Country Status (3)

Country Link
US (2) US20200091330A1 (zh)
JP (1) JP7021034B2 (zh)
CN (1) CN110911490B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7384374B2 (ja) 2019-02-27 2023-11-21 株式会社ウーノラボ 中央演算処理装置

Citations (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329863A (ja) * 2001-02-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20030157776A1 (en) * 2000-12-01 2003-08-21 Smith Richard Peter Methods of fabricating aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US20050189559A1 (en) * 2004-02-27 2005-09-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2006114795A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
CN1964094A (zh) * 1997-01-09 2007-05-16 日亚化学工业株式会社 氮化物半导体元器件
JP2007250950A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009218566A (ja) * 2008-02-13 2009-09-24 Toshiba Corp 半導体装置
EP2157612A1 (en) * 2008-08-21 2010-02-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102074576A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 常态关闭的氮化镓场效应管
CN102237402A (zh) * 2010-05-06 2011-11-09 株式会社东芝 氮化物半导体元件
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
CN102623494A (zh) * 2011-01-26 2012-08-01 株式会社东芝 氮化物半导体装置及其制造方法
CN102694019A (zh) * 2011-03-23 2012-09-26 株式会社东芝 氮化物半导体器件及其制造方法
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
CN103035699A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体装置及其制造方法
JP2013074070A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US20130248874A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN103367356A (zh) * 2012-03-26 2013-10-23 株式会社东芝 具有氮化物层的半导体元件
CN103597582A (zh) * 2011-09-27 2014-02-19 夏普株式会社 氮化物半导体装置及其制造方法
JP2014041965A (ja) * 2012-08-23 2014-03-06 Renesas Electronics Corp 半導体装置
CN103794654A (zh) * 2012-10-29 2014-05-14 三星电机株式会社 半导体装置
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
US20140239311A1 (en) * 2013-02-25 2014-08-28 Renesas Electronics Corporation Semiconductor device
US20140252370A1 (en) * 2013-03-05 2014-09-11 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
JP2014187085A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN104347694A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置及半导体装置的制造方法
CN104347696A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置以及其制造方法
CN104465742A (zh) * 2013-09-17 2015-03-25 株式会社东芝 半导体装置
US20150270355A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
JP2015179785A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体装置
CN105097911A (zh) * 2015-07-29 2015-11-25 电子科技大学 一种具有结型半导体层的hemt器件
US20160020313A1 (en) * 2014-07-21 2016-01-21 Transphorm Inc. Forming enhancement mode iii-nitride devices
US20160172474A1 (en) * 2014-12-10 2016-06-16 Renesas Electronics Corporation Semiconductor Device and Method of Manufacturing Semiconductor Device
CN106531807A (zh) * 2015-09-14 2017-03-22 株式会社东芝 半导体装置
CN108321198A (zh) * 2017-01-17 2018-07-24 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US9543391B2 (en) * 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same

Patent Citations (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964094A (zh) * 1997-01-09 2007-05-16 日亚化学工业株式会社 氮化物半导体元器件
US20030157776A1 (en) * 2000-12-01 2003-08-21 Smith Richard Peter Methods of fabricating aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP2002329863A (ja) * 2001-02-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050189559A1 (en) * 2004-02-27 2005-09-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2006114795A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2007250950A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009218566A (ja) * 2008-02-13 2009-09-24 Toshiba Corp 半導体装置
EP2157612A1 (en) * 2008-08-21 2010-02-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
CN102074576A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 常态关闭的氮化镓场效应管
CN102237402A (zh) * 2010-05-06 2011-11-09 株式会社东芝 氮化物半导体元件
US20110272708A1 (en) * 2010-05-06 2011-11-10 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102623494A (zh) * 2011-01-26 2012-08-01 株式会社东芝 氮化物半导体装置及其制造方法
CN102694019A (zh) * 2011-03-23 2012-09-26 株式会社东芝 氮化物半导体器件及其制造方法
US20120241751A1 (en) * 2011-03-23 2012-09-27 Kabushiki Kaisha Toshiba Nitride semiconductor device and method for manufacturing same
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP2013074070A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN103597582A (zh) * 2011-09-27 2014-02-19 夏普株式会社 氮化物半导体装置及其制造方法
CN103035699A (zh) * 2011-09-28 2013-04-10 富士通株式会社 化合物半导体装置及其制造方法
US20130248874A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN103367356A (zh) * 2012-03-26 2013-10-23 株式会社东芝 具有氮化物层的半导体元件
JP2014041965A (ja) * 2012-08-23 2014-03-06 Renesas Electronics Corp 半導体装置
CN103794654A (zh) * 2012-10-29 2014-05-14 三星电机株式会社 半导体装置
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
US20140239311A1 (en) * 2013-02-25 2014-08-28 Renesas Electronics Corporation Semiconductor device
US20140252370A1 (en) * 2013-03-05 2014-09-11 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
JP2014187085A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN104347694A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置及半导体装置的制造方法
CN104347696A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置以及其制造方法
CN104465742A (zh) * 2013-09-17 2015-03-25 株式会社东芝 半导体装置
US20150270355A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
JP2015179785A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体装置
US20160020313A1 (en) * 2014-07-21 2016-01-21 Transphorm Inc. Forming enhancement mode iii-nitride devices
US20160172474A1 (en) * 2014-12-10 2016-06-16 Renesas Electronics Corporation Semiconductor Device and Method of Manufacturing Semiconductor Device
CN105097911A (zh) * 2015-07-29 2015-11-25 电子科技大学 一种具有结型半导体层的hemt器件
CN106531807A (zh) * 2015-09-14 2017-03-22 株式会社东芝 半导体装置
CN108321198A (zh) * 2017-01-17 2018-07-24 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法

Also Published As

Publication number Publication date
US20200091330A1 (en) 2020-03-19
JP2020047695A (ja) 2020-03-26
US20220029006A1 (en) 2022-01-27
JP7021034B2 (ja) 2022-02-16
CN110911490B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
US9620599B2 (en) GaN-based semiconductor transistor
JP6214978B2 (ja) 半導体装置
JP6230456B2 (ja) 半導体装置
US9093366B2 (en) N-polar III-nitride transistors
JP6189235B2 (ja) 半導体装置
JP2007180143A (ja) 窒化物半導体素子
JP6083548B2 (ja) 窒化物半導体装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP6649208B2 (ja) 半導体装置
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US20150263155A1 (en) Semiconductor device
JP2008016588A (ja) ＧａＮ系半導体素子
JP2023038273A (ja) 半導体装置
JP2014187085A (ja) 半導体装置
JP5553997B2 (ja) トランジスタおよびその製造方法
JP2014157993A (ja) 半導体装置
US20220029006A1 (en) Semiconductor device
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US10158012B1 (en) Semiconductor device
JP2017050434A (ja) 半導体装置
JP2016062935A (ja) 半導体装置
JP6313509B2 (ja) 半導体装置
TWI701840B (zh) 增強型高電子遷移率電晶體元件
JP2014175624A (ja) 半導体装置およびその製造方法
JP2019207991A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant