JP2002329863A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002329863A JP2002329863A JP2001388865A JP2001388865A JP2002329863A JP 2002329863 A JP2002329863 A JP 2002329863A JP 2001388865 A JP2001388865 A JP 2001388865A JP 2001388865 A JP2001388865 A JP 2001388865A JP 2002329863 A JP2002329863 A JP 2002329863A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 窒化物半導体からなり、ゲート電極を有する
半導体装置の電流駆動能力を高めることができるように
する。 【解決手段】 炭化ケイ素からなる基板１１上には、バ
ッファ層１２と、窒化ガリウムからなりその上部に２次
元電子ガス層が形成されるチャネル層１３と、ｎ型の窒
化アルミニウムガリウムからなりチャネル層１３にキャ
リアを供給するキャリア供給層１４とが順次形成されて
いる。素子分離膜１５に囲まれた素子形成領域には、キ
ャリア供給層１４の上に成長した窒化ガリウムからなる
半導体層が酸化された絶縁酸化層１６Ｂが選択的に形成
され、絶縁酸化層１６Ｂ上には、ゲート電極１７が形成
されている。
半導体装置の電流駆動能力を高めることができるように
する。 【解決手段】 炭化ケイ素からなる基板１１上には、バ
ッファ層１２と、窒化ガリウムからなりその上部に２次
元電子ガス層が形成されるチャネル層１３と、ｎ型の窒
化アルミニウムガリウムからなりチャネル層１３にキャ
リアを供給するキャリア供給層１４とが順次形成されて
いる。素子分離膜１５に囲まれた素子形成領域には、キ
ャリア供給層１４の上に成長した窒化ガリウムからなる
半導体層が酸化された絶縁酸化層１６Ｂが選択的に形成
され、絶縁酸化層１６Ｂ上には、ゲート電極１７が形成
されている。
Description
【０００１】
【発明の属する技術分野】本発明は、能動層に窒化物半
導体を用いた絶縁ゲートを有する半導体装置及びその製
造方法に関する。
導体を用いた絶縁ゲートを有する半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】図１９はIII-Ｖ族窒化物半導体からなる
従来のショットキゲート型の電解効果トランジスタ（Ｆ
ＥＴ）の断面構成を示している。
従来のショットキゲート型の電解効果トランジスタ（Ｆ
ＥＴ）の断面構成を示している。
【０００３】図１９に示すように、サファイアからなる
基板１０１上には、窒化ガリウム（ＧａＮ）からなるチ
ャネル層１０２とｎ型の窒化アルミニウムガリウム（Ａ
ｌＧａＮ）からなるキャリア供給層１０３とが順次形成
されている。チャネル層１０２の上部におけるキャリア
供給層１０３とのヘテロ界面の近傍にはポテンシャル井
戸からなり電子移動度が極めて大きい２次元電子ガス層
が形成され、これにより、該ＦＥＴは高電子移動度トラ
ンジスタ（ＨＥＭＴ）とも呼ばれている。
基板１０１上には、窒化ガリウム（ＧａＮ）からなるチ
ャネル層１０２とｎ型の窒化アルミニウムガリウム（Ａ
ｌＧａＮ）からなるキャリア供給層１０３とが順次形成
されている。チャネル層１０２の上部におけるキャリア
供給層１０３とのヘテロ界面の近傍にはポテンシャル井
戸からなり電子移動度が極めて大きい２次元電子ガス層
が形成され、これにより、該ＦＥＴは高電子移動度トラ
ンジスタ（ＨＥＭＴ）とも呼ばれている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来のショットキゲート型のＦＥＴは、ゲート電極の耐圧
がショットキ特性により決定されるため、ゲート電極の
逆耐圧も制限される。その上、ゲート電極に対する順方
向の印加電圧も高々２Ｖ程度に制限されるため、高い電
流駆動能力を持つ高出力半導体装置（パワーデバイス）
を得られないという問題がある。
来のショットキゲート型のＦＥＴは、ゲート電極の耐圧
がショットキ特性により決定されるため、ゲート電極の
逆耐圧も制限される。その上、ゲート電極に対する順方
向の印加電圧も高々２Ｖ程度に制限されるため、高い電
流駆動能力を持つ高出力半導体装置（パワーデバイス）
を得られないという問題がある。
【０００５】本発明は、前記従来の問題を解決し、ゲー
ト電極を有し窒化物半導体からなる半導体装置の電流駆
動能力を高めることができるようにすることを目的とす
る。
ト電極を有し窒化物半導体からなる半導体装置の電流駆
動能力を高めることができるようにすることを目的とす
る。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、窒化物半導体からなる半導体装置におけ
るゲート電極を絶縁ゲートとすると共に、ゲート絶縁膜
を、堆積された窒化物半導体自体を酸化することにより
形成する構成とする。
め、本発明は、窒化物半導体からなる半導体装置におけ
るゲート電極を絶縁ゲートとすると共に、ゲート絶縁膜
を、堆積された窒化物半導体自体を酸化することにより
形成する構成とする。
【０００７】具体的に、本発明に係る半導体装置は、基
板上に形成された第１の窒化物半導体層と、第１の窒化
物半導体層の上に形成された第２の窒化物半導体層が酸
化されてなる絶縁酸化層と、絶縁酸化層の上に形成され
たゲート電極とを備えている。
板上に形成された第１の窒化物半導体層と、第１の窒化
物半導体層の上に形成された第２の窒化物半導体層が酸
化されてなる絶縁酸化層と、絶縁酸化層の上に形成され
たゲート電極とを備えている。
【０００８】本発明の半導体装置によると、第１の窒化
物半導体層の上に形成された絶縁酸化層は、該第１の窒
化物半導体層上の第２の窒化物半導体層自体が酸化され
て形成されているため、絶縁酸化層の膜質は良好で且つ
該絶縁酸化層とその下側の第１の窒化物半導体層と接す
る界面も極めて清浄である。その結果、絶縁酸化層上に
形成されたゲート電極にリーク電流がほとんど発生せ
ず、その上、電流電圧特性がショットキ特性によって規
制されなくなるので、高耐圧で且つ高電流駆動能力を得
ることができる。
物半導体層の上に形成された絶縁酸化層は、該第１の窒
化物半導体層上の第２の窒化物半導体層自体が酸化され
て形成されているため、絶縁酸化層の膜質は良好で且つ
該絶縁酸化層とその下側の第１の窒化物半導体層と接す
る界面も極めて清浄である。その結果、絶縁酸化層上に
形成されたゲート電極にリーク電流がほとんど発生せ
ず、その上、電流電圧特性がショットキ特性によって規
制されなくなるので、高耐圧で且つ高電流駆動能力を得
ることができる。
【０００９】本発明の半導体装置において、第１の窒化
物半導体層の酸化速度が第２の窒化物半導体層の酸化速
度よりも小さいことが好ましい。このようにすると、製
造時には、第２の窒化物半導体層のみを選択的に酸化す
ることが容易となる。
物半導体層の酸化速度が第２の窒化物半導体層の酸化速
度よりも小さいことが好ましい。このようにすると、製
造時には、第２の窒化物半導体層のみを選択的に酸化す
ることが容易となる。
【００１０】また、本発明の半導体装置において、第１
の窒化物半導体層と第２の窒化物半導体層とが同一の材
料からなることが好ましい。このように、第１の窒化物
半導体層の上部のみを酸化して絶縁酸化層を形成する構
成としても良い。
の窒化物半導体層と第２の窒化物半導体層とが同一の材
料からなることが好ましい。このように、第１の窒化物
半導体層の上部のみを酸化して絶縁酸化層を形成する構
成としても良い。
【００１１】本発明の半導体装置において、第１の窒化
物半導体層がアルミニウム（Ａｌ）を含むことが好まし
い。このように、典型的な窒化物半導体材料である窒化
ガリウム（ＧａＮ）にアルミニウムを添加した窒化アル
ミニウムガリウム（ＡｌＧａＮ）は、その酸化速度が窒
化ガリウムよりも小さいため、絶縁酸化層の形成時に酸
化しにくい上に、エネルギーギャップが窒化ガリウムよ
りも大きいため、ポテンシャル障壁層となる。
物半導体層がアルミニウム（Ａｌ）を含むことが好まし
い。このように、典型的な窒化物半導体材料である窒化
ガリウム（ＧａＮ）にアルミニウムを添加した窒化アル
ミニウムガリウム（ＡｌＧａＮ）は、その酸化速度が窒
化ガリウムよりも小さいため、絶縁酸化層の形成時に酸
化しにくい上に、エネルギーギャップが窒化ガリウムよ
りも大きいため、ポテンシャル障壁層となる。
【００１２】本発明の半導体装置は、基板と第１の窒化
物半導体層との間に形成され、エネルギーギャップが第
１の窒化物半導体層よりも小さい第３の窒化物半導体か
らなる能動層をさらに備えていることが好ましい。この
ようにすると、第１の窒化物半導体層がキャリア供給層
となり、第３の窒化物半導体層がチャネル層となる、高
耐圧で高電流駆動能力を持つ高電子移動度トランジスタ
（ＨＥＭＴ）を確実に実現することができる。
物半導体層との間に形成され、エネルギーギャップが第
１の窒化物半導体層よりも小さい第３の窒化物半導体か
らなる能動層をさらに備えていることが好ましい。この
ようにすると、第１の窒化物半導体層がキャリア供給層
となり、第３の窒化物半導体層がチャネル層となる、高
耐圧で高電流駆動能力を持つ高電子移動度トランジスタ
（ＨＥＭＴ）を確実に実現することができる。
【００１３】本発明の半導体装置は、第１の窒化物半導
体層と絶縁酸化層との間に形成され、酸化速度が第２の
窒化物半導体層よりも小さい第４の窒化物半導体からな
る酸化防止層をさらに備えていることことが好ましい。
このようにすると、第２の窒化物半導体層を酸化して絶
縁酸化層を形成する際に、第４の窒化物半導体層によっ
て酸化が実質的に停止するため、ゲート絶縁膜となる絶
縁酸化層の膜厚の制御が容易となる。
体層と絶縁酸化層との間に形成され、酸化速度が第２の
窒化物半導体層よりも小さい第４の窒化物半導体からな
る酸化防止層をさらに備えていることことが好ましい。
このようにすると、第２の窒化物半導体層を酸化して絶
縁酸化層を形成する際に、第４の窒化物半導体層によっ
て酸化が実質的に停止するため、ゲート絶縁膜となる絶
縁酸化層の膜厚の制御が容易となる。
【００１４】この場合に、酸化防止層が窒化アルミニウ
ムからなることが好ましい。
ムからなることが好ましい。
【００１５】本発明の半導体装置は、絶縁酸化層とゲー
ト電極との間に形成された絶縁膜をさらに備えているこ
とが好ましい。このようにすると、ゲート電極に生じる
リーク電流を確実に抑制できるため、ゲート電極への高
い電圧印加が可能となるので、半導体装置の電流駆動能
力を一層高めることができる。
ト電極との間に形成された絶縁膜をさらに備えているこ
とが好ましい。このようにすると、ゲート電極に生じる
リーク電流を確実に抑制できるため、ゲート電極への高
い電圧印加が可能となるので、半導体装置の電流駆動能
力を一層高めることができる。
【００１６】この場合に、絶縁膜がシリコン酸化膜又は
シリコン窒化膜からなることが好ましい。このようにす
ると、絶縁膜の膜質が極めて緻密となるため、高い絶縁
性を得ることができる。
シリコン窒化膜からなることが好ましい。このようにす
ると、絶縁膜の膜質が極めて緻密となるため、高い絶縁
性を得ることができる。
【００１７】また、本発明の半導体装置は、第１の窒化
物半導体層の上のゲート長方向側の領域に形成されたソ
ースドレイン電極をさらに備え、絶縁酸化層におけるゲ
ート電極とソースドレイン電極との間の少なくとも一方
に、その厚さがゲート電極の下側部分の厚さよりも大き
い厚膜部を有していることが好ましい。このようにする
と、厚膜部と隣接するソースドレイン電極をドレイン電
極とすると、該ドレイン電極のドレイン耐圧が高くな
り、その上、ドレインリーク電流が小さくなるため、半
導体装置の動作電圧を高くすることができるので、高出
力化を容易に図ることができる。
物半導体層の上のゲート長方向側の領域に形成されたソ
ースドレイン電極をさらに備え、絶縁酸化層におけるゲ
ート電極とソースドレイン電極との間の少なくとも一方
に、その厚さがゲート電極の下側部分の厚さよりも大き
い厚膜部を有していることが好ましい。このようにする
と、厚膜部と隣接するソースドレイン電極をドレイン電
極とすると、該ドレイン電極のドレイン耐圧が高くな
り、その上、ドレインリーク電流が小さくなるため、半
導体装置の動作電圧を高くすることができるので、高出
力化を容易に図ることができる。
【００１８】本発明に係る第１の半導体装置の製造方法
は、基板上に第１の窒化物半導体層を形成する第１の工
程と、第１の窒化物半導体層の上に第２の窒化物半導体
層を形成した後、形成した第２の窒化物半導体層を酸化
することにより、第２の窒化物半導体層からなる絶縁酸
化層を形成する第２の工程と、絶縁酸化層の上にゲート
電極を形成する第３の工程と、絶縁酸化層におけるゲー
ト長方向側の領域に対して選択的にエッチングを行なっ
て絶縁酸化層に開口部を形成し、形成した開口部上にソ
ースドレイン電極を形成する第４の工程とを備えてい
る。
は、基板上に第１の窒化物半導体層を形成する第１の工
程と、第１の窒化物半導体層の上に第２の窒化物半導体
層を形成した後、形成した第２の窒化物半導体層を酸化
することにより、第２の窒化物半導体層からなる絶縁酸
化層を形成する第２の工程と、絶縁酸化層の上にゲート
電極を形成する第３の工程と、絶縁酸化層におけるゲー
ト長方向側の領域に対して選択的にエッチングを行なっ
て絶縁酸化層に開口部を形成し、形成した開口部上にソ
ースドレイン電極を形成する第４の工程とを備えてい
る。
【００１９】第１の半導体装置の製造方法によると、第
１の窒化物半導体層の上に第２の窒化物半導体層を形成
し、該第２の窒化物半導体層を酸化することにより、第
２の窒化物半導体層からなる絶縁酸化層を形成し、形成
した絶縁酸化層の上にゲート電極を形成するため、本発
明に係る半導体装置を確実に得ることができる。
１の窒化物半導体層の上に第２の窒化物半導体層を形成
し、該第２の窒化物半導体層を酸化することにより、第
２の窒化物半導体層からなる絶縁酸化層を形成し、形成
した絶縁酸化層の上にゲート電極を形成するため、本発
明に係る半導体装置を確実に得ることができる。
【００２０】第１の半導体装置の製造方法において、第
１の窒化物半導体層の酸化速度が、第２の窒化物半導体
層の酸化速度よりも小さいことが好ましい。
１の窒化物半導体層の酸化速度が、第２の窒化物半導体
層の酸化速度よりも小さいことが好ましい。
【００２１】第１の半導体装置の製造方法において、第
１の窒化物半導体層と第２の窒化物半導体層とが同一の
材料からなることが好ましい。
１の窒化物半導体層と第２の窒化物半導体層とが同一の
材料からなることが好ましい。
【００２２】第１の半導体装置の製造方法は、第１の工
程よりも前に、基板の上にエネルギーギャップが第１の
窒化物半導体層よりも小さい第３の窒化物半導体からな
る能動層を形成する工程をさらに備えていることが好ま
しい。
程よりも前に、基板の上にエネルギーギャップが第１の
窒化物半導体層よりも小さい第３の窒化物半導体からな
る能動層を形成する工程をさらに備えていることが好ま
しい。
【００２３】第１の半導体装置の製造方法は、第１の工
程と第２の工程との間に、第１の窒化物半導体層の上に
酸化速度が第２の窒化物半導体層よりも小さい第４の窒
化物半導体からなる酸化防止層を形成する工程をさらに
備えていることが好ましい。このように、ゲート絶縁膜
である絶縁酸化層となる第２の窒化物半導体層とその下
側に形成される第１の窒化物半導体層との間に、第２の
窒化物半導体層と比べてその酸化速度が小さい第４の窒
化物半導体からなる酸化防止層を形成するため、該酸化
防止層は第２の窒化物半導体層よりも酸化されにくく、
第２の窒化物半導体層のみを酸化することが容易となる
ので、トランジスタの動作特性に大きな影響を与えるゲ
ート絶縁膜となる絶縁酸化層の膜厚の制御が容易とな
る。
程と第２の工程との間に、第１の窒化物半導体層の上に
酸化速度が第２の窒化物半導体層よりも小さい第４の窒
化物半導体からなる酸化防止層を形成する工程をさらに
備えていることが好ましい。このように、ゲート絶縁膜
である絶縁酸化層となる第２の窒化物半導体層とその下
側に形成される第１の窒化物半導体層との間に、第２の
窒化物半導体層と比べてその酸化速度が小さい第４の窒
化物半導体からなる酸化防止層を形成するため、該酸化
防止層は第２の窒化物半導体層よりも酸化されにくく、
第２の窒化物半導体層のみを酸化することが容易となる
ので、トランジスタの動作特性に大きな影響を与えるゲ
ート絶縁膜となる絶縁酸化層の膜厚の制御が容易とな
る。
【００２４】この場合に、酸化防止層がアルミニウムを
含むことが好ましい。
含むことが好ましい。
【００２５】また、第１の半導体装置の製造方法は、第
２の工程と第３の工程との間に、絶縁酸化層の上に絶縁
膜を形成する工程をさらに備え、第４の工程が、絶縁膜
におけるソースドレイン電極を形成する領域に対しても
開口部を形成する工程を含むことが好ましい。
２の工程と第３の工程との間に、絶縁酸化層の上に絶縁
膜を形成する工程をさらに備え、第４の工程が、絶縁膜
におけるソースドレイン電極を形成する領域に対しても
開口部を形成する工程を含むことが好ましい。
【００２６】この場合に、絶縁膜がシリコン酸化膜又は
シリコン窒化膜からなることが好ましい。
シリコン窒化膜からなることが好ましい。
【００２７】また、第１の半導体装置の製造方法におい
て、第２の工程が、第２の窒化物半導体層における少な
くともゲート電極を形成する領域に絶縁酸化層を形成す
る工程と、ゲート電極を形成する領域とソースドレイン
電極のうちドレイン電極を形成する領域との間の領域を
選択的に酸化することにより、絶縁酸化層にその厚さが
絶縁酸化層よりも大きい厚膜部を形成する工程とを含む
ことが好ましい。
て、第２の工程が、第２の窒化物半導体層における少な
くともゲート電極を形成する領域に絶縁酸化層を形成す
る工程と、ゲート電極を形成する領域とソースドレイン
電極のうちドレイン電極を形成する領域との間の領域を
選択的に酸化することにより、絶縁酸化層にその厚さが
絶縁酸化層よりも大きい厚膜部を形成する工程とを含む
ことが好ましい。
【００２８】本発明に係る第２の半導体装置の製造方法
は、基板上に第１の窒化物半導体層を形成する第１の工
程と、第１の窒化物半導体層の上に第２の窒化物半導体
層を形成する第２の工程と、第２の窒化物半導体層の上
におけるオーミック電極形成領域に酸化保護膜を形成す
る第３の工程と、酸化保護膜をマスクとして、第２の窒
化物半導体層を酸化することにより、第２の窒化物半導
体層におけるオーミック電極形成領域を除く領域に絶縁
酸化層を形成する第４の工程と、酸化保護膜を除去した
後、第２の窒化物半導体層におけるオーミック電極形成
領域の上にオーミック電極を形成する第５の工程と、絶
縁酸化層の上にゲート電極を選択的に形成する第６の工
程とを備えている。
は、基板上に第１の窒化物半導体層を形成する第１の工
程と、第１の窒化物半導体層の上に第２の窒化物半導体
層を形成する第２の工程と、第２の窒化物半導体層の上
におけるオーミック電極形成領域に酸化保護膜を形成す
る第３の工程と、酸化保護膜をマスクとして、第２の窒
化物半導体層を酸化することにより、第２の窒化物半導
体層におけるオーミック電極形成領域を除く領域に絶縁
酸化層を形成する第４の工程と、酸化保護膜を除去した
後、第２の窒化物半導体層におけるオーミック電極形成
領域の上にオーミック電極を形成する第５の工程と、絶
縁酸化層の上にゲート電極を選択的に形成する第６の工
程とを備えている。
【００２９】第２の半導体装置の製造方法によると、第
２の窒化物半導体層のオーミック電極形成領域を除く領
域に絶縁酸化層を形成しておき、その後、第２の窒化物
半導体層におけるオーミック電極形成領域の上にオーミ
ック電極を形成する。このため、第２の窒化物半導体層
におけるオーミック電極形成領域は酸化されておらず、
その結果、オーミック電極は第２の窒化物半導体層を除
去することなく形成することができる。従って、第２の
窒化物半導体層に対する加工が不要となる。
２の窒化物半導体層のオーミック電極形成領域を除く領
域に絶縁酸化層を形成しておき、その後、第２の窒化物
半導体層におけるオーミック電極形成領域の上にオーミ
ック電極を形成する。このため、第２の窒化物半導体層
におけるオーミック電極形成領域は酸化されておらず、
その結果、オーミック電極は第２の窒化物半導体層を除
去することなく形成することができる。従って、第２の
窒化物半導体層に対する加工が不要となる。
【００３０】第２の半導体装置の製造方法において、酸
化保護膜がシリコンからなることが好ましい。また、第
２の半導体装置の製造方法において、酸化保護膜が絶縁
膜であることが好ましい。
化保護膜がシリコンからなることが好ましい。また、第
２の半導体装置の製造方法において、酸化保護膜が絶縁
膜であることが好ましい。
【００３１】第２の半導体装置の製造方法は、第２の工
程と第３の工程との間に、第２の窒化物半導体層の上
に、該第２の窒化物半導体層の素子形成領域を覆う保護
膜を形成する工程と、形成された保護膜をマスクとし
て、第１の窒化物半導体層及び第２の窒化物半導体層を
酸化することにより、素子形成領域の周辺部に素子分離
膜を形成する工程とをさらに備え、第３の工程が、酸化
保護膜を保護膜から形成する工程を含むことが好まし
い。
程と第３の工程との間に、第２の窒化物半導体層の上
に、該第２の窒化物半導体層の素子形成領域を覆う保護
膜を形成する工程と、形成された保護膜をマスクとし
て、第１の窒化物半導体層及び第２の窒化物半導体層を
酸化することにより、素子形成領域の周辺部に素子分離
膜を形成する工程とをさらに備え、第３の工程が、酸化
保護膜を保護膜から形成する工程を含むことが好まし
い。
【００３２】第２の半導体装置の製造方法は、第１の工
程よりも前に、基板の上にエネルギーギャップが第１の
窒化物半導体層よりも小さい第３の窒化物半導体からな
る能動層を形成する工程をさらに備えていることが好ま
しい。
程よりも前に、基板の上にエネルギーギャップが第１の
窒化物半導体層よりも小さい第３の窒化物半導体からな
る能動層を形成する工程をさらに備えていることが好ま
しい。
【００３３】第２の半導体装置の製造方法は、第１の工
程と第２の工程との間に、第１の窒化物半導体層の上に
酸化速度が第２の窒化物半導体層よりも小さい第４の窒
化物半導体からなる酸化防止層を形成する工程をさらに
備えていることが好ましい。
程と第２の工程との間に、第１の窒化物半導体層の上に
酸化速度が第２の窒化物半導体層よりも小さい第４の窒
化物半導体からなる酸化防止層を形成する工程をさらに
備えていることが好ましい。
【００３４】この場合に、酸化防止層がアルミニウムを
含むことが好ましい。
含むことが好ましい。
【００３５】第１又は第２の半導体装置の製造方法にお
いて、第１の窒化物半導体層がアルミニウムを含むこと
が好ましい。
いて、第１の窒化物半導体層がアルミニウムを含むこと
が好ましい。
【００３６】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
の実施形態について図面を参照しながら説明する。
【００３７】図１は本発明の第１の実施形態に係る半導
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型の高電子移動度トランジスタ（ＨＥＭＴ）の断面
構成を示している。
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型の高電子移動度トランジスタ（ＨＥＭＴ）の断面
構成を示している。
【００３８】図１に示すように、例えば、炭化ケイ素
（ＳｉＣ）からなる基板１１上には、基板１１と該基板
１１上に成長するエピタキシャル層との格子不整合を緩
和する窒化アルミニウム（ＡｌＮ）からなるバッファ層
１２と、窒化ガリウムからなりその上部に２次元電子ガ
ス層が形成される能動層としてのチャネル層１３と、ｎ
型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなり
チャネル層１３にキャリア（電子）を供給するキャリア
供給層１４とが順次形成されている。
（ＳｉＣ）からなる基板１１上には、基板１１と該基板
１１上に成長するエピタキシャル層との格子不整合を緩
和する窒化アルミニウム（ＡｌＮ）からなるバッファ層
１２と、窒化ガリウムからなりその上部に２次元電子ガ
ス層が形成される能動層としてのチャネル層１３と、ｎ
型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなり
チャネル層１３にキャリア（電子）を供給するキャリア
供給層１４とが順次形成されている。
【００３９】バッファ層１２にまで達する絶縁体からな
る素子分離膜１５に囲まれた素子形成領域上であって、
キャリア供給層１４の上のゲート電極形成領域には、キ
ャリア供給層１４の上に成長した窒化ガリウムからなる
半導体層自体が酸化された絶縁酸化層１６Ｂが選択的に
形成されている。
る素子分離膜１５に囲まれた素子形成領域上であって、
キャリア供給層１４の上のゲート電極形成領域には、キ
ャリア供給層１４の上に成長した窒化ガリウムからなる
半導体層自体が酸化された絶縁酸化層１６Ｂが選択的に
形成されている。
【００４０】絶縁酸化層１６Ｂの上には、チタン（Ｔ
ｉ）、白金（Ｐｔ）及び金（Ａｕ）の積層体からなるゲ
ート電極１７が形成されている。また、キャリア供給層
１４上におけるゲート電極１７のゲート長方向側の領域
には、キャリア供給層１４とオーミック接触するチタン
（Ｔｉ）及びアルミニウム（Ａｌ）からなるソースドレ
イン電極１８が形成されている。
ｉ）、白金（Ｐｔ）及び金（Ａｕ）の積層体からなるゲ
ート電極１７が形成されている。また、キャリア供給層
１４上におけるゲート電極１７のゲート長方向側の領域
には、キャリア供給層１４とオーミック接触するチタン
（Ｔｉ）及びアルミニウム（Ａｌ）からなるソースドレ
イン電極１８が形成されている。
【００４１】このように、本実施形態に係るＨＥＭＴ
は、ゲート絶縁膜として、キャリア供給層１４の上に成
長した窒化物半導体層が酸化されてなる絶縁酸化層１６
Ｂを用いているため、該絶縁酸化層１６Ｂとキャリア供
給層１４との界面には汚染等による不純物がまったく存
在しないので、良好な界面が形成されている。その上、
絶縁酸化層１６Ｂは窒化物が酸化されて形成されている
ため、その膜質は極めて緻密であり、高い絶縁性を有す
る。
は、ゲート絶縁膜として、キャリア供給層１４の上に成
長した窒化物半導体層が酸化されてなる絶縁酸化層１６
Ｂを用いているため、該絶縁酸化層１６Ｂとキャリア供
給層１４との界面には汚染等による不純物がまったく存
在しないので、良好な界面が形成されている。その上、
絶縁酸化層１６Ｂは窒化物が酸化されて形成されている
ため、その膜質は極めて緻密であり、高い絶縁性を有す
る。
【００４２】図２は第１の実施形態に係るＨＥＭＴの電
流電圧特性を示している。横軸はソースドレイン間の電
圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示し
ている。本実施形態に係るＨＥＭＴは、ゲート絶縁膜で
ある絶縁酸化層１６Ｂの絶縁特性が優れているため、ド
レイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ
以上のゲートソース間電圧Ｖgsを印加してもゲート電極
１７からのリーク電流は発生せず、良好な電流電圧特性
を示すことが分かる。
流電圧特性を示している。横軸はソースドレイン間の電
圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示し
ている。本実施形態に係るＨＥＭＴは、ゲート絶縁膜で
ある絶縁酸化層１６Ｂの絶縁特性が優れているため、ド
レイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ
以上のゲートソース間電圧Ｖgsを印加してもゲート電極
１７からのリーク電流は発生せず、良好な電流電圧特性
を示すことが分かる。
【００４３】以下、前記のように構成された絶縁ゲート
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
【００４４】図３（ａ）〜図３（ｃ）及び図４（ａ）、
図４（ｂ）は本発明の第１の実施形態に係る絶縁ゲート
型のＨＥＭＴの製造方法の工程順の断面構成を表わして
いる。
図４（ｂ）は本発明の第１の実施形態に係る絶縁ゲート
型のＨＥＭＴの製造方法の工程順の断面構成を表わして
いる。
【００４５】まず、図３（ａ）に示すように、有機金属
化学的気相堆積（ＭＯＣＶＤ）法により、炭化ケイ素か
らなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒
化アルミニウムからなるバッファ層１２と、膜厚が３μ
ｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚
が１５ｎｍ程度でシリコン（Ｓｉ）をドーパントするｎ
型の窒化アルミニウムガリウムからなるキャリア供給層
１４と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウ
ムからなる絶縁膜形成層１６Ａとを順次成長することに
より、窒化物半導体からなるエピタキシャル積層体を形
成する。
化学的気相堆積（ＭＯＣＶＤ）法により、炭化ケイ素か
らなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒
化アルミニウムからなるバッファ層１２と、膜厚が３μ
ｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚
が１５ｎｍ程度でシリコン（Ｓｉ）をドーパントするｎ
型の窒化アルミニウムガリウムからなるキャリア供給層
１４と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウ
ムからなる絶縁膜形成層１６Ａとを順次成長することに
より、窒化物半導体からなるエピタキシャル積層体を形
成する。
【００４６】次に、図３（ｂ）に示すように、リソグラ
フィ法及びエッチング法により、素子形成領域をマスク
するシリコンからなる保護膜（図示せず）を形成し、続
いて、基板１１に対して酸化雰囲気で１〜２時間程度の
熱酸化処理を行なって、エピタキシャル積層体に素子分
離膜１５を選択的に形成する。
フィ法及びエッチング法により、素子形成領域をマスク
するシリコンからなる保護膜（図示せず）を形成し、続
いて、基板１１に対して酸化雰囲気で１〜２時間程度の
熱酸化処理を行なって、エピタキシャル積層体に素子分
離膜１５を選択的に形成する。
【００４７】次に、図３（ｃ）に示すように、保護膜を
除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａから絶縁酸化層１６Ｂを形成する。
除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａから絶縁酸化層１６Ｂを形成する。
【００４８】次に、図４（ａ）に示すように、例えばス
パッタ法により、膜厚が約５０ｎｍのチタン及び白金と
膜厚が約２００ｎｍの金とを積層してゲート電極形成膜
を形成する。続いて、リソグラフィ法及びドライエッチ
ング法により、ゲート電極形成膜に対して選択的にパタ
ーニングを行なって、ゲート電極形成膜からゲート電極
１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲ
ート長方向側の領域に対して選択的にエッチングを行な
って、絶縁酸化層１６Ｂに開口部１６ａを設けることに
より、該開口部１６ａからキャリア供給層１４を露出す
る。
パッタ法により、膜厚が約５０ｎｍのチタン及び白金と
膜厚が約２００ｎｍの金とを積層してゲート電極形成膜
を形成する。続いて、リソグラフィ法及びドライエッチ
ング法により、ゲート電極形成膜に対して選択的にパタ
ーニングを行なって、ゲート電極形成膜からゲート電極
１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲ
ート長方向側の領域に対して選択的にエッチングを行な
って、絶縁酸化層１６Ｂに開口部１６ａを設けることに
より、該開口部１６ａからキャリア供給層１４を露出す
る。
【００４９】次に、図４（ｂ）に示すように、キャリア
供給層１４における開口部１６ａからの露出部分に、例
えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜
厚が約２００ｎｍのアルミニウムとを積層する。続い
て、リソグラフィ法及びドライエッチング法により、堆
積した金属膜に対して所定のパターニングを行ない、さ
らに熱処理を行なって、金属膜からキャリア供給層１４
とオーミック接触するソースドレイン電極１８を形成す
る。
供給層１４における開口部１６ａからの露出部分に、例
えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜
厚が約２００ｎｍのアルミニウムとを積層する。続い
て、リソグラフィ法及びドライエッチング法により、堆
積した金属膜に対して所定のパターニングを行ない、さ
らに熱処理を行なって、金属膜からキャリア供給層１４
とオーミック接触するソースドレイン電極１８を形成す
る。
【００５０】このように、第１の実施形態に係るＨＥＭ
Ｔの製造方法は、エピタキシャル積層体の上面に、窒化
ガリウムからなる絶縁膜形成層１６Ａを成長させてお
き、成長した絶縁膜形成層１６Ａを熱酸化することによ
り、ゲート絶縁膜となる絶縁酸化層１６Ｂを形成してい
る。
Ｔの製造方法は、エピタキシャル積層体の上面に、窒化
ガリウムからなる絶縁膜形成層１６Ａを成長させてお
き、成長した絶縁膜形成層１６Ａを熱酸化することによ
り、ゲート絶縁膜となる絶縁酸化層１６Ｂを形成してい
る。
【００５１】第１の実施形態においては、絶縁酸化層１
６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間によ
り調節している。窒化ガリウム（ＧａＮ）からなる絶縁
膜形成層１６Ａと窒化アルミニウムガリウム（ＡｌＧａ
Ｎ）からなるキャリア供給層１４との酸化速度を比較す
ると、Ａｌの組成が０．３の場合には、窒化ガリウムの
酸化速度が窒化アルミニウムガリウムの酸化速度と比べ
て２倍程度と大きく、これにより、絶縁酸化層１６Ｂの
下側に位置するキャリア供給層１４の酸化を抑制するこ
とができる。
６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間によ
り調節している。窒化ガリウム（ＧａＮ）からなる絶縁
膜形成層１６Ａと窒化アルミニウムガリウム（ＡｌＧａ
Ｎ）からなるキャリア供給層１４との酸化速度を比較す
ると、Ａｌの組成が０．３の場合には、窒化ガリウムの
酸化速度が窒化アルミニウムガリウムの酸化速度と比べ
て２倍程度と大きく、これにより、絶縁酸化層１６Ｂの
下側に位置するキャリア供給層１４の酸化を抑制するこ
とができる。
【００５２】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００５３】図５は本発明の第２の実施形態に係る半導
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型のＨＥＭＴの断面構成を示している。図５におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型のＨＥＭＴの断面構成を示している。図５におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。
【００５４】図５に示すように、例えば、炭化ケイ素か
らなる基板１１上には、窒化アルミニウムからなるバッ
ファ層１２と、窒化ガリウムからなるチャネル層１３
と、ｎ型の窒化アルミニウムガリウムからなりチャネル
層１３にキャリア（電子）を供給するキャリア供給層１
４と、窒化アルミニウムからなる酸化防止層２０とが順
次形成されている。
らなる基板１１上には、窒化アルミニウムからなるバッ
ファ層１２と、窒化ガリウムからなるチャネル層１３
と、ｎ型の窒化アルミニウムガリウムからなりチャネル
層１３にキャリア（電子）を供給するキャリア供給層１
４と、窒化アルミニウムからなる酸化防止層２０とが順
次形成されている。
【００５５】絶縁体からなる素子分離膜１５に囲まれた
素子形成領域上であって、酸化防止層２０上のゲート電
極形成領域には、酸化防止層２０上に成長した窒化ガリ
ウムからなる半導体層自体が酸化された絶縁酸化層１６
Ｂが選択的に形成されている。
素子形成領域上であって、酸化防止層２０上のゲート電
極形成領域には、酸化防止層２０上に成長した窒化ガリ
ウムからなる半導体層自体が酸化された絶縁酸化層１６
Ｂが選択的に形成されている。
【００５６】絶縁酸化層１６Ｂ上には、チタン、白金及
び金の積層体からなるゲート電極１７が形成されてい
る。また、酸化防止層２０上におけるゲート長方向側の
領域には、酸化防止層２０とオーミック接触するチタン
及びアルミニウムからなるソースドレイン電極１８が形
成されている。
び金の積層体からなるゲート電極１７が形成されてい
る。また、酸化防止層２０上におけるゲート長方向側の
領域には、酸化防止層２０とオーミック接触するチタン
及びアルミニウムからなるソースドレイン電極１８が形
成されている。
【００５７】このように、第２の実施形態に係るＨＥＭ
Ｔは、ゲート絶縁膜となる絶縁酸化層１６Ｂとキャリア
供給層１４との間に、窒化アルミニウムからなる酸化防
止層２０が形成されていることを特徴とする。これによ
り、第１の実施形態と同様に、絶縁酸化層１６Ｂと酸化
防止層２０との界面には汚染等による不純物がまったく
存在しないため良好な界面が形成されている。その上、
絶縁酸化層１６Ｂは窒化物が酸化されて形成されている
ため、その膜質は極めて緻密であり、優れた絶縁性を持
つ。
Ｔは、ゲート絶縁膜となる絶縁酸化層１６Ｂとキャリア
供給層１４との間に、窒化アルミニウムからなる酸化防
止層２０が形成されていることを特徴とする。これによ
り、第１の実施形態と同様に、絶縁酸化層１６Ｂと酸化
防止層２０との界面には汚染等による不純物がまったく
存在しないため良好な界面が形成されている。その上、
絶縁酸化層１６Ｂは窒化物が酸化されて形成されている
ため、その膜質は極めて緻密であり、優れた絶縁性を持
つ。
【００５８】なお、酸化防止層２０は絶縁酸化層１６Ｂ
における酸化処理時の酸化ストッパ層として機能する。
における酸化処理時の酸化ストッパ層として機能する。
【００５９】図６は第２の実施形態に係るＨＥＭＴの電
流電圧特性を示している。横軸はソースドレイン間の電
圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示し
ている。本実施形態に係るＨＥＭＴは、ゲート絶縁膜で
ある絶縁酸化層１６Ｂの絶縁特性が優れているため、ド
レイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ
以上のゲートソース間電圧Ｖgsを印加してもゲート電極
１７からのリーク電流は発生せず、良好な電流電圧特性
を示す。
流電圧特性を示している。横軸はソースドレイン間の電
圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示し
ている。本実施形態に係るＨＥＭＴは、ゲート絶縁膜で
ある絶縁酸化層１６Ｂの絶縁特性が優れているため、ド
レイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ
以上のゲートソース間電圧Ｖgsを印加してもゲート電極
１７からのリーク電流は発生せず、良好な電流電圧特性
を示す。
【００６０】以下、前記のように構成された絶縁ゲート
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
【００６１】図７（ａ）〜図７（ｃ）及び図８（ａ）、
図８（ｂ）は本発明の第２の実施形態に係る絶縁ゲート
型のＨＥＭＴの製造方法の工程順の断面構成を表わして
いる。
図８（ｂ）は本発明の第２の実施形態に係る絶縁ゲート
型のＨＥＭＴの製造方法の工程順の断面構成を表わして
いる。
【００６２】まず、図７（ａ）に示すように、ＭＯＣＶ
Ｄ法により、炭化ケイ素からなる基板１１上に、例えば
膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッ
ファ層１２と、膜厚が３μｍ程度の窒化ガリウムからな
るチャネル層１３と、膜厚が１５ｎｍ程度でシリコンを
ドーパントするｎ型の窒化アルミニウムガリウムからな
るキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ程
度の窒化アルミニウムからなる酸化防止層２０と、膜厚
が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶
縁膜形成層１６Ａとを順次成長することにより、窒化物
半導体からなるエピタキシャル積層体を形成する。
Ｄ法により、炭化ケイ素からなる基板１１上に、例えば
膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッ
ファ層１２と、膜厚が３μｍ程度の窒化ガリウムからな
るチャネル層１３と、膜厚が１５ｎｍ程度でシリコンを
ドーパントするｎ型の窒化アルミニウムガリウムからな
るキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ程
度の窒化アルミニウムからなる酸化防止層２０と、膜厚
が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶
縁膜形成層１６Ａとを順次成長することにより、窒化物
半導体からなるエピタキシャル積層体を形成する。
【００６３】次に、図７（ｂ）に示すように、リソグラ
フィ法及びエッチング法により、素子形成領域をマスク
するシリコンからなる保護膜（図示せず）を形成し、続
いて、基板１１に対して酸化雰囲気で１〜２時間程度の
熱酸化処理を行なって、エピタキシャル積層体に素子分
離膜１５を選択的に形成する。
フィ法及びエッチング法により、素子形成領域をマスク
するシリコンからなる保護膜（図示せず）を形成し、続
いて、基板１１に対して酸化雰囲気で１〜２時間程度の
熱酸化処理を行なって、エピタキシャル積層体に素子分
離膜１５を選択的に形成する。
【００６４】次に、図７（ｃ）に示すように、保護膜を
除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａから絶縁酸化層１６Ｂを形成する。
除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａから絶縁酸化層１６Ｂを形成する。
【００６５】第２の実施形態においても、絶縁酸化層１
６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間によ
り調節しているが、酸化防止層２０を構成する窒化アル
ミニウムの酸化速度は窒化ガリウムの酸化速度と比べて
５０分の１と極めて小さいため、絶縁膜形成層１６Ａに
対する酸化処理は酸化防止層２０で停止したとみなすこ
とができる。従って、絶縁膜形成層１６Ａをすべて酸化
させたとしてもキャリア供給層１４にまで酸化が及ぶこ
とがなくなり、絶縁酸化層１６Ｂの膜厚は実質的に絶縁
膜形成層１６Ａの膜厚で調節することができるようにな
る。その結果、絶縁ゲートを有する素子の動作特性に大
きな影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅
に向上することができる。
６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間によ
り調節しているが、酸化防止層２０を構成する窒化アル
ミニウムの酸化速度は窒化ガリウムの酸化速度と比べて
５０分の１と極めて小さいため、絶縁膜形成層１６Ａに
対する酸化処理は酸化防止層２０で停止したとみなすこ
とができる。従って、絶縁膜形成層１６Ａをすべて酸化
させたとしてもキャリア供給層１４にまで酸化が及ぶこ
とがなくなり、絶縁酸化層１６Ｂの膜厚は実質的に絶縁
膜形成層１６Ａの膜厚で調節することができるようにな
る。その結果、絶縁ゲートを有する素子の動作特性に大
きな影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅
に向上することができる。
【００６６】次に、図８（ａ）に示すように、例えばス
パッタ法により、膜厚が約５０ｎｍのチタン及び白金と
膜厚が約２００ｎｍの金とを積層してゲート電極形成膜
を形成する。続いて、リソグラフィ法及びドライエッチ
ング法により、ゲート電極形成膜に対して選択的にパタ
ーニングを行なって、ゲート電極形成膜からゲート電極
１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲ
ート長方向側の領域に対して選択的にエッチングを行な
って、絶縁酸化層１６Ｂに開口部１６ａを設けることに
より、該開口部１６ａから酸化防止層２０を露出する。
パッタ法により、膜厚が約５０ｎｍのチタン及び白金と
膜厚が約２００ｎｍの金とを積層してゲート電極形成膜
を形成する。続いて、リソグラフィ法及びドライエッチ
ング法により、ゲート電極形成膜に対して選択的にパタ
ーニングを行なって、ゲート電極形成膜からゲート電極
１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲ
ート長方向側の領域に対して選択的にエッチングを行な
って、絶縁酸化層１６Ｂに開口部１６ａを設けることに
より、該開口部１６ａから酸化防止層２０を露出する。
【００６７】次に、図８（ｂ）に示すように、酸化防止
層２０における開口部１６ａからの露出部分に、例えば
スパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が
約２００ｎｍのアルミニウムとを積層する。続いて、リ
ソグラフィ法及びドライエッチング法により、堆積した
金属膜に対して所定のパターニングを行ない、さらに熱
処理を行なって、金属膜から酸化防止層２０とオーミッ
ク接触するソースドレイン電極１８を形成する。
層２０における開口部１６ａからの露出部分に、例えば
スパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が
約２００ｎｍのアルミニウムとを積層する。続いて、リ
ソグラフィ法及びドライエッチング法により、堆積した
金属膜に対して所定のパターニングを行ない、さらに熱
処理を行なって、金属膜から酸化防止層２０とオーミッ
ク接触するソースドレイン電極１８を形成する。
【００６８】また、酸化防止層２０は窒化アルミニウム
に限られず、III-Ｖ族元素として、ガリウム又はインジ
ウムを含んでいてもよい。但し、酸化速度を小さくする
ためには、酸化防止層２０におけるアルミニウムの組成
を相対的に大きくすることが好ましい。
に限られず、III-Ｖ族元素として、ガリウム又はインジ
ウムを含んでいてもよい。但し、酸化速度を小さくする
ためには、酸化防止層２０におけるアルミニウムの組成
を相対的に大きくすることが好ましい。
【００６９】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００７０】図９は本発明の第３の実施形態に係る半導
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型のＨＥＭＴの断面構成を示している。図９におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。
体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲ
ート型のＨＥＭＴの断面構成を示している。図９におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。
【００７１】図９に示すように、例えば、炭化ケイ素か
らなる基板１１上には、基板１１と該基板１１上に成長
するエピタキシャル層との格子不整合を緩和する窒化ア
ルミニウムからなるバッファ層１２と、窒化ガリウムか
らなりその上部に２次元電子ガス層が形成される能動層
としてのチャネル層１３と、ｎ型の窒化アルミニウムガ
リウムからなりチャネル層１３にキャリア（電子）を供
給するキャリア供給層１４と、窒化アルミニウムからな
る酸化防止層２０とが順次形成されている。
らなる基板１１上には、基板１１と該基板１１上に成長
するエピタキシャル層との格子不整合を緩和する窒化ア
ルミニウムからなるバッファ層１２と、窒化ガリウムか
らなりその上部に２次元電子ガス層が形成される能動層
としてのチャネル層１３と、ｎ型の窒化アルミニウムガ
リウムからなりチャネル層１３にキャリア（電子）を供
給するキャリア供給層１４と、窒化アルミニウムからな
る酸化防止層２０とが順次形成されている。
【００７２】バッファ層１２にまで達する絶縁体からな
る素子分離膜１５に囲まれた素子形成領域上であって、
酸化防止層２０上のゲート電極形成領域には、酸化防止
層２０上に成長した窒化ガリウムからなる半導体層自体
が酸化された絶縁酸化層１６Ｂが選択的に形成され、さ
らに絶縁酸化層１６Ｂの上には、酸化シリコン（ＳｉＯ
2 ）からなる上部ゲート絶縁膜２１が形成されている。
これにより、第３の実施形態においては、ゲート絶縁膜
２６は、絶縁酸化層１６Ｂからなる下部ゲート絶縁膜
と、上部ゲート絶縁膜２１とにより構成される。
る素子分離膜１５に囲まれた素子形成領域上であって、
酸化防止層２０上のゲート電極形成領域には、酸化防止
層２０上に成長した窒化ガリウムからなる半導体層自体
が酸化された絶縁酸化層１６Ｂが選択的に形成され、さ
らに絶縁酸化層１６Ｂの上には、酸化シリコン（ＳｉＯ
2 ）からなる上部ゲート絶縁膜２１が形成されている。
これにより、第３の実施形態においては、ゲート絶縁膜
２６は、絶縁酸化層１６Ｂからなる下部ゲート絶縁膜
と、上部ゲート絶縁膜２１とにより構成される。
【００７３】ゲート絶縁膜２６の上には、チタン、白金
及び金の積層体からなるゲート電極１７が形成されてい
る。また、酸化防止層２０上におけるゲート電極１７の
ゲート長方向側の領域には、酸化防止層２０とオーミッ
ク接触するチタン及びアルミニウムからなるソースドレ
イン電極１８が形成されている。
及び金の積層体からなるゲート電極１７が形成されてい
る。また、酸化防止層２０上におけるゲート電極１７の
ゲート長方向側の領域には、酸化防止層２０とオーミッ
ク接触するチタン及びアルミニウムからなるソースドレ
イン電極１８が形成されている。
【００７４】このように、第３の実施形態に係るＨＥＭ
Ｔは、下部ゲート絶縁膜として、キャリア供給層１４の
上に成長した窒化物半導体層が酸化されてなる絶縁酸化
層１６Ｂを用いているため、該絶縁酸化層１６Ｂとキャ
リア供給層１４との界面には汚染等による不純物がまっ
たく存在しないので、良好な界面が形成されている。そ
の上、絶縁酸化層１６Ｂは窒化物が酸化されて形成され
ているため、その膜質は極めて緻密であり、高い絶縁性
を有する。
Ｔは、下部ゲート絶縁膜として、キャリア供給層１４の
上に成長した窒化物半導体層が酸化されてなる絶縁酸化
層１６Ｂを用いているため、該絶縁酸化層１６Ｂとキャ
リア供給層１４との界面には汚染等による不純物がまっ
たく存在しないので、良好な界面が形成されている。そ
の上、絶縁酸化層１６Ｂは窒化物が酸化されて形成され
ているため、その膜質は極めて緻密であり、高い絶縁性
を有する。
【００７５】さらに、第３の実施形態においては、ゲー
ト電極１７と絶縁酸化層１６Ｂとの間に、酸化シリコン
からなる上部ゲート絶縁膜２１を設けているため、ゲー
ト電極１７によるリーク電流はほとんど生じることがな
い。その結果、ゲート電極１７に対して比較的に高い電
圧を印加することがが可能となるので、ＨＥＭＴの電流
駆動能力をより一層高めることができる。
ト電極１７と絶縁酸化層１６Ｂとの間に、酸化シリコン
からなる上部ゲート絶縁膜２１を設けているため、ゲー
ト電極１７によるリーク電流はほとんど生じることがな
い。その結果、ゲート電極１７に対して比較的に高い電
圧を印加することがが可能となるので、ＨＥＭＴの電流
駆動能力をより一層高めることができる。
【００７６】図１０は第３の実施形態に係るＨＥＭＴの
電流電圧特性を示している。横軸はソースドレイン間の
電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示
している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜
２６が絶縁酸化層１６Ｂと上部ゲート絶縁膜２１とから
なり、その絶縁特性が極めて優れるため、ドレイン耐圧
は２００Ｖ以上にも達する。その上、順方向に８Ｖ以上
のゲートソース間電圧Ｖgsを印加してもゲート電極１７
からのリーク電流は発生せず、良好な電流電圧特性を示
すことが分かる。
電流電圧特性を示している。横軸はソースドレイン間の
電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示
している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜
２６が絶縁酸化層１６Ｂと上部ゲート絶縁膜２１とから
なり、その絶縁特性が極めて優れるため、ドレイン耐圧
は２００Ｖ以上にも達する。その上、順方向に８Ｖ以上
のゲートソース間電圧Ｖgsを印加してもゲート電極１７
からのリーク電流は発生せず、良好な電流電圧特性を示
すことが分かる。
【００７７】以下、前記のように構成された絶縁ゲート
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
【００７８】図１１（ａ）〜図１１（ｃ）及び図１２
（ａ）、図１２（ｂ）は本発明の第３の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
（ａ）、図１２（ｂ）は本発明の第３の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
【００７９】まず、図１１（ａ）に示すように、ＭＯＣ
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
（Ｓｉ）をドーパントするｎ型の窒化アルミニウムガリ
ウムからなるキャリア供給層１４と、膜厚が２０ｎｍ〜
５０ｎｍ程度の窒化アルミニウムからなる酸化防止層２
０と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウム
からなる絶縁膜形成層１６Ａとを順次成長することによ
り、窒化物半導体からなるエピタキシャル積層体を形成
する。
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
（Ｓｉ）をドーパントするｎ型の窒化アルミニウムガリ
ウムからなるキャリア供給層１４と、膜厚が２０ｎｍ〜
５０ｎｍ程度の窒化アルミニウムからなる酸化防止層２
０と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウム
からなる絶縁膜形成層１６Ａとを順次成長することによ
り、窒化物半導体からなるエピタキシャル積層体を形成
する。
【００８０】次に、リソグラフィ法及びエッチング法に
より、素子形成領域をマスクするシリコンからなる保護
膜（図示せず）を形成し、続いて、基板１１に対して酸
化雰囲気で１〜２時間程度の熱酸化処理を行なって、エ
ピタキシャル積層体に素子分離膜１５を選択的に形成す
る。
より、素子形成領域をマスクするシリコンからなる保護
膜（図示せず）を形成し、続いて、基板１１に対して酸
化雰囲気で１〜２時間程度の熱酸化処理を行なって、エ
ピタキシャル積層体に素子分離膜１５を選択的に形成す
る。
【００８１】次に、図１１（ｂ）に示すように、保護膜
を除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気
で数分間程度の熱酸化処理を行なうことにより、絶縁膜
形成層１６Ａから絶縁酸化層１６Ｂを形成する。続い
て、絶縁酸化層１６Ｂの上に、例えばＣＶＤ法により、
膜厚が約１０ｎｍの酸化シリコンからなる上部ゲート絶
縁膜２１を形成する。
を除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気
で数分間程度の熱酸化処理を行なうことにより、絶縁膜
形成層１６Ａから絶縁酸化層１６Ｂを形成する。続い
て、絶縁酸化層１６Ｂの上に、例えばＣＶＤ法により、
膜厚が約１０ｎｍの酸化シリコンからなる上部ゲート絶
縁膜２１を形成する。
【００８２】ここで、第３の実施形態においても、絶縁
酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱
時間により調節しているが、第２の実施形態と同様に、
酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたこ
とにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形
成層１６Ａの膜厚で調節することができるようになる。
その結果、絶縁ゲートを有する素子の動作特性に大きな
影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向
上することができる。
酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱
時間により調節しているが、第２の実施形態と同様に、
酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたこ
とにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形
成層１６Ａの膜厚で調節することができるようになる。
その結果、絶縁ゲートを有する素子の動作特性に大きな
影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向
上することができる。
【００８３】次に、図１２（ａ）に示すように、例えば
スパッタ法により、膜厚が約５０ｎｍのチタン及び白金
と膜厚が約２００ｎｍの金とを積層してゲート電極形成
膜を形成する。続いて、リソグラフィ法及びドライエッ
チング法により、ゲート電極形成膜に対して選択的にパ
ターニングを行なって、ゲート電極形成膜からゲート電
極１７を形成する。これにより、ゲート電極１７の下側
には、上部ゲート絶縁膜２１と絶縁酸化層１６Ｂからな
る下部ゲート絶縁膜とにより構成されるゲート絶縁膜２
６が形成される。その後、上部ゲート絶縁膜２１及び絶
縁酸化層１６Ｂにおけるゲート長方向側の領域に対して
選択的にエッチングを行なって、上部ゲート絶縁膜２１
及び絶縁酸化層１６Ｂに開口部１６ａを設けることによ
り、該開口部１６ａから酸化防止層２０を露出する。
スパッタ法により、膜厚が約５０ｎｍのチタン及び白金
と膜厚が約２００ｎｍの金とを積層してゲート電極形成
膜を形成する。続いて、リソグラフィ法及びドライエッ
チング法により、ゲート電極形成膜に対して選択的にパ
ターニングを行なって、ゲート電極形成膜からゲート電
極１７を形成する。これにより、ゲート電極１７の下側
には、上部ゲート絶縁膜２１と絶縁酸化層１６Ｂからな
る下部ゲート絶縁膜とにより構成されるゲート絶縁膜２
６が形成される。その後、上部ゲート絶縁膜２１及び絶
縁酸化層１６Ｂにおけるゲート長方向側の領域に対して
選択的にエッチングを行なって、上部ゲート絶縁膜２１
及び絶縁酸化層１６Ｂに開口部１６ａを設けることによ
り、該開口部１６ａから酸化防止層２０を露出する。
【００８４】次に、図１２（ｂ）に示すように、酸化防
止層２０における開口部１６ａからの露出部分に、例え
ばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚
が約２００ｎｍのアルミニウムとを積層する。続いて、
リソグラフィ法及びドライエッチング法により、堆積し
た金属膜に対して所定のパターニングを行ない、さらに
熱処理を行なって、金属膜から酸化防止層２０とオーミ
ック接触するソースドレイン電極１８を形成する。
止層２０における開口部１６ａからの露出部分に、例え
ばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚
が約２００ｎｍのアルミニウムとを積層する。続いて、
リソグラフィ法及びドライエッチング法により、堆積し
た金属膜に対して所定のパターニングを行ない、さらに
熱処理を行なって、金属膜から酸化防止層２０とオーミ
ック接触するソースドレイン電極１８を形成する。
【００８５】このように、第３の実施形態に係るＨＥＭ
Ｔの製造方法は、ゲート絶縁膜２６を、窒化ガリウムか
らなる絶縁膜形成層１６Ａが熱酸化されてなる絶縁酸化
層１６Ｂと、該絶縁酸化層１６Ｂの上に形成された上部
ゲート絶縁膜２１とから構成している。これにより、前
述したように、ゲート電極１７によるリーク電流を防止
でき、ゲート電極１７への印加電圧を高くすることがで
きるので、ＨＥＭＴの電流駆動能力を向上することがで
きる。
Ｔの製造方法は、ゲート絶縁膜２６を、窒化ガリウムか
らなる絶縁膜形成層１６Ａが熱酸化されてなる絶縁酸化
層１６Ｂと、該絶縁酸化層１６Ｂの上に形成された上部
ゲート絶縁膜２１とから構成している。これにより、前
述したように、ゲート電極１７によるリーク電流を防止
でき、ゲート電極１７への印加電圧を高くすることがで
きるので、ＨＥＭＴの電流駆動能力を向上することがで
きる。
【００８６】なお、第３の実施形態においては、ゲート
絶縁膜２６の上部ゲート絶縁膜２１に酸化シリコンを用
いたが、酸化シリコンに限られない。すなわち、酸化絶
縁層１６Ｂと密着性が良く且つ該酸化絶縁層１６Ｂより
も絶縁性が高い材料であれば良く、例えば窒化シリコン
（Ｓｉ3Ｎ4）を用いてもよい。
絶縁膜２６の上部ゲート絶縁膜２１に酸化シリコンを用
いたが、酸化シリコンに限られない。すなわち、酸化絶
縁層１６Ｂと密着性が良く且つ該酸化絶縁層１６Ｂより
も絶縁性が高い材料であれば良く、例えば窒化シリコン
（Ｓｉ3Ｎ4）を用いてもよい。
【００８７】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００８８】図１３は本発明の第４の実施形態に係る半
導体装置であって、III-Ｖ族窒化物半導体からなる絶縁
ゲート型のＨＥＭＴの断面構成を示している。図１３に
おいて、図１に示す構成部材と同一の構成部材には同一
の符号を付している。
導体装置であって、III-Ｖ族窒化物半導体からなる絶縁
ゲート型のＨＥＭＴの断面構成を示している。図１３に
おいて、図１に示す構成部材と同一の構成部材には同一
の符号を付している。
【００８９】図１３に示すように、例えば、炭化ケイ素
からなる基板１１上には、基板１１と該基板１１上に成
長するエピタキシャル層との格子不整合を緩和する窒化
アルミニウムからなるバッファ層１２と、窒化ガリウム
からなりその上部に２次元電子ガス層が形成される能動
層としてのチャネル層１３と、ｎ型の窒化アルミニウム
ガリウム（ＡｌＧａＮ）からなりチャネル層１３にキャ
リア（電子）を供給するキャリア供給層１４とが順次形
成されている。
からなる基板１１上には、基板１１と該基板１１上に成
長するエピタキシャル層との格子不整合を緩和する窒化
アルミニウムからなるバッファ層１２と、窒化ガリウム
からなりその上部に２次元電子ガス層が形成される能動
層としてのチャネル層１３と、ｎ型の窒化アルミニウム
ガリウム（ＡｌＧａＮ）からなりチャネル層１３にキャ
リア（電子）を供給するキャリア供給層１４とが順次形
成されている。
【００９０】バッファ層１２にまで達する絶縁体からな
る素子分離膜１５に囲まれた素子形成領域上であって、
キャリア供給層１４上のゲート電極形成領域には、キャ
リア供給層１４の上に成長した窒化ガリウムからなる絶
縁膜形成層１６Ａ自体が酸化された絶縁酸化層１６Ｂが
選択的に形成されている。
る素子分離膜１５に囲まれた素子形成領域上であって、
キャリア供給層１４上のゲート電極形成領域には、キャ
リア供給層１４の上に成長した窒化ガリウムからなる絶
縁膜形成層１６Ａ自体が酸化された絶縁酸化層１６Ｂが
選択的に形成されている。
【００９１】絶縁酸化層１６Ｂ上には、チタン、白金及
び金の積層体からなるゲート電極４７が形成されてお
り、キャリア供給層１４上におけるゲート電極１７のゲ
ート長方向側の領域には、キャリア供給層１４とオーミ
ック接触するチタン及びアルミニウムからなるソース電
極１８ｓ及びドレイン電極１８ｄがそれぞれ形成されて
いる。
び金の積層体からなるゲート電極４７が形成されてお
り、キャリア供給層１４上におけるゲート電極１７のゲ
ート長方向側の領域には、キャリア供給層１４とオーミ
ック接触するチタン及びアルミニウムからなるソース電
極１８ｓ及びドレイン電極１８ｄがそれぞれ形成されて
いる。
【００９２】第４の実施形態においては、図１３に示す
ように、ゲート電極１７とドレイン電極１８ｄとの間の
領域に、絶縁酸化層１６Ｂの膜厚がゲート電極１７の下
側部分よりも厚い厚膜部１６ｃを有している。
ように、ゲート電極１７とドレイン電極１８ｄとの間の
領域に、絶縁酸化層１６Ｂの膜厚がゲート電極１７の下
側部分よりも厚い厚膜部１６ｃを有している。
【００９３】このように、第４の実施形態に係るＨＥＭ
Ｔは、ゲート絶縁膜として、キャリア供給層１４の上に
成長した窒化ガリウムからなる絶縁膜形成層１６Ａが酸
化されてなる絶縁酸化層１６Ｂを用いているため、該絶
縁酸化層１６Ｂとキャリア供給層１４と絶縁膜形成層１
６Ａとの界面には汚染等による不純物がまったく存在し
ないので、良好な界面が形成されている。その上、絶縁
酸化層１６Ｂは窒化物が酸化されて形成されているた
め、その膜質は極めて緻密であり、高い絶縁性を有す
る。
Ｔは、ゲート絶縁膜として、キャリア供給層１４の上に
成長した窒化ガリウムからなる絶縁膜形成層１６Ａが酸
化されてなる絶縁酸化層１６Ｂを用いているため、該絶
縁酸化層１６Ｂとキャリア供給層１４と絶縁膜形成層１
６Ａとの界面には汚染等による不純物がまったく存在し
ないので、良好な界面が形成されている。その上、絶縁
酸化層１６Ｂは窒化物が酸化されて形成されているた
め、その膜質は極めて緻密であり、高い絶縁性を有す
る。
【００９４】さらに、ゲート電極１７とドレイン電極１
８ｄとの間の絶縁酸化層１６Ｂには厚膜部１６ｃが形成
されているため、ＨＥＭＴのドレイン耐圧が高くなり、
且つドレインリーク電流が小さくなる。その結果、ＨＥ
ＭＴの動作電圧を高くすることができるので、高出力化
が容易となる。
８ｄとの間の絶縁酸化層１６Ｂには厚膜部１６ｃが形成
されているため、ＨＥＭＴのドレイン耐圧が高くなり、
且つドレインリーク電流が小さくなる。その結果、ＨＥ
ＭＴの動作電圧を高くすることができるので、高出力化
が容易となる。
【００９５】図１４は第４の実施形態に係るＨＥＭＴの
電流電圧特性を示している。横軸はソースドレイン間の
電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示
している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜
である絶縁酸化層１６Ｂの絶縁特性が優れていること
と、ゲート電極１７とドレイン電極１８ｄとの間に絶縁
酸化層１６Ｂの膜厚を厚くした厚膜部１６ｃを設けてい
るため、ドレイン耐圧が２５０Ｖ以上にも達する。ま
た、順方向に６Ｖ以上のゲートソース間電圧Ｖgsを印加
してもゲート電極１７からのリーク電流は発生せず、良
好な電流電圧特性を示すことが分かる。
電流電圧特性を示している。横軸はソースドレイン間の
電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示
している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜
である絶縁酸化層１６Ｂの絶縁特性が優れていること
と、ゲート電極１７とドレイン電極１８ｄとの間に絶縁
酸化層１６Ｂの膜厚を厚くした厚膜部１６ｃを設けてい
るため、ドレイン耐圧が２５０Ｖ以上にも達する。ま
た、順方向に６Ｖ以上のゲートソース間電圧Ｖgsを印加
してもゲート電極１７からのリーク電流は発生せず、良
好な電流電圧特性を示すことが分かる。
【００９６】以下、前記のように構成された絶縁ゲート
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
を有するＨＥＭＴの製造方法について図面を参照しなが
ら説明する。
【００９７】図１５（ａ）〜図１５（ｄ）及び図１６
（ａ）〜図１６（ｃ）は本発明の第４の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
（ａ）〜図１６（ｃ）は本発明の第４の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
【００９８】まず、図１５（ａ）に示すように、ＭＯＣ
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
をドーパントするｎ型の窒化アルミニウムガリウムから
なるキャリア供給層１４と、膜厚が５０ｎｍ〜１００ｎ
ｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを
順次成長することにより、窒化物半導体からなるエピタ
キシャル積層体を形成する。
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
をドーパントするｎ型の窒化アルミニウムガリウムから
なるキャリア供給層１４と、膜厚が５０ｎｍ〜１００ｎ
ｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを
順次成長することにより、窒化物半導体からなるエピタ
キシャル積層体を形成する。
【００９９】次に、図１５（ｂ）に示すように、リソグ
ラフィ法及びエッチング法により素子形成領域をマスク
するシリコンからなる保護膜４１を形成し、続いて、基
板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処
理を行なってエピタキシャル積層体に素子分離膜１５を
選択的に形成する。
ラフィ法及びエッチング法により素子形成領域をマスク
するシリコンからなる保護膜４１を形成し、続いて、基
板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処
理を行なってエピタキシャル積層体に素子分離膜１５を
選択的に形成する。
【０１００】次に、図１５（ｃ）に示すように、リソグ
ラフィ法及びエッチング法により、保護膜４１における
ゲート電極形成領域とドレイン電極形成領域との間に開
口部を形成して、絶縁膜形成層１６Ａを露出する。その
後、露出した縁膜形成層１６Ａに対して、酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａにおけるゲート電極形成領域とドレイン電極
形成領域との間に、絶縁膜形成層１６Ａ自体が部分的に
酸化されてなる厚膜形成部１６ｂを形成する。
ラフィ法及びエッチング法により、保護膜４１における
ゲート電極形成領域とドレイン電極形成領域との間に開
口部を形成して、絶縁膜形成層１６Ａを露出する。その
後、露出した縁膜形成層１６Ａに対して、酸化雰囲気で
数分間程度の熱酸化処理を行なうことにより、絶縁膜形
成層１６Ａにおけるゲート電極形成領域とドレイン電極
形成領域との間に、絶縁膜形成層１６Ａ自体が部分的に
酸化されてなる厚膜形成部１６ｂを形成する。
【０１０１】次に、図１５（ｄ）に示すように、保護膜
４１を除去し、続いて、絶縁膜形成層１６Ａに対して酸
化雰囲気で数分間程度の熱酸化処理を行なって、絶縁膜
形成層１６Ａ及び厚膜形成部１６ｂをさらに酸化するこ
とにより、絶縁膜形成層１６Ａ自体が酸化されてなり、
ゲート電極形成領域とドレイン電極形成領域との間に、
厚膜部１６ｃを有する絶縁酸化層１６Ｂを形成する。
４１を除去し、続いて、絶縁膜形成層１６Ａに対して酸
化雰囲気で数分間程度の熱酸化処理を行なって、絶縁膜
形成層１６Ａ及び厚膜形成部１６ｂをさらに酸化するこ
とにより、絶縁膜形成層１６Ａ自体が酸化されてなり、
ゲート電極形成領域とドレイン電極形成領域との間に、
厚膜部１６ｃを有する絶縁酸化層１６Ｂを形成する。
【０１０２】次に、図１６（ａ）に示すように、例えば
スパッタ法により、膜厚が約５０ｎｍのチタン及び白金
と膜厚が約２００ｎｍの金とを積層し、続いて、リソグ
ラフィ法及びドライエッチング法により、堆積したゲー
ト電極形成膜に対して所定のパターニングを行なって、
ゲート電極形成膜からゲート電極１７を形成する。
スパッタ法により、膜厚が約５０ｎｍのチタン及び白金
と膜厚が約２００ｎｍの金とを積層し、続いて、リソグ
ラフィ法及びドライエッチング法により、堆積したゲー
ト電極形成膜に対して所定のパターニングを行なって、
ゲート電極形成膜からゲート電極１７を形成する。
【０１０３】次に、図１６（ｂ）に示すように、絶縁酸
化層１６Ｂにおけるゲート長方向側の領域に対して選択
的にエッチングを行なって、絶縁酸化層１６Ｂに開口部
１６ａを設けることにより、該開口部１６ａからキャリ
ア供給層１４を露出する。
化層１６Ｂにおけるゲート長方向側の領域に対して選択
的にエッチングを行なって、絶縁酸化層１６Ｂに開口部
１６ａを設けることにより、該開口部１６ａからキャリ
ア供給層１４を露出する。
【０１０４】次に、図１６（ｃ）に示すように、キャリ
ア供給層１４における該開口部１６ａからの露出部分
に、例えばスパッタ法により、膜厚が約２０ｎｍのチタ
ンと膜厚が約２００ｎｍのアルミニウムとを積層する。
続いて、リソグラフィ法及びドライエッチング法によ
り、堆積した金属膜に対して所定のパターニングを行な
い、さらに熱処理を行なって、金属膜からキャリア供給
層１４とオーミック接触するソース電極１８ｓとドレイ
ン電極１８ｄとそれぞれ形成する。
ア供給層１４における該開口部１６ａからの露出部分
に、例えばスパッタ法により、膜厚が約２０ｎｍのチタ
ンと膜厚が約２００ｎｍのアルミニウムとを積層する。
続いて、リソグラフィ法及びドライエッチング法によ
り、堆積した金属膜に対して所定のパターニングを行な
い、さらに熱処理を行なって、金属膜からキャリア供給
層１４とオーミック接触するソース電極１８ｓとドレイ
ン電極１８ｄとそれぞれ形成する。
【０１０５】このように、第４の実施形態によると、熱
酸化による絶縁酸化層１６Ｂを、ゲート電極１７とドレ
イン電極１８ｄとの間に厚膜部１６ｃを設けることによ
り、部分的に厚くなるように形成している。これによ
り、前述したように、ＨＥＭＴのドレイン耐圧が高くな
る共にドレインリーク電流を抑制することができる。
酸化による絶縁酸化層１６Ｂを、ゲート電極１７とドレ
イン電極１８ｄとの間に厚膜部１６ｃを設けることによ
り、部分的に厚くなるように形成している。これによ
り、前述したように、ＨＥＭＴのドレイン耐圧が高くな
る共にドレインリーク電流を抑制することができる。
【０１０６】なお、第４の実施形態においては、絶縁酸
化層１６Ｂを形成するよりも前に厚膜形成部１６ｂを形
成したが、これとは逆に、絶縁酸化層１６Ｂをほぼ一様
な厚さに形成した後、厚膜部１６ｃを形成してもよい。
化層１６Ｂを形成するよりも前に厚膜形成部１６ｂを形
成したが、これとは逆に、絶縁酸化層１６Ｂをほぼ一様
な厚さに形成した後、厚膜部１６ｃを形成してもよい。
【０１０７】また、保護膜４１にシリコンを用いたが、
窒化物系の半導体層の酸化を防止することができる材料
であれば良く、シリコンに代えて、例えば酸化シリコン
又は窒化シリコンを用いても良い。
窒化物系の半導体層の酸化を防止することができる材料
であれば良く、シリコンに代えて、例えば酸化シリコン
又は窒化シリコンを用いても良い。
【０１０８】（第５の実施形態）以下、本発明の第５の
実施形態に係るＨＥＭＴの製造方法について図面を参照
しながら説明する。
実施形態に係るＨＥＭＴの製造方法について図面を参照
しながら説明する。
【０１０９】図１７（ａ）〜図１７（ｃ）及び図１８
（ａ）、図１８（ｂ）は本発明の第５の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
（ａ）、図１８（ｂ）は本発明の第５の実施形態に係る
絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成
を表わしている。
【０１１０】まず、図１７（ａ）に示すように、ＭＯＣ
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
をドーパントするｎ型の窒化アルミニウムガリウムから
なるキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ
程度の窒化アルミニウムからなる酸化防止層２０と、膜
厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる
絶縁膜形成層１６Ａとを順次成長することにより窒化物
半導体からなるエピタキシャル積層体を形成する。
ＶＤ法により、炭化ケイ素からなる基板１１上に、例え
ば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバ
ッファ層１２と、膜厚が３μｍ程度の窒化ガリウムから
なるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン
をドーパントするｎ型の窒化アルミニウムガリウムから
なるキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ
程度の窒化アルミニウムからなる酸化防止層２０と、膜
厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる
絶縁膜形成層１６Ａとを順次成長することにより窒化物
半導体からなるエピタキシャル積層体を形成する。
【０１１１】次に、図１７（ｂ）に示すように、リソグ
ラフィ法及びエッチング法により、素子形成領域をマス
クするシリコンからなる保護膜４１Ａを形成し、続い
て、基板１１に対して酸化雰囲気で１〜２時間程度の熱
酸化処理を行なって、エピタキシャル積層体に素子分離
膜１５を選択的に形成する。
ラフィ法及びエッチング法により、素子形成領域をマス
クするシリコンからなる保護膜４１Ａを形成し、続い
て、基板１１に対して酸化雰囲気で１〜２時間程度の熱
酸化処理を行なって、エピタキシャル積層体に素子分離
膜１５を選択的に形成する。
【０１１２】次に、図１７（ｃ）に示すように、リソグ
ラフィ法及びエッチング法により、保護膜４１Ａから絶
縁膜形成層１６Ａにおけるオーミック電極形成領域をマ
スクする酸化保護膜４１Ｂを形成する。続いて、形成し
た酸化保護膜４１Ｂをマスクとして、絶縁膜形成層１６
Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行な
うことにより、絶縁膜形成層１６Ａから、該絶縁膜形成
層１６Ａのオーミック電極形成領域に導電性領域１６ｄ
を有する絶縁酸化層１６Ｂを形成する。
ラフィ法及びエッチング法により、保護膜４１Ａから絶
縁膜形成層１６Ａにおけるオーミック電極形成領域をマ
スクする酸化保護膜４１Ｂを形成する。続いて、形成し
た酸化保護膜４１Ｂをマスクとして、絶縁膜形成層１６
Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行な
うことにより、絶縁膜形成層１６Ａから、該絶縁膜形成
層１６Ａのオーミック電極形成領域に導電性領域１６ｄ
を有する絶縁酸化層１６Ｂを形成する。
【０１１３】ここで、第５の実施形態においても、絶縁
酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱
時間により調節しているが、第２の実施形態と同様に、
酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたこ
とにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形
成層１６Ａの膜厚で調節することができるようになる。
その結果、絶縁ゲートを有する素子の動作特性に大きな
影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向
上することができる。
酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱
時間により調節しているが、第２の実施形態と同様に、
酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたこ
とにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形
成層１６Ａの膜厚で調節することができるようになる。
その結果、絶縁ゲートを有する素子の動作特性に大きな
影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向
上することができる。
【０１１４】次に、図１８（ａ）に示すように、酸化保
護膜４１Ｂを除去し、その後、例えばスパッタ法によ
り、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２０
０ｎｍの金とを積層し、続いて、リソグラフィ法及びド
ライエッチング法により、堆積したゲート電極形成膜に
対して所定のパターニングを行なって、ゲート電極形成
膜からゲート電極１７を形成する。
護膜４１Ｂを除去し、その後、例えばスパッタ法によ
り、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２０
０ｎｍの金とを積層し、続いて、リソグラフィ法及びド
ライエッチング法により、堆積したゲート電極形成膜に
対して所定のパターニングを行なって、ゲート電極形成
膜からゲート電極１７を形成する。
【０１１５】次に、図１８（ｂ）に示すように、絶縁酸
化層１６Ｂ及び導電性領域１６ｄの上に、例えばスパッ
タ法により、膜厚が約２０ｎｍのチタンと膜厚が約２０
０ｎｍのアルミニウムとを積層する。続いて、リソグラ
フィ法及びドライエッチング法により、堆積した金属膜
に対して所定のパターニングを行ない、さらに熱処理を
行なって、金属膜から導電性領域１６ｄとオーミック接
触するソースドレイン電極１８を形成する。
化層１６Ｂ及び導電性領域１６ｄの上に、例えばスパッ
タ法により、膜厚が約２０ｎｍのチタンと膜厚が約２０
０ｎｍのアルミニウムとを積層する。続いて、リソグラ
フィ法及びドライエッチング法により、堆積した金属膜
に対して所定のパターニングを行ない、さらに熱処理を
行なって、金属膜から導電性領域１６ｄとオーミック接
触するソースドレイン電極１８を形成する。
【０１１６】このように、第５の実施形態に係るＨＥＭ
Ｔの製造方法は、絶縁膜形成層１６Ａから熱酸化により
絶縁酸化層１６Ｂを形成する際に、絶縁膜形成層１６Ａ
におけるオーミック電極形成領域を酸化保護膜４１Ｂに
よりマスクした状態で絶縁酸化層１６Ｂを形成する。こ
れにより、絶縁膜形成層１６Ａにおけるオーミック電極
形成領域は酸化されず、良好な電気特性を保つ導電性領
域１６ｄとして残るため、ソースドレイン電極１８をコ
ンタクト抵抗が小さい良好なオーミック電極として形成
することができる。
Ｔの製造方法は、絶縁膜形成層１６Ａから熱酸化により
絶縁酸化層１６Ｂを形成する際に、絶縁膜形成層１６Ａ
におけるオーミック電極形成領域を酸化保護膜４１Ｂに
よりマスクした状態で絶縁酸化層１６Ｂを形成する。こ
れにより、絶縁膜形成層１６Ａにおけるオーミック電極
形成領域は酸化されず、良好な電気特性を保つ導電性領
域１６ｄとして残るため、ソースドレイン電極１８をコ
ンタクト抵抗が小さい良好なオーミック電極として形成
することができる。
【０１１７】なお、第５の実施形態においては、保護膜
４１Ａにシリコンを用いたが、窒化物系の半導体層の酸
化を防止することができる材料であれば良く、例えば酸
化シリコン又は窒化シリコンを用いても良い。
４１Ａにシリコンを用いたが、窒化物系の半導体層の酸
化を防止することができる材料であれば良く、例えば酸
化シリコン又は窒化シリコンを用いても良い。
【０１１８】また、第５の実施形態においては、素子分
離膜１５を形成するための保護膜４１Ａから、絶縁膜形
成層１６Ａの導電性領域１６ｄをマスクする酸化保護膜
４１Ｂを形成したが、これに限られない。すなわち、図
１７（ｃ）に示す工程において、酸化保護膜４１Ｂを他
の部材により形成しても良い。一例として、素子分離膜
１５をエピタキシャル積層体を酸化して形成する代わり
に、素子分離領域をエッチングして除去するメサ分離法
を用いて形成する場合には、酸化保護膜４１Ｂは新たに
形成する必要がある。
離膜１５を形成するための保護膜４１Ａから、絶縁膜形
成層１６Ａの導電性領域１６ｄをマスクする酸化保護膜
４１Ｂを形成したが、これに限られない。すなわち、図
１７（ｃ）に示す工程において、酸化保護膜４１Ｂを他
の部材により形成しても良い。一例として、素子分離膜
１５をエピタキシャル積層体を酸化して形成する代わり
に、素子分離領域をエッチングして除去するメサ分離法
を用いて形成する場合には、酸化保護膜４１Ｂは新たに
形成する必要がある。
【０１１９】さらに、第１〜第５の各実施形態において
は、絶縁酸化層１６Ｂに窒化ガリウム（ＧａＮ）を用い
たが、これに限られず、良質な酸化層を形成できれば、
窒化アルミニウムガリウム、窒化インジウムガリウム
（ＩｎＧａＮ）又は窒化インジウムアルミニウムガリウ
ム（ＩｎＡｌＧａＮ）等の、いわゆる窒化ガリウム系半
導体を用いてもよい。
は、絶縁酸化層１６Ｂに窒化ガリウム（ＧａＮ）を用い
たが、これに限られず、良質な酸化層を形成できれば、
窒化アルミニウムガリウム、窒化インジウムガリウム
（ＩｎＧａＮ）又は窒化インジウムアルミニウムガリウ
ム（ＩｎＡｌＧａＮ）等の、いわゆる窒化ガリウム系半
導体を用いてもよい。
【０１２０】また、絶縁酸化層１６Ｂを絶縁膜形成層１
６Ａに対して熱酸化を行なうことにより形成したが、絶
縁性に優れた良好な酸化膜を形成できる方法であれば良
く、例えば、絶縁膜形成層１６Ａにイオン注入又はプラ
ズマドーピング等を行なうことにより絶縁酸化層１６Ｂ
を形成してもよい。
６Ａに対して熱酸化を行なうことにより形成したが、絶
縁性に優れた良好な酸化膜を形成できる方法であれば良
く、例えば、絶縁膜形成層１６Ａにイオン注入又はプラ
ズマドーピング等を行なうことにより絶縁酸化層１６Ｂ
を形成してもよい。
【０１２１】また、第４の実施形態を除く各実施形態に
おいては、絶縁酸化層１６Ｂを絶縁膜形成層１６Ａの全
部に対して酸化を行なったが、絶縁膜形成層１６Ａの上
側部分に対して行ない、その下部に窒化ガリウムが残っ
ていてもよい。また、第４の実施形態においては、絶縁
酸化層１６Ｂの厚膜部１６ｃを絶縁膜形成層１６Ａの下
部にまで達するように酸化を行なったが、その下部に窒
化ガリウムが残っていてもよい。
おいては、絶縁酸化層１６Ｂを絶縁膜形成層１６Ａの全
部に対して酸化を行なったが、絶縁膜形成層１６Ａの上
側部分に対して行ない、その下部に窒化ガリウムが残っ
ていてもよい。また、第４の実施形態においては、絶縁
酸化層１６Ｂの厚膜部１６ｃを絶縁膜形成層１６Ａの下
部にまで達するように酸化を行なったが、その下部に窒
化ガリウムが残っていてもよい。
【０１２２】また、窒化ガリウムからなる絶縁膜形成層
１６Ａを、窒化アルミニウムガリウムからなるキャリア
供給層１４の上に形成したが、該キャリア供給層１４の
膜厚を厚くして、その上部だけを選択的に酸化して、キ
ャリア供給層１４自体から絶縁酸化層１６Ｂを形成して
も良い。
１６Ａを、窒化アルミニウムガリウムからなるキャリア
供給層１４の上に形成したが、該キャリア供給層１４の
膜厚を厚くして、その上部だけを選択的に酸化して、キ
ャリア供給層１４自体から絶縁酸化層１６Ｂを形成して
も良い。
【０１２３】また、絶縁ゲートを有する半導体装置とし
て、チャネル層１３に窒化ガリウムを用い、キャリア供
給層１４にｎ型の窒化アルミニウムガリウムを用いたＨ
ＥＭＴを採用したが、これに代えて、例えば、窒化ガリ
ウム、窒化アルミニウムガリウム、窒化インジウムガリ
ウム又は窒化インジウムアルミニウムガリウム等を用い
たＨＥＭＴ又はＦＥＴであってもよい。但し、ＨＥＭＴ
の場合には、通常、キャリア供給層１４には、そのエネ
ルギーギャップがチャネル層１３のエネルギーギャップ
よりも大きい材料を用いる。良く知られているように、
窒化ガリウム系化合物半導体は、組成にアルミニウム
（Ａｌ）を含むと半導体のエネルギーギャップがより大
きくなり、また、組成にインジウム（Ｉｎ）を含むと半
導体のエネルギーギャップがより小さくなる。
て、チャネル層１３に窒化ガリウムを用い、キャリア供
給層１４にｎ型の窒化アルミニウムガリウムを用いたＨ
ＥＭＴを採用したが、これに代えて、例えば、窒化ガリ
ウム、窒化アルミニウムガリウム、窒化インジウムガリ
ウム又は窒化インジウムアルミニウムガリウム等を用い
たＨＥＭＴ又はＦＥＴであってもよい。但し、ＨＥＭＴ
の場合には、通常、キャリア供給層１４には、そのエネ
ルギーギャップがチャネル層１３のエネルギーギャップ
よりも大きい材料を用いる。良く知られているように、
窒化ガリウム系化合物半導体は、組成にアルミニウム
（Ａｌ）を含むと半導体のエネルギーギャップがより大
きくなり、また、組成にインジウム（Ｉｎ）を含むと半
導体のエネルギーギャップがより小さくなる。
【０１２４】また、基板１１に炭化ケイ素を用いたが、
炭化ケイ素の代わりに、窒化ガリウム又はサファイア
（Ａｌ2 Ｏ3 ）等であって、III-Ｖ族窒化物半導体から
なるチャネル層１３等がエピタキシャル成長可能な基板
であればよい。
炭化ケイ素の代わりに、窒化ガリウム又はサファイア
（Ａｌ2 Ｏ3 ）等であって、III-Ｖ族窒化物半導体から
なるチャネル層１３等がエピタキシャル成長可能な基板
であればよい。
【０１２５】また、ゲート電極１７及びソースドレイン
電極１８は、前述した金属に限られない。
電極１８は、前述した金属に限られない。
【０１２６】また、ゲート電極１７とソースドレイン電
極１８との形成順序は問われなく、いずれを先に形成し
てもよい。
極１８との形成順序は問われなく、いずれを先に形成し
てもよい。
【０１２７】また、素子分離膜１５は、窒化物半導体か
らなるエピタキシャル積層体を選択的に酸化することに
より形成したが、素子分離部分をエッチングして除去す
るメサ分離法により形成してもよい。
らなるエピタキシャル積層体を選択的に酸化することに
より形成したが、素子分離部分をエッチングして除去す
るメサ分離法により形成してもよい。
【０１２８】また、ソースドレイン電極１８は、堆積し
た金属膜に対してパターニングを行なう代わりに、ソー
スドレイン電極形成領域を開口部に持つマスクパターン
を形成し、該マスクパターン上に開口部が充填されるよ
うに金属膜を堆積し、その後、レジストパターンを除去
する、いわゆるリフトオフ法により形成しても良い。
た金属膜に対してパターニングを行なう代わりに、ソー
スドレイン電極形成領域を開口部に持つマスクパターン
を形成し、該マスクパターン上に開口部が充填されるよ
うに金属膜を堆積し、その後、レジストパターンを除去
する、いわゆるリフトオフ法により形成しても良い。
【０１２９】
【発明の効果】本発明に係る半導体装置及びその製造方
法によると、第１の窒化物半導体層の上に形成された絶
縁酸化層は、該第１の窒化物半導体層上の第２の窒化物
半導体層自体が酸化されて形成されているため、該絶縁
酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第
１の窒化物半導体層と接する界面も極めて清浄である。
その結果、絶縁酸化層上に形成されたゲート電極におけ
るリーク電流の発生を防止することができ、電圧特性が
ショットキ特性に規制されなくなるので、高耐圧で且つ
高電流駆動能力の絶縁ゲート型半導体装置を得ることが
できる。
法によると、第１の窒化物半導体層の上に形成された絶
縁酸化層は、該第１の窒化物半導体層上の第２の窒化物
半導体層自体が酸化されて形成されているため、該絶縁
酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第
１の窒化物半導体層と接する界面も極めて清浄である。
その結果、絶縁酸化層上に形成されたゲート電極におけ
るリーク電流の発生を防止することができ、電圧特性が
ショットキ特性に規制されなくなるので、高耐圧で且つ
高電流駆動能力の絶縁ゲート型半導体装置を得ることが
できる。
【図１】本発明の第１の実施形態に係る半導体装置を示
す構成断面図である。
す構成断面図である。
【図２】本発明の第１の実施形態に係る半導体装置にお
ける電流電圧特性を示すグラフである。
ける電流電圧特性を示すグラフである。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図５】本発明の第２の実施形態に係る半導体装置を示
す構成断面図である。
す構成断面図である。
【図６】本発明の第２の実施形態に係る半導体装置にお
ける電流電圧特性を示すグラフである。
ける電流電圧特性を示すグラフである。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図９】本発明の第３の実施形態に係る半導体装置を示
す構成断面図である。
す構成断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置に
おける電流電圧特性を示すグラフである。
おける電流電圧特性を示すグラフである。
【図１１】（ａ）〜（ｃ）は本発明の第３の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１２】（ａ）及び（ｂ）は本発明の第３の実施形態
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
【図１３】本発明の第４の実施形態に係る半導体装置を
示す構成断面図である。
示す構成断面図である。
【図１４】本発明の第４の実施形態に係る半導体装置に
おける電流電圧特性を示すグラフである。
おける電流電圧特性を示すグラフである。
【図１５】（ａ）〜（ｄ）は本発明の第４の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１６】（ａ）〜（ｃ）は本発明の第４の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１７】（ａ）〜（ｃ）は本発明の第５の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１８】（ａ）及び（ｂ）は本発明の第５の実施形態
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
【図１９】従来のショットキ型ゲートを有するＨＥＭＴ
を示す構成断面図である。
を示す構成断面図である。
１１ 基板 １２ バッファ層 １３ チャネル層（能動層） １４ キャリア供給層（第１の窒化物半導層） １５ 素子分離膜 １６Ａ 絶縁膜形成層（第２の窒化物半導層） １６Ｂ 絶縁酸化層 １６ａ 開口部 １６ｂ 厚膜形成部 １６ｃ 厚膜部 １６ｄ 導電性領域 １７ ゲート電極 １８ ソースドレイン電極 １８ｓ ソース電極 １８ｄ ドレイン電極 ２０ 酸化防止層 ２１ 上部ゲート絶縁膜 ２６ ゲート絶縁膜 ４１ 保護膜 ４１Ａ 保護膜 ４１Ｂ 酸化保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松野 年伸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 池田 義人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 正戸 宏幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F102 FA03 GB01 GC01 GD01 GD10 GJ02 GJ04 GJ10 GK04 GL04 GM04 GM08 GQ01 GR09 GS01 GT03 HC01 HC15 HC21 5F140 AA01 AA25 BA02 BA06 BB15 BB18 BC11 BC12 BD01 BD04 BD18 BE01 BE03 BE07 BE09 BE14 BF05 BF07 BF15 BF21 BF25 BG27 BG38 BJ07 BJ11 BJ15 BK29 CB01
Claims (28)
- 【請求項１】 基板上に形成された第１の窒化物半導体
層と、 前記第１の窒化物半導体層の上に形成された第２の窒化
物半導体層が酸化されてなる絶縁酸化層と、 前記絶縁酸化層の上に形成されたゲート電極とを備えて
いることを特徴とする半導体装置。 - 【請求項２】 前記第１の窒化物半導体層の酸化速度
は、前記第２の窒化物半導体層の酸化速度よりも小さい
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１の窒化物半導体層と前記第２の
窒化物半導体層とは同一の材料からなることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項４】 前記第１の窒化物半導体層はアルミニウ
ムを含むことを特徴とする請求項１又は２に記載の半導
体装置。 - 【請求項５】 前記基板と前記第１の窒化物半導体層と
の間に形成され、エネルギーギャップが前記第１の窒化
物半導体層よりも小さい第３の窒化物半導体からなる能
動層をさらに備えていることを特徴とする請求項１に記
載の半導体装置。 - 【請求項６】 前記第１の窒化物半導体層と前記絶縁酸
化層との間に形成され、酸化速度が前記第２の窒化物半
導体層よりも小さい第４の窒化物半導体からなる酸化防
止層をさらに備えていることを特徴とする請求項１〜５
のうちのいずれか１項に記載の半導体装置。 - 【請求項７】 前記酸化防止層は窒化アルミニウムから
なることを特徴とする請求項６に記載の半導体装置。 - 【請求項８】 前記絶縁酸化層と前記ゲート電極との間
に形成された絶縁膜をさらに備えていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項９】 前記絶縁膜はシリコン酸化膜又はシリコ
ン窒化膜からなることを特徴とする請求項８に記載の半
導体装置。 - 【請求項１０】 前記第１の窒化物半導体層の上のゲー
ト長方向側の領域に形成されたソースドレイン電極をさ
らに備え、 前記絶縁酸化層は、前記ゲート電極と前記ソースドレイ
ン電極との間の少なくとも一方に、その厚さが前記ゲー
ト電極の下側部分の厚さよりも大きい厚膜部を有してい
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項１１】 基板上に第１の窒化物半導体層を形成
する第１の工程と、 前記第１の窒化物半導体層の上に第２の窒化物半導体層
を形成した後、形成した第２の窒化物半導体層を酸化す
ることにより、前記第２の窒化物半導体層からなる絶縁
酸化層を形成する第２の工程と、 前記絶縁酸化層の上にゲート電極を形成する第３の工程
と、 前記絶縁酸化層におけるゲート長方向側の領域に対して
選択的にエッチングを行なって前記絶縁酸化層に開口部
を形成し、形成した開口部上にソースドレイン電極を形
成する第４の工程とを備えていることを特徴とする半導
体装置の製造方法。 - 【請求項１２】 前記第１の窒化物半導体層の酸化速度
は、前記第２の窒化物半導体層の酸化速度よりも小さい
ことを特徴とする請求項１１に記載の半導体装置の製造
方法。 - 【請求項１３】 前記第１の窒化物半導体層と前記第２
の窒化物半導体層とは同一の材料からなることを特徴と
する請求項１１に記載の半導体装置の製造方法。 - 【請求項１４】 前記第１の工程よりも前に、 前記基板の上にエネルギーギャップが前記第１の窒化物
半導体層よりも小さい第３の窒化物半導体からなる能動
層を形成する工程をさらに備えていることを特徴とする
請求項１１に記載の半導体装置の製造方法。 - 【請求項１５】 前記第１の工程と前記第２の工程との
間に、 前記第１の窒化物半導体層の上に酸化速度が前記第２の
窒化物半導体層よりも小さい第４の窒化物半導体からな
る酸化防止層を形成する工程をさらに備えていることを
特徴とする請求項１１〜１４のうちのいずれか１項に記
載の半導体装置の製造方法。 - 【請求項１６】 前記酸化防止層はアルミニウムを含む
ことを特徴とする請求項１５に記載の半導体装置の製造
方法。 - 【請求項１７】 前記第２の工程と前記第３の工程との
間に、 前記絶縁酸化層の上に絶縁膜を形成する工程をさらに備
え、 前記第４の工程は、前記絶縁膜における前記ソースドレ
イン電極を形成する領域に対しても開口部を形成する工
程を含むことを特徴とする請求項１１に記載の半導体装
置の製造方法。 - 【請求項１８】 前記絶縁膜はシリコン酸化膜又はシリ
コン窒化膜からなることを特徴とする請求項１７に記載
の半導体装置の製造方法。 - 【請求項１９】 前記第２の工程は、 前記第２の窒化物半導体層における少なくとも前記ゲー
ト電極を形成する領域に前記絶縁酸化層を形成する工程
と、 前記ゲート電極を形成する領域と前記ソースドレイン電
極のうちドレイン電極を形成する領域との間の領域を選
択的に酸化することにより、前記絶縁酸化層にその厚さ
が前記絶縁酸化層よりも大きい厚膜部を形成する工程と
を含むことを特徴とする請求項１１に記載の半導体装置
の製造方法。 - 【請求項２０】 前記第１の窒化物半導体層はアルミニ
ウムを含むことを特徴する請求項１１〜１９のうちのい
ずれか１項に記載の半導体装置の製造方法。 - 【請求項２１】 基板上に第１の窒化物半導体層を形成
する第１の工程と、 前記第１の窒化物半導体層の上に第２の窒化物半導体層
を形成する第２の工程と、 前記第２の窒化物半導体層の上におけるオーミック電極
形成領域に酸化保護膜を形成する第３の工程と、 前記酸化保護膜をマスクとして、前記第２の窒化物半導
体層を酸化することにより、前記第２の窒化物半導体層
における前記オーミック電極形成領域を除く領域に絶縁
酸化層を形成する第４の工程と、 前記酸化保護膜を除去した後、前記第２の窒化物半導体
層における前記オーミック電極形成領域の上にオーミッ
ク電極を形成する第５の工程と、 前記絶縁酸化層の上にゲート電極を選択的に形成する第
６の工程とを備えていることを特徴とする半導体装置の
製造方法。 - 【請求項２２】 前記酸化保護膜はシリコンからなるこ
とを特徴とする請求項２１に記載の半導体装置の製造方
法。 - 【請求項２３】 前記酸化保護膜は絶縁膜であることを
特徴とする請求項２１に記載の半導体装置の製造方法。 - 【請求項２４】 前記第２の工程と前記第３の工程との
間に、 前記第２の窒化物半導体層の上に、該第２の窒化物半導
体層の素子形成領域を覆う保護膜を形成する工程と、 形成された保護膜をマスクとして、前記第１の窒化物半
導体層及び第２の窒化物半導体層を酸化することによ
り、前記素子形成領域の周辺部に素子分離膜を形成する
工程とをさらに備え、 前記第３の工程は、前記酸化保護膜を前記保護膜から形
成する工程を含むことを特徴とする請求項２１に記載の
半導体装置の製造方法。 - 【請求項２５】 前記第１の工程よりも前に、 前記基板の上にエネルギーギャップが前記第１の窒化物
半導体層よりも小さい第３の窒化物半導体からなる能動
層を形成する工程をさらに備えていることを特徴とする
請求項２１〜２４のうちのいずれか１項に記載の半導体
装置の製造方法。 - 【請求項２６】 前記第１の工程と前記第２の工程との
間に、 前記第１の窒化物半導体層の上に酸化速度が前記第２の
窒化物半導体層よりも小さい第４の窒化物半導体からな
る酸化防止層を形成する工程をさらに備えていることを
特徴とする請求項２１〜２５のうちのいずれか１項に記
載の半導体装置の製造方法。 - 【請求項２７】 前記酸化防止層はアルミニウムを含む
ことを特徴とする請求項２６に記載の半導体装置の製造
方法。 - 【請求項２８】 前記第１の窒化物半導体層はアルミニ
ウムを含むことを特徴する請求項２１〜２７のうちのい
ずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388865A JP3984471B2 (ja) | 2001-02-27 | 2001-12-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051576 | 2001-02-27 | ||
| JP2001-51576 | 2001-02-27 | ||
| JP2001388865A JP3984471B2 (ja) | 2001-02-27 | 2001-12-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002329863A true JP2002329863A (ja) | 2002-11-15 |
| JP3984471B2 JP3984471B2 (ja) | 2007-10-03 |
Family
ID=26610152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388865A Expired - Fee Related JP3984471B2 (ja) | 2001-02-27 | 2001-12-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3984471B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746948B2 (en) | 2001-09-17 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light-emitting device |
| KR20040049744A (ko) * | 2002-12-07 | 2004-06-12 | 한국전자통신연구원 | 이종접합 전계효과 트랜지스터 |
| US6805982B2 (en) * | 2002-05-16 | 2004-10-19 | Ngk Insulators, Ltd. | Epitaxial substrates and semiconductor devices |
| JP2006245317A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US7323376B2 (en) | 2003-01-22 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a group III nitride semiconductor |
| JP2012060066A (ja) * | 2010-09-13 | 2012-03-22 | Toyota Motor Corp | ＡｌＧａＮ酸化膜を有する半導体装置、及び、その製造方法 |
| JP2013106019A (ja) * | 2011-11-17 | 2013-05-30 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| CN110797398A (zh) * | 2019-11-07 | 2020-02-14 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| CN110911490A (zh) * | 2018-09-18 | 2020-03-24 | 株式会社东芝 | 半导体装置 |
| JPWO2021149189A1 (ja) * | 2020-01-22 | 2021-07-29 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138238A (en) * | 1979-04-13 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Forming method of insulation film on gallium nitride |
| JPH11204778A (ja) * | 1998-01-20 | 1999-07-30 | Sharp Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
| JP2000164926A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法 |
| JP2000252458A (ja) * | 1999-03-04 | 2000-09-14 | Sony Corp | 半導体素子 |
-
2001
- 2001-12-21 JP JP2001388865A patent/JP3984471B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138238A (en) * | 1979-04-13 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Forming method of insulation film on gallium nitride |
| JPH11204778A (ja) * | 1998-01-20 | 1999-07-30 | Sharp Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
| JP2000164926A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法 |
| JP2000252458A (ja) * | 1999-03-04 | 2000-09-14 | Sony Corp | 半導体素子 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746948B2 (en) | 2001-09-17 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light-emitting device |
| US7170108B2 (en) | 2001-09-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
| US6805982B2 (en) * | 2002-05-16 | 2004-10-19 | Ngk Insulators, Ltd. | Epitaxial substrates and semiconductor devices |
| KR20040049744A (ko) * | 2002-12-07 | 2004-06-12 | 한국전자통신연구원 | 이종접합 전계효과 트랜지스터 |
| US7323376B2 (en) | 2003-01-22 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including a group III nitride semiconductor |
| JP2008270836A (ja) * | 2003-01-22 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7847319B2 (en) | 2003-01-22 | 2010-12-07 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2006245317A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2012060066A (ja) * | 2010-09-13 | 2012-03-22 | Toyota Motor Corp | ＡｌＧａＮ酸化膜を有する半導体装置、及び、その製造方法 |
| JP2013106019A (ja) * | 2011-11-17 | 2013-05-30 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| CN110911490A (zh) * | 2018-09-18 | 2020-03-24 | 株式会社东芝 | 半导体装置 |
| CN110911490B (zh) * | 2018-09-18 | 2023-12-05 | 株式会社东芝 | 半导体装置 |
| CN110797398A (zh) * | 2019-11-07 | 2020-02-14 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| CN110797398B (zh) * | 2019-11-07 | 2024-03-26 | 中合博芯(重庆)半导体有限公司 | 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法 |
| JPWO2021149189A1 (ja) * | 2020-01-22 | 2021-07-29 | ||
| WO2021149189A1 (ja) * | 2020-01-22 | 2021-07-29 | 株式会社デンソー | 半導体装置の製造方法 |
| JP7193014B2 (ja) | 2020-01-22 | 2022-12-20 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3984471B2 (ja) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859060B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP6054070B2 (ja) | Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置 | |
| JP5200936B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3986887B2 (ja) | 半導体装置 | |
| JP4691060B2 (ja) | ＧａＮ系半導体素子 | |
| TWI546864B (zh) | 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體 | |
| JP5281748B2 (ja) | Ｉｉｉ族窒化物素子の不動態化およびその方法 | |
| JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP7175727B2 (ja) | 窒化物半導体装置 | |
| JP2010153493A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2009076845A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2012044003A (ja) | 半導体装置及びその製造方法 | |
| JP2008305816A (ja) | 半導体装置及びその製造方法 | |
| JP5582378B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2003258258A (ja) | 半導体装置およびその製造方法 | |
| JP2021190501A (ja) | 窒化物半導体装置 | |
| JP2018157100A (ja) | 窒化物半導体装置 | |
| JP3984471B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007311740A (ja) | 窒化物半導体電界効果トランジスタ | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP7097708B2 (ja) | 窒化物半導体装置 | |
| US8350293B2 (en) | Field effect transistor and method of manufacturing the same | |
| JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| JP7308593B2 (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3984471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |