JP6728123B2 - 半導体装置、電源回路、及び、コンピュータ - Google Patents

半導体装置、電源回路、及び、コンピュータ Download PDF

Info

Publication number
JP6728123B2
JP6728123B2 JP2017224450A JP2017224450A JP6728123B2 JP 6728123 B2 JP6728123 B2 JP 6728123B2 JP 2017224450 A JP2017224450 A JP 2017224450A JP 2017224450 A JP2017224450 A JP 2017224450A JP 6728123 B2 JP6728123 B2 JP 6728123B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
aluminum oxynitride
layer
oxynitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017224450A
Other languages
English (en)
Other versions
JP2019096720A (ja
Inventor
清水　達雄
達雄 清水
健矢 米原
健矢 米原
浩志 大野
浩志 大野
大望 加藤
大望 加藤
向井　章
章 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017224450A priority Critical patent/JP6728123B2/ja
Priority to US15/905,877 priority patent/US10256308B1/en
Priority to US16/274,411 priority patent/US10535744B2/en
Publication of JP2019096720A publication Critical patent/JP2019096720A/ja
Application granted granted Critical
Publication of JP6728123B2 publication Critical patent/JP6728123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

本発明の実施形態は、半導体装置、電源回路、及び、コンピュータに関する。
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
しかし、窒化物半導体を用いたトランジスタでは、窒化物半導体の上に形成された絶縁層中に電荷が注入され、閾値電圧の変動、絶縁層のリーク電流の増大、オン抵抗の増大等の特性劣化が生じるという問題がある。
本発明が解決しようとする課題は、絶縁層中への電荷の注入を抑制可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、前記第１の電極と前記第２の電極との間の前記第１の窒化物半導体層の上に位置するゲート電極と、前記第１の窒化物半導体層と前記ゲート電極との間に位置し、酸化シリコン膜と、前記第１の窒化物半導体層と前記酸化シリコン膜との間の酸窒化アルミニウム膜とを有し、前記酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記酸窒化アルミニウム膜の中の前記第１の位置よりも前記酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも大きいゲート絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の拡大模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の拡大模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の拡大模式断面図。 第３の実施形態の半導体装置の作用及び効果の説明図。 第４の実施形態のコンピュータの模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第１の電極と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極と、第１の電極と第２の電極との間の第１の窒化物半導体層の上に位置するゲート電極と、第１の窒化物半導体層とゲート電極との間に位置し、酸化シリコン膜と、第１の窒化物半導体層と酸化シリコン膜との間の酸窒化アルミニウム膜とを有し、酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、酸窒化アルミニウム膜の中の第１の位置よりも酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも大きいゲート絶縁層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。ＨＥＭＴ１００は、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
ＨＥＭＴ１００は、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１５（第２の窒化物半導体層）、ゲート絶縁層１６、ゲート電極１８、ソース電極２０（第１の電極）、ドレイン電極２２（第２の電極）、層間絶縁層３０、トレンチ４０を備える。
トレンチ４０の底部はチャネル層１４内に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４０内に形成される。トレンチ４０の底部がチャネル層１４内に位置することにより、ゲート電極１８の下の２次元電子ガスが消滅する。したがって、ノーマリーオフ動作の実現が可能となる。
基板１０は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１０上に、バッファ層１２が設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
チャネル層１４は、バッファ層１２上に設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、ガリウム（Ｇａ）を含む。チャネル層１４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層１５は、チャネル層１４上に設けられる。バリア層１５は電子供給層とも称される。バリア層１５のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１５は、ガリウム（Ｇａ）を含む。バリア層１５は、例えば、アンドープの酸化アルミウムガリウム（ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１５の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１５との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ１００のキャリアとなる。
ソース電極２０は、チャネル層１４及びバリア層１５の上に設けられる。ソース電極２０は、チャネル層１４及びバリア層１５に電気的に接続される。
ソース電極２０は、例えば、金属電極である。ソース電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極２０と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ドレイン電極２２は、チャネル層１４及びバリア層１５の上に設けられる。ドレイン電極２２は、チャネル層１４及びバリア層１５に電気的に接続される。
ドレイン電極２２は、例えば、金属電極である。ドレイン電極２２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極２２と、バリア層１５との間はオーミックコンタクトであることが望ましい。
ソース電極２０とドレイン電極２２との距離は、例えば、５μｍ以上３０μｍ以下である。
なお、ソース電極２０及びドレイン電極２２は、チャネル層１４に接する構造とすることも可能である。
ゲート電極１８の少なくとも一部は、トレンチ４０内に形成される。ゲート電極１８は、バリア層１５の上に設けられる。ゲート電極１８は、ソース電極２０とドレイン電極２２の間に設けられる。
ゲート電極１８は、例えば、金属電極である。ゲート電極１８は、例えば、窒化チタン（ＴｉＮ）である。
ゲート絶縁層１６の少なくとも一部は、トレンチ４０内に形成される。ゲート絶縁層１６は、チャネル層１４とゲート電極１８との間に位置する。ゲート絶縁層１６は、チャネル層１４に接する。
ゲート絶縁層１６は、ゲート電極１８とドレイン電極２２との間のバリア層１５上にも形成される。ゲート絶縁層１６は、ゲート電極１８とソース電極２０との間のバリア層１５上にも形成される。
図２は、第１の実施形態の半導体装置の拡大模式断面図である。図２は、チャネル層１４とゲート電極１８との間のゲート絶縁層１６の拡大図である。図２は、図１のＡＡ’にそった部分の図である。
ゲート絶縁層１６は、酸窒化アルミニウム膜１６ａと酸化シリコン膜１６ｂを有する。酸窒化アルミニウム膜１６ａは、チャネル層１４と酸化シリコン膜１６ｂとの間に位置する。
酸窒化アルミニウム膜１６ａは、チャネル層１４に接する。酸化シリコン膜１６ｂはゲート電極１８に接する。酸窒化アルミニウム膜１６ａは、例えば、アモルファスである。
ゲート絶縁層１６の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層１６の酸化シリコン膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、例えば、２０ｎｍ以上４０ｎｍ以下である。
酸窒化アルミニウム膜１６ａは、主たる構成元素として、アルミニウム（Ａｌ）、酸素（Ｏ）、及び窒素（Ｎ）を含む。酸窒化アルミニウム膜１６ａの中の第１の位置（図２中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、酸窒化アルミニウム膜１６ａの中の第１の位置Ｃ１よりも酸化シリコン膜１６ｂに近い第２の位置（図２中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））よりも大きい。言い換えれば、酸窒化アルミニウム膜１６ａは、チャネル層１４側の窒素濃度が、ゲート電極１８側の窒素濃度よりも高い。
酸窒化アルミニウム膜１６ａは、例えば、２層構造である。酸窒化アルミニウム膜１６ａは、第１の領域１６ａｘと第２の領域１６ａｙを含む。第２の領域１６ａｙは、第１の領域１６ａｘと酸化シリコン膜１６ｂとの間に位置する。第１の位置Ｃ１は第１の領域１６ａｘ内にあり、第２の位置Ｃ２は第２の領域１６ａｙ内にある。
第１の原子比は、例えば、０．７０以上０．８７以下である。第２の原子比は、例えば、０．１３以上０．３０以下である。
第１の位置Ｃ１は、例えば、チャネル層１４と酸窒化アルミニウム膜１６ａの界面近傍である。例えば、チャネル層１４と酸窒化アルミニウム膜１６ａの界面から、第１の位置Ｃ１までの距離（図２中のｄ１）は、０．５ｎｍ以下である。
第２の位置Ｃ２は、例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ａの界面近傍である。例えば、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ａの界面から、第２の位置Ｃ２までの距離（図２中のｄ２）は、０．５ｎｍ以下である。
酸窒化アルミニウム膜１６ａ内の窒素濃度の分布は、例えば、チャネル層１４側から酸化シリコン膜１６ｂに向かって低くなる傾斜分布であっても構わない。言い換えれば、酸窒化アルミニウム膜１６ａ内の窒素の原子比がチャネル層１４側から酸化シリコン膜１６ｂに向かって連続的又は段階的に低くなる分布であっても構わない。
酸窒化アルミニウム膜１６ａの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。酸化シリコン膜１６ｂは、酸窒化アルミニウム膜１６ａに接する。酸化シリコン膜１６ｂの膜厚は、例えば、１０ｎｍ以上４０ｎｍ以下である。
層間絶縁層３０は、ゲート絶縁層１６及びゲート電極１８の上に設けられる。層間絶縁層３０は、例えば、酸化シリコン、酸窒化シリコン、又は、窒化シリコンである。層間絶縁層３０の膜厚は、例えば、１００ｎｍ以上１０００ｎｍ以下である。
ゲート絶縁層１６中の元素の種類、元素の濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。ゲート絶縁層１６、酸窒化アルミニウム膜１６ａ、酸化シリコン膜１６ｂの膜厚は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定が可能である。また、例えば、チャネル層１４と酸窒化アルミニウム膜１６ａの界面から第１の位置Ｃ１までの距離（図２中のｄ１）及び第１の原子比、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ａの界面から第２の位置Ｃ２までの距離（図２中のｄ２）及び第２の原子比は、例えば、ＴＥＭ−ＥＤＸを用いて測定が可能である。
半導体領域の不純物の種類、不純物濃度は、例えば、ＳＩＭＳ、ＥＤＸにより測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とアトムプローブ像との比較画像からも求めることが可能である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。
最初に、基板１０、例えば、シリコン基板を準備する。次に、例えば、シリコン基板上にエピタキシャル成長により、バッファ層１２となる窒化アルミニウムガリウムの多層構造を形成する。例えば、有機金属気相成長（ＭＯＣＶＤ）法によりバッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４となるアンドープのＧａＮ、バリア層１５となるアンドープのＡｌ０．２５Ｇａ０．７５Ｎをエピタキシャル成長により形成する。例えば、ＭＯＣＶＤ法により、チャネル層１４、バリア層１５を成長させる。
次に、バリア層１５を貫通し、チャネル層１４に達するトレンチ４０を形成する。トレンチ４０は、例えば、反応性イオンエッチング法により形成する。
次に、チャネル層１４及びバリア層１５の上に、ゲート絶縁層１６を形成する。
まず、酸窒化アルミニウム膜１６ａを形成する。酸窒化アルミニウム膜１６ａは２層構造である。
第１の領域１６ａｘとなる酸窒化アルミニウム膜を、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により形成する。酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、例えば、０．７０以上０．８７以下となるように膜形成の条件を設定する。その後、酸窒化アルミニウム膜をデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上６００℃以下で行う。
次に、第１の領域１６ａｘとなる酸窒化アルミニウム膜上に、第２の領域１６ａｙなる酸窒化アルミニウム膜を、例えば、ＡＬＤ法により形成する。酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））が、例えば、０．１３以上０．３０以下となるように膜形成の条件を設定する。その後、酸窒化アルミニウム膜をデンシファイするアニールを行う。アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上６００℃以下で行う。
次に、酸窒化アルミニウム膜１６ａ上に酸化シリコン膜１６ｂを、例えば、ＣＶＤ法で形成する。ＣＶＤ法による堆積時の温度は、例えば、８００℃である。
その後、ゲート絶縁層１６をデンシファイするための高温アニールを行う。高温アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度９００℃以上１０５０℃以下、加熱時間１時間以下で行う。
次に、公知の方法により、ソース電極２０、ドレイン電極２２、及び、ゲート電極１８を形成する。その後、公知の方法により、層間絶縁層３０が形成される。
以上の製造方法により、図１に示すＨＥＭＴ１００が形成される。
以下、第１の実施形態の半導体装置の作用および効果について説明する。
窒化物半導体を用いたトランジスタでは、窒化物半導体の上に形成された絶縁層中に電荷が注入され、閾値電圧の変動、絶縁層のリーク電流の増大、オン抵抗の増大等の特性劣化が生じるという問題がある。例えば、トランジスタのゲート絶縁層に電荷が注入されることにより、トランジスタの閾値電圧が変動したり、ゲート絶縁層のリーク電流が増大したりするおそれがある。したがって、ゲート絶縁層に電荷が注入されることを抑制することが望まれる。
発明者らによる第１原理計算による検討の結果、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールの向きが、酸窒化アルミニウム膜の中の窒素濃度に依存して反転することが明らかになった。第１の実施形態のＨＥＭＴ１００は、上記新たな知見を基礎にした、ゲート絶縁層への電荷の注入の抑制を実現するゲート構造を備える。
第１の実施形態のＨＥＭＴ１００は、チャネル層１４と酸化シリコン膜１６ｂに挟まれた酸窒化アルミニウム膜１６ａの中の窒素濃度が、チャネル層１４側でゲート電極１８側よりも低い。この構成により、ＨＥＭＴ１００のゲート絶縁層１６への電荷の注入の抑制と、閾値電圧の低下の抑制とが実現される。
図３は、第１の実施形態の半導体装置の作用及び効果の説明図である。図３は、酸化シリコンの伝導帯下端のエネルギーと酸窒化シリコンの伝導帯下端のエネルギーとの差分（ΔＥｃ）の変化量の、窒素の原子比に対する依存性を示している。
酸化シリコンの伝導帯下端のエネルギーと酸窒化シリコンの伝導帯下端のエネルギーとの差分（ΔＥｃ）の変化は、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールによりもたらされる。図３中の窒素の原子比とは、酸窒化アルミニウム膜の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の原子比（Ｎ／（Ｏ＋Ｎ））を意味する。
窒素の原子比が小さい領域、すなわち、酸窒化アルミニウム膜の中の窒素濃度が低い領域では、ΔＥｃの変化量は正の値を示す。一方、窒素の原子比が大きい領域、すなわち、酸窒化アルミニウム膜の中の窒素濃度が高い領域では、ΔＥｃの変化量は負の値を示す。ここで、ΔＥｃが見かけ上大きくなる変化の方向を正、ΔＥｃが見かけ上小さくなる変化の方向を負とする。
このように、酸窒化アルミニウム膜の中の窒素濃度に依存してΔＥｃの変化量の向きが反転する。これは、酸窒化アルミニウム膜の中の窒素濃度に依存して酸化シリコン膜と酸窒化アルミニウム膜との間の界面に形成される固定ダイポールの向きが反転することを示す。
酸窒化アルミニウム膜の中の窒素濃度が低い場合、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に対して、負電荷を有する酸素が酸化シリコン膜側に偏ることで酸化シリコン膜側を負、酸窒化アルミニウム膜側を正とする固定ダイポールが形成される。一方、酸窒化アルミニウム膜の中の窒素濃度が高い場合、酸化シリコン膜と酸窒化アルミニウム膜との間の界面に対して、正電荷を有するアルミニウムが酸化シリコン膜側に偏ることで酸化シリコン膜側を正、酸窒化アルミニウム膜側を負とする固定ダイポールが形成される。
図４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図４は、第１の比較例のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のエネルギーバンド図である。図４は、図１のＡＡ’にそった部分に対応する部分のエネルギーバンド図である。
第１の比較例のＭＯＳ構造は、窒化物半導体層（図４中の“ＧａＮ”）、ゲート電極（図４中の“Ｇａｔｅ”）、窒化物半導体層とゲート電極との間のゲート絶縁層を備える。ゲート絶縁層は、酸窒化アルミニウム膜（図４中の“ＡｌＯＮ”）と酸化シリコン膜（図４中の“ＳｉＯ２”）とを有する。酸窒化アルミニウム膜の窒素濃度が低い場合、言い換えれば窒素の原子比が小さい場合を仮定している。酸窒化アルミニウム膜内の窒素濃度は均一である。ゲート電極は金属である場合を仮定している。
図４（ａ）は固定ダイポールの存在を無視した場合のエネルギーバンド図、図４（ｂ）は固定ダイポールの存在を考慮した場合のエネルギーバンド図である。
図４（ａ）に示すように、酸化シリコン膜の伝導帯下端のエネルギーと酸窒化シリコン膜の伝導帯下端のエネルギーとの間には差分（ΔＥｃ）が存在する。また、酸化シリコン膜の伝導帯下端のエネルギーと窒化物半導体層の伝導帯下端のエネルギーとの差分（ΔＥｃ’）が存在する。
図４（ｂ）に示すように、酸窒化アルミニウム膜の窒素濃度が低い場合、酸化シリコン膜側を負、酸窒化アルミニウム膜側を正とする固定ダイポールが形成される。したがって、ΔＥｃが見かけ上、大きくなる方向（正の方向）に変化する。変化量は図４（ｂ）に“ｖ”で示される。
ΔＥｃが見かけ上、大きくなることで、酸化シリコン膜の伝導帯下端のエネルギーと窒化物半導体層の伝導帯下端のエネルギーとの差分（ΔＥｃ’）は見かけ上、大きくなる。言い変えれば、窒化物半導体層とゲート絶縁層との間のエネルギー障壁が大きくなる。したがって、第１の比較例のＭＯＳ構造を有するＨＥＭＴでは、ゲート絶縁層への電荷の注入が抑制される。
なお、ΔＥｃが見かけ上、大きくなることで、ゲート電極の仕事関数（図４中の“ＷＦ”）は見かけ上、小さくなる。このため、第１の比較例のＭＯＳ構造を有するＨＥＭＴの閾値電圧は低くなる。
さらに、窒化物半導体層の上にゲート絶縁層を形成する場合、ゲート絶縁層中の窒素濃度が低いと、窒化物半導体層の表面近傍の窒素空孔（ｎｉｔｒｏｇｅｎ ｖａｃａｎｃｙ）の量が多くなり、ＨＥＭＴの閾値電圧が低下するおそれがある。窒素空孔は、ゲート絶縁層を形成する際の雰囲気中への窒素の拡散により生ずる。また、ＨＥＭＴの閾値電圧の低下は、窒素空孔が電子の供給源、すなわちドナーとなることにより生ずる。
例えば、窒素の原子比が０．１３の場合、ΔＥｃの正の方向の変化量は図３より０．４２ｅＶである。このため、窒化物半導体層とゲート絶縁層との間のエネルギー障壁は、０．４２ｅＶ高くなる。一方、ΔＥｃの変化に伴う閾値電圧の低下は０．４２Ｖとなる。
そして、窒化物半導体層の表面近傍の窒素空孔による閾値電圧の低下が、例えば１．０Ｖ〜２．０Ｖとする。そうすると、ΔＥｃの変化に伴う閾値電圧の低下が加算され、ＨＥＭＴの閾値電圧は、窒素空孔の存在やダイポールを考慮しない場合と比較して、１．４２Ｖ〜２．４２Ｖ低下することになる。
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５は、第２の比較例のＭＯＳ構造のエネルギーバンド図である。図５は、図１のＡＡ’にそった部分に対応する部分のエネルギーバンド図である。
第２の比較例のＭＯＳ構造は、酸窒化アルミニウム膜の窒素濃度が高い場合、言い換えれば窒素の原子比が高い場合を仮定している点で、第１の比較例と異なっている。
第２の比較例のＭＯＳ構造の場合、ゲート絶縁層中の窒素濃度が高いため、窒化物半導体層の表面近傍の窒素空孔（ｎｉｔｒｏｇｅｎ ｖａｃａｎｃｙ）の量は少なくなり、ＨＥＭＴの閾値電圧の低下は抑制される。例えば、１．０Ｖ〜２．０Ｖの閾値電圧の低下が抑制される。
図５（ａ）は固定ダイポールの存在を無視した場合のエネルギーバンド図、図５（ｂ）は固定ダイポールの存在を考慮した場合のエネルギーバンド図である。なお、酸窒化アルミニウム膜の窒素濃度が、第１の比較例よりも高いため、酸窒化アルミニウム膜のバンドギャップは、第１の比較例よりも小さくなる。
図５（ａ）に示すように、酸化シリコン膜の伝導帯下端のエネルギーと酸窒化シリコン膜の伝導帯下端のエネルギーとの間には差分（ΔＥｃ）が存在する。図５（ｂ）に示すように、酸窒化アルミニウム膜の窒素濃度が高い場合、酸化シリコン膜側を正、酸窒化アルミニウム膜側を負とする固定ダイポールが形成される。したがって、ΔＥｃが見かけ上、小さくなる方向（負の方向）に変化する。変化量は図５（ｂ）に“ｖ”で示される。
ΔＥｃが見かけ上、小さくなることで、酸化シリコン膜の伝導帯下端のエネルギーと窒化物半導体層の伝導帯下端のエネルギーとの差分（ΔＥｃ’）も見かけ上、小さくなる。言い変えれば、窒化物半導体層とゲート絶縁層との間のエネルギー障壁が小さくなる。したがって、第２の比較例のＭＯＳ構造を有するＨＥＭＴでは、第１の比較例の場合と比べ、ゲート絶縁層への電荷の注入が促進されることになる。
また、ΔＥｃが見かけ上、小さくなることで、ゲート電極の仕事関数（図５中の“ＷＦ”）は見かけ上、大きくなる。したがって、この観点でも第２の比較例のＭＯＳ構造を有するＨＥＭＴの閾値電圧は高くなる。
例えば、窒素の原子比が０．８７の場合、ΔＥｃの負の方向の変化量は図３より０．６０ｅＶである。このため、窒化物半導体層とゲート絶縁層との間のエネルギー障壁は、０．６０ｅＶ低くなる。一方、ΔＥｃの変化に伴う閾値電圧の上昇は、ＨＥＭＴの閾値電圧は、窒素空孔の存在やダイポールを考慮しない場合と比較して、０．６０Ｖ高くなることになる。
第２の比較例のＭＯＳ構造を有するＨＥＭＴは、第１の比較例に比べ、ゲート絶縁層中の窒素濃度を高くすることでＨＥＭＴの閾値電圧を高くすることができる。しかしながら、ゲート絶縁層への電荷の注入が促進され、トランジスタの閾値電圧が変動したり、ゲート絶縁層のリーク電流が増大したりする問題が生ずる。
図６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図６は、第１の実施形態のＭＯＳ構造のエネルギーバンド図である。図６は、図１のＡＡ’にそった部分のエネルギーバンド図である。
第１の実施形態のＭＯＳ構造のゲート絶縁層１６は、酸窒化アルミニウム膜１６ａが２層構造である点で、第１の比較例及び第２の比較例と異なっている。
第１の実施形態のＭＯＳ構造のゲート絶縁層１６の酸窒化アルミニウム膜１６ａ（図６中の“ＡｌＯＮ−１”、“ＡｌＯＮ−２”）は、第１の領域１６ａｘ（図６中の“ＡｌＯＮ−１”）と第２の領域１６ａｙ（図６中の“ＡｌＯＮ−２”）を有する。
第１の領域１６ａｘの窒素濃度は、第２の領域１６ａｙの窒素濃度より高い。言い換えれば、第１の領域１６ａｘの窒素の原子比は、第２の領域１６ａｙの窒素の原子比より大きい。なお、第１の領域１６ａｘの窒素濃度が、第２の領域１６ａｙよりも高いため、第１の領域１６ａｘのバンドギャップは、第２の領域１６ａｙよりも小さくなる。ゲート電極は金属である場合を仮定している。
第１の領域１６ａｘの窒素濃度が高いため、窒化物半導体層の表面近傍の窒素空孔の量は少なくなり、ＨＥＭＴの閾値電圧の低下は抑制される。
そして、第２の領域１６ａｙの窒素濃度は低いため、酸化シリコン膜１６ｂ側を負、酸窒化アルミニウム膜１６ａ側を正とする固定ダイポール（図６中の “ＤＩＰＯＬＥ”）が形成される。したがって、ΔＥｃが見かけ上、大きくなる方向（正の方向）に変化する。変化量は図６に“ｖ”で示される。
ΔＥｃが見かけ上、大きくなることで、酸化シリコン膜の伝導帯下端のエネルギーと窒化物半導体層の伝導帯下端のエネルギーとの差分（ΔＥｃ’）は見かけ上、大きくなる。言い変えれば、窒化物半導体層とゲート絶縁層との間のエネルギー障壁が大きくなる。したがって、第１の比較例のＭＯＳ構造と同様、ゲート絶縁層への電荷の注入が抑制される。
なお、ΔＥｃが見かけ上、大きくなることで、ゲート電極の仕事関数（図６中の“ＷＦ”）は見かけ上、小さくなる。したがって、ＨＥＭＴの閾値電圧が低くなる方向に作用する。しかし、窒素空孔の低減により、閾値電圧の低下は抑制される。
例えば、窒素の原子比が０．１３の場合、ΔＥｃの正の方向の変化量は図３より０．４２ｅＶである。このため、窒化物半導体層とゲート絶縁層との間のエネルギー障壁は、０．４２ｅＶ高くなる。一方、ΔＥｃの変化に伴う閾値電圧の低下は０．４２Ｖである。
窒化物半導体層の表面近傍の窒素空孔による閾値電圧の低下は抑制されるため、窒素空孔の存在やダイポールを考慮しない場合と比較して、ＨＥＭＴの閾値電圧の低下は、０．４２Ｖに抑制される。第１の比較例の場合の低下量である１．４２Ｖ〜２．４２Ｖと比較すれば大幅に閾値電圧の低下が抑制されることになる。
第１の実施形態のＨＥＭＴ１００によれば、ゲート絶縁層１６への電荷の注入の抑制と、閾値電圧の低下の抑制とが実現される。ゲート絶縁層１６への電荷の注入が抑制されるため、閾値電圧の変動、絶縁層のリーク電流の増大等の特性劣化が抑制される。
酸窒化アルミニウム膜１６ａの中の第１の位置（図２中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））は、０．７０以上０．８７以下であることが好ましい。上記範囲を下回ると、窒素空孔による閾値電圧の低下が十分抑制できないおそれがある。上記範囲を上回ると、高温の熱処理により酸窒化アルミニウム膜１６ａの結晶化が進み、ゲート絶縁層１６のリーク電流が大きくなるおそれがある。また、酸窒化アルミニウム膜１６ａの結晶化が進み、酸窒化アルミニウム膜１６ａのトラップ準位が増大し、電荷のトラップによる閾値電圧の変動が大きくなるおそれがある。
酸窒化アルミニウム膜１６ａの中の第２の位置（図２中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））は、０．１３以上０．３０以下であることが好ましい。上記範囲を下回ると、高温の熱処理により酸窒化アルミニウム膜１６ａの結晶化が進み、ゲート絶縁層１６のリーク電流が大きくなるおそれがある。また、酸窒化アルミニウム膜１６ａの結晶化が進み、酸窒化アルミニウム膜１６ａのトラップ準位が増大し、電荷のトラップによる閾値電圧の変動が大きくなるおそれがある。また、上記範囲を上回ると、固定ダイポールによるΔＥｃの変化量が小さくなり、窒化物半導体層とゲート絶縁層１６との間のエネルギー障壁の高さが不足し、ゲート絶縁層１６への電荷の注入の抑制が不十分となるおそれがある。
第１の位置（図２中のＣ１）における第１の原子比が０．７０以上０．８７以下であり、かつ、第２の位置（図２中のＣ２）における第２の原子比が０．１３以上０．３０以下であることが更に好ましい。閾値電圧の低下の抑制、ゲート絶縁層１６への電荷の注入の抑制の双方が実現する。この際、例えば、第１の位置及び第２の位置以外の位置の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の原子比（Ｎ／（Ｏ＋Ｎ））を０．１３以上０．８７以下とすることが好ましい。上記原子比を０．１３以上０．８７以下とすることで、ゲート絶縁層１６をデンシファイするための高温アニールを９００℃以上で行った場合でも、酸窒化アルミニウム膜１６ａ全体をアモルファス状態に維持することが可能になる。
チャネル層１４と酸窒化アルミニウム膜１６ａの界面から、第１の位置Ｃ１までの距離（図２中のｄ１）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。上記範囲を上回ると窒素空孔による閾値電圧の低下が十分抑制できないおそれがある。
また、酸化シリコン膜１６ｂと酸窒化アルミニウム膜１６ａの界面から、第２の位置Ｃ２までの距離（図２中のｄ２）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。また、上記範囲を上回ると有効な固定ダイポールが形成されないおそれがある。
ゲート絶縁層１６の厚さは２０ｎｍ以上１００ｎｍ以下であることが好ましい。また、ゲート絶縁層１６の酸化シリコン膜換算膜厚は、２０ｎｍ以上４０ｎｍ以下であることが好ましい。上記範囲を下回ると、ゲート絶縁層１６のリーク電流が増大するおそれがある。また、ゲート絶縁層１６の絶縁破壊が生じるおそれがある。上記範囲を上回ると、ゲート絶縁層１６のゲート容量が小さくなり、ＨＥＭＴ１００の駆動力が低下するおそれがある。
酸窒化アルミニウム膜１６ａの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下であることが好ましい。上記範囲を下回ると、酸窒化アルミニウム膜１６ａの中の窒素濃度の分布が保持できないおそれがある。上記範囲を上回ると、ゲート絶縁層１６に占める酸窒化アルミニウム膜１６ａの割合が大きくなりすぎ、ゲート絶縁層１６のリーク電流が増大するおそれがある。また、酸窒化アルミニウム膜１６ａへの電荷のトラップ量が多くなり閾値電圧が変動するおそれがある。
さらに、ＨＥＭＴ１００では、ゲート絶縁層１６が、ゲート電極１８とドレイン電極２２との間のバリア層１５上にも形成される。このため、高いドレイン電圧を印加した際に、オン抵抗が増大する電流コラプスの抑制が可能となる。電流コラプスは、窒化物半導体層と絶縁層との界面への電荷のトラップや、絶縁層中への電荷のトラップにより生ずる。
図７は、第１の実施形態の半導体装置の作用及び効果の説明図である。図７は、第１の実施形態の層間絶縁層３０（図７中の“ＩＮＳＵＬＡＴＩＮＧ ＬＡＹＥＲ”）を含む部分のエネルギーバンド図である。図７は、図１のＢＢ’にそった部分のエネルギーバンド図である。
窒化物半導体層の表面近傍の窒素空孔は、電荷のトラップ準位となり、電流コラプスの一要因となる。ＨＥＭＴ１００では、第１の領域１６ａｘ（図７中の“ＡｌＯＮ−１”）の窒素濃度が高いため、窒化物半導体層の表面近傍の窒素空孔の量は少なくなる。したがって、窒化物半導体層の表面近傍の電荷のトラップが抑制され、電流コラプスが抑制される。
そして、第２の領域１６ａｙ（図７中の“ＡｌＯＮ−２”）の窒素濃度は低いため、窒化物半導体層とゲート絶縁層１６との間のエネルギー障壁が大きくなる。したがって、ゲート絶縁層１６や層間絶縁層３０への電荷の注入が抑制される。よって、電流コラプスが抑制される。
以上、第１の実施形態のＨＥＭＴ１００によれば、ゲート絶縁層１６及び層間絶縁層３０への電荷の注入が抑制され、閾値電圧の変動、絶縁層のリーク電流の増大、電流コラプス等の特性劣化が抑制される。
（第２の実施形態）
第２の実施形態の半導体装置は、ゲート絶縁層と第１の窒化物半導体層とが離間している以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図８は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ２００である。ＨＥＭＴ２００は、ゲート電極がトレンチ（リセス）内に設けられるゲート・リセス構造を備える。
ＨＥＭＴ２００は、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１５（第２の窒化物半導体層）、ゲート絶縁層１６、ゲート電極１８、ソース電極２０（第１の電極）、ドレイン電極２２（第２の電極）、層間絶縁層３０、トレンチ４０を備える。
トレンチ４０の底部はバリア層１５内に位置する。ゲート絶縁層１６及びゲート電極１８は、トレンチ４０内に形成される。ゲート絶縁層１６とチャネル層１４とは離間している。言い換えれば、ゲート絶縁層１６とチャネル層１４との間にバリア層１５が設けられる。
ゲート絶縁層１６の構成は第１の実施形態と同様である。
ＨＥＭＴ２００は、ゲート電極１８下のバリア層１５の厚さが薄いことにより、ゲート電極１８下の２次元電子ガス密度が低減され、閾値電圧が上昇する。更に、例えば、ゲート電極１８とゲート絶縁層１６との間に、図示しないｐ型層を挿入することで、ノーマリーオフ動作の実現が可能となる。
第２の実施形態のＨＥＭＴ２００によれば、第１の実施形態と同様の作用により、閾値電圧の変動、絶縁層のリーク電流の増大、電流コラプス等の特性劣化が抑制される。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第１の電極と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極と、第１の電極と第２の電極との間の第１の窒化物半導体層の上に位置するゲート電極と、ゲート電極と第２の電極との間の第２の窒化物半導体層の上に位置し、酸化シリコン膜と、第２の窒化物半導体層と酸化シリコン膜との間の酸窒化アルミニウム膜とを有し、酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、酸窒化アルミニウム膜の中の第１の位置よりも酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも大きい絶縁層と、を備える。
第３の実施形態の半導体装置は、トレンチ及びゲート絶縁層を備えずゲート電極と窒化物半導体層との間にｐ型層を備える点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
図９は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ３００である。
ＨＥＭＴ３００は、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１５（第２の窒化物半導体層）、ｐ型層１７、ゲート電極１８、ソース電極２０（第１の電極）、ドレイン電極２２（第２の電極）、層間絶縁層３０、保護絶縁層３２（絶縁層）を備える。
ｐ型層１７は、例えば、ｐ型不純物を含む窒化ガリウムである。ＨＥＭＴ３００は、バリア層１５とゲート電極１８との間にｐ型層１７を備えることで、閾値電圧が上昇し、ノーマリーオフ動作の実現が可能となる。
保護絶縁層３２は、ゲート電極１８とドレイン電極２２との間のバリア層１５の上に位置する。また、保護絶縁層３２は、ゲート電極１８とソース電極２０との間のバリア層１５の上に位置する。
図１０は、第３の実施形態の半導体装置の拡大模式断面図である。図１０は、バリア層１５と層間絶縁層３０との間の保護絶縁層３２の拡大図である。図１０は、図９のＣＣ’にそった部分の図である。
保護絶縁層３２は、酸窒化アルミニウム膜３２ａと酸化シリコン膜３２ｂを有する。酸窒化アルミニウム膜３２ａは、バリア層１５と酸化シリコン膜３２ｂとの間に位置する。
酸窒化アルミニウム膜３２ａは、バリア層１５に接する。酸化シリコン膜３２ｂは層間絶縁層３０に接する。酸窒化アルミニウム膜３２ａは、例えば、アモルファスである。
酸窒化アルミニウム膜３２ａは、主たる構成元素として、アルミニウム（Ａｌ）、酸素（Ｏ）、及び窒素（Ｎ）を含む。酸窒化アルミニウム膜３２ａの中の第１の位置（図１０中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））が、酸窒化アルミニウム膜３２ａの中の第１の位置Ｃ１よりも酸化シリコン膜３２ｂに近い第２の位置（図１０中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））よりも大きい。言い換えれば、酸窒化アルミニウム膜３２ａは、バリア層１５側の窒素濃度が、層間絶縁層３０側の窒素濃度よりも高い。
酸窒化アルミニウム膜３２ａは、２層構造である。酸窒化アルミニウム膜３２ａは、第１の領域３２ａｘと第２の領域３２ａｙを含む。第２の領域３２ａｙは、第１の領域３２ａｘと酸化シリコン膜３２ｂとの間に位置する。第１の位置Ｃ１は第１の領域３２ａｘ内にあり、第２の位置Ｃ２は第２の領域３２ａｙ内にある。
第１の原子比は、例えば、０．７０以上０．８７以下である。第２の原子比は、例えば、０．１３以上０．３０以下である。
第１の位置Ｃ１は、例えば、バリア層１５と酸窒化アルミニウム膜３２ａの界面近傍である。例えば、バリア層１５と酸窒化アルミニウム膜３２ａの界面から、第１の位置Ｃ１までの距離（図１０中のｄ１）は、０．５ｎｍ以下である。
第２の位置Ｃ２は、例えば、酸化シリコン膜３２ｂと酸窒化アルミニウム膜３２ａの界面近傍である。例えば、酸化シリコン膜３２ｂと酸窒化アルミニウム膜３２ａの界面から、第２の位置Ｃ２までの距離（図１０中のｄ２）は、０．５ｎｍ以下である。
酸窒化アルミニウム膜３２ａ内の窒素濃度の分布は、例えば、バリア層１５側から酸化シリコン膜３２ｂに向かって低くなる傾斜分布であっても構わない。言い換えれば、酸窒化アルミニウム膜３２ａ内の窒素の原子比がバリア層１５側から酸化シリコン膜３２ｂに向かって連続的又は段階的に低くなる分布であっても構わない。
酸窒化アルミニウム膜３２ａの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。酸化シリコン膜３２ｂは、酸窒化アルミニウム膜３２ａに接する。酸化シリコン膜３２ｂの膜厚は、例えば、１０ｎｍ以上４０ｎｍ以下である。
図１１は、第３の実施形態の半導体装置の作用及び効果の説明図である。図１１は、第３の実施形態の層間絶縁層３０（図７中の“ＩＮＳＵＬＡＴＩＮＧ ＬＡＹＥＲ”）を含む部分のエネルギーバンド図である。図１１は、図９のＣＣ’にそった部分のエネルギーバンド図である。
窒化物半導体層の表面近傍に窒素空孔が存在すると、電荷のトラップ準位となり、電流コラプスの一要因となる。ＨＥＭＴ３００では、第１の領域３２ａｘ（図１１中の“ＡｌＯＮ−１”）の窒素濃度が高いため、窒化物半導体層の表面近傍の窒素空孔の量は少なくなる。したがって、窒化物半導体層の表面近傍の電荷のトラップが抑制され、電流コラプスが抑制される。
そして、第２の領域３２ａｙ（図１１中の“ＡｌＯＮ−２”）の窒素濃度は低いため、窒化物半導体層と保護絶縁層３２との間のエネルギー障壁が大きくなる。したがって、保護絶縁層３２や層間絶縁層３０への電荷の注入が抑制される。よって、電流コラプスが抑制される。
酸窒化アルミニウム膜３２ａの中の第１の位置（図１０中のＣ１）における酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の第１の原子比（Ｎ／（Ｏ＋Ｎ））は、０．７０以上０．８７以下であることが好ましい。上記範囲を下回ると、窒素空孔による電荷のトラップが十分抑制できないおそれがある。上記範囲を上回ると、酸窒化アルミニウム膜３２ａの結晶化が進み、酸窒化アルミニウム膜３２ａの中のトラップ準位が増大し、電荷のトラップによる電流コラプスが大きくなるおそれがある。
酸窒化アルミニウム膜３２ａの中の第２の位置（図１０中のＣ２）における酸素（Ｏ）と窒素（Ｎ）の和（Ｏ＋Ｎ）に対する窒素の第２の原子比（Ｎ／（Ｏ＋Ｎ））は、０．１３以上０．３０以下であることが好ましい。上記範囲を下回ると、酸窒化アルミニウム膜３２ａの結晶化が進み、酸窒化アルミニウム膜３２ａのトラップ準位が増大し、電荷のトラップによる電流コラプスが大きくなるおそれがある。また、上記範囲を上回ると、固定ダイポールによるΔＥｃの変化量が小さくなり、窒化物半導体層と保護絶縁層３２との間のエネルギー障壁の高さが不足し、保護絶縁層３２や層間絶縁層３０への電荷の注入の抑制が不十分となるおそれがある。
第１の位置（図１０中のＣ１）における第１の原子比が０．７０以上０．８７以下であり、かつ、第２の位置（図１０中のＣ２）における第２の原子比が０．１３以上０．３０以下であることが更に好ましい。閾値電圧の低下の抑制、ゲート絶縁層１６への電荷の注入の抑制の双方が実現する。この際、例えば、第１の位置及び第２の位置以外の位置の酸素（Ｏ）と窒素（Ｎ）との和（Ｏ＋Ｎ）に対する窒素の原子比（Ｎ／（Ｏ＋Ｎ））を０．１３以上０．８７以下とすることが好ましい。上記原子比を０．１３以上０．８７以下とすることで、保護絶縁層３２をデンシファイするための高温アニールを９００℃以上で行った場合でも、酸窒化アルミニウム膜３２ａ全体をアモルファス状態に維持することが可能になる。
バリア層１５と酸窒化アルミニウム膜３２ａの界面から、第１の位置Ｃ１までの距離（図２中のｄ１）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。上記範囲を上回ると窒素空孔に起因する電流コラプスが十分抑制できないおそれがある。
また、酸化シリコン膜３２ｂと酸窒化アルミニウム膜３２ａの界面から、第２の位置Ｃ２までの距離（図１０中のｄ２）は、０．５ｎｍ以下であることが好ましく、０．３ｎｍであることがより好ましく、０．１ｎｍ以下であることが更に好ましい。また、上記範囲を上回ると有効な固定ダイポールが形成されないおそれがある。
酸窒化アルミニウム膜３２ａの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下であることが好ましい。上記範囲を下回ると、酸窒化アルミニウム膜３２ａの中の窒素濃度の分布が保持できないおそれがある。上記範囲を上回ると、酸窒化アルミニウム膜３２ａへの電荷のトラップ量が多くなり電流コラプスが大きくなるおそれがある。
以上、第３の実施形態のＨＥＭＴ３００によれば、保護絶縁層３２や層間絶縁層３０への電荷の注入が抑制され、電流コラプスによる特性劣化が抑制される。
（第４の実施形態）
第４の実施形態の電源回路及びコンピュータは、第１ないし第３の実施形態のＨＥＭＴを有する。
図１２は、第４の実施形態のコンピュータの模式図である。第４の実施形態のコンピュータは、例えば、サーバ４００である。
サーバ４００は筐体１６０内に電源回路１６２を有する。サーバ４００は、サーバソフトウェアを稼働させるコンピュータである。電源回路１６２は、例えば、第１の実施形態のＨＥＭＴ１００を有する。
電源回路１６２は、特性劣化が抑制されたＨＥＭＴ１００を有することにより、安定した動作が実現される。また、サーバ４００は、電源回路１６２を有することにより、安定した動作が実現される。
第４の実施形態によれば、安定した動作が実現される電源回路及びコンピュータが実現できる。
第１ないし第３の実施形態では、窒化物半導体としてガリウム（Ｇａ）を含むＧａＮやＡｌＧａＮを例に説明したが、例えば、インジウム（Ｉｎ）を含有するＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを適用することも可能である。
また、第１ないし第３の実施形態では、バリア層１５として、アンドープのＡｌＧａＮを例に説明したが、ｎ型のＡｌＧａＮを適用することも可能である。
また、第１及び第２の実施形態ではゲート・リセス構造を有するＨＥＭＴを例に説明したが、ゲート・リセス構造を備えないプレーナゲート構造のＨＥＭＴに本発明を適用することも可能である。
また、第１ないし第３の実施形態では、キャリアに２次元電子ガスを用いるＨＥＭＴを例に説明したが、２次元電子ガスを用いない通常のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に本発明を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ チャネル層（第１の窒化物半導体層）
１５ バリア層（第２の窒化物半導体層）
１６ ゲート絶縁層
１６ａ 酸窒化アルミニウム膜
１６ｂ 酸化シリコン膜
１８ ゲート電極
２０ ソース電極（第１の電極）
２２ ドレイン電極（第２の電極）
３２ 保護絶縁層
３２ａ 酸窒化アルミニウム膜
３２ｂ 酸化シリコン膜
１００ ＨＥＭＴ（半導体装置）
１６２ 電源回路
２００ ＨＥＭＴ（半導体装置）
３００ ＨＥＭＴ（半導体装置）
４００ サーバ（コンピュータ）
Ｃ１ 第１の位置
Ｃ２ 第２の位置

Claims (18)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間の前記第１の窒化物半導体層の上に位置するゲート電極と、
    前記第１の窒化物半導体層と前記ゲート電極との間に位置し、酸化シリコン膜と、前記第１の窒化物半導体層と前記酸化シリコン膜との間の酸窒化アルミニウム膜とを有し、前記酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記酸窒化アルミニウム膜の中の前記第１の位置よりも前記酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも大きいゲート絶縁層と、
    を備える半導体装置。
  2. 前記第１の原子比は０．７０以上０．８７以下である請求項１記載の半導体装置。
  3. 前記第２の原子比は０．１３以上０．３０以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の窒化物半導体層と前記酸窒化アルミニウム膜との界面、又は、前記第２の窒化物半導体層と前記酸窒化アルミニウム膜との界面から前記第１の位置までの距離は０．５ｎｍ以下であり、前記酸化シリコン膜と前記酸窒化アルミニウム膜との界面から前記第２の位置までの距離は０．５ｎｍ以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記酸窒化アルミニウム膜の膜厚は１ｎｍ以上１０ｎｍ以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記ゲート絶縁層の厚さは２０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記ゲート絶縁層は、前記第１の窒化物半導体層に接する請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記ゲート絶縁層と前記第１の窒化物半導体層とが離間している請求項１ないし請求項６いずれか一項記載の半導体装置。
  9. 前記第１の窒化物半導体層は窒化ガリウムであり、前記第２の窒化物半導体層は窒化アルミニウムガリウムである請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間の前記第１の窒化物半導体層の上に位置するゲート電極と、
    前記ゲート電極と前記第２の電極との間の前記第２の窒化物半導体層の上に位置し、酸化シリコン膜と、前記第２の窒化物半導体層と前記酸化シリコン膜との間の酸窒化アルミニウム膜とを有し、前記酸窒化アルミニウム膜の中の第１の位置における酸素と窒素の和に対する窒素の第１の原子比が、前記酸窒化アルミニウム膜の中の前記第１の位置よりも前記酸化シリコン膜に近い第２の位置における酸素と窒素の和に対する窒素の第２の原子比よりも大きい絶縁層と、
    を備える半導体装置。
  11. 前記第１の原子比は０．７０以上０．８７以下である請求項１０記載の半導体装置。
  12. 前記第２の原子比は０．１３以上０．３０以下である請求項１０又は請求項１１記載の半導体装置。
  13. 前記第１の窒化物半導体層と前記酸窒化アルミニウム膜との界面、又は、前記第２の窒化物半導体層と前記酸窒化アルミニウム膜との界面から前記第２の位置までの距離は０．５ｎｍ以下である請求項１０ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記酸窒化アルミニウム膜の膜厚は１ｎｍ以上１０ｎｍ以下である請求項１０ないし請求項１３いずれか一項記載の半導体装置。
  15. 前記絶縁層は、前記第２の窒化物半導体層に接する請求項１０ないし請求項１４いずれか一項記載の半導体装置。
  16. 前記第１の窒化物半導体層は窒化ガリウムであり、前記第２の窒化物半導体層は窒化アルミニウムガリウムである請求項１０ないし請求項１５いずれか一項記載の半導体装置。
  17. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える電源回路。
  18. 請求項１ないし請求項１６いずれか一項記載の半導体装置を備えるコンピュータ。

JP2017224450A 2017-11-22 2017-11-22 半導体装置、電源回路、及び、コンピュータ Active JP6728123B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017224450A JP6728123B2 (ja) 2017-11-22 2017-11-22 半導体装置、電源回路、及び、コンピュータ
US15/905,877 US10256308B1 (en) 2017-11-22 2018-02-27 Semiconductor device, power supply circuit, and computer
US16/274,411 US10535744B2 (en) 2017-11-22 2019-02-13 Semiconductor device, power supply circuit, and computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224450A JP6728123B2 (ja) 2017-11-22 2017-11-22 半導体装置、電源回路、及び、コンピュータ

Publications (2)

Publication Number Publication Date
JP2019096720A JP2019096720A (ja) 2019-06-20
JP6728123B2 true JP6728123B2 (ja) 2020-07-22

Family

ID=65998355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224450A Active JP6728123B2 (ja) 2017-11-22 2017-11-22 半導体装置、電源回路、及び、コンピュータ

Country Status (2)

Country Link
US (2) US10256308B1 (ja)
JP (1) JP6728123B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055533B2 (ja) 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741792B2 (ja) 2003-12-18 2011-08-10 日本電気株式会社 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP5036849B2 (ja) * 2009-08-27 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
JP5696083B2 (ja) * 2012-03-26 2015-04-08 株式会社東芝 窒化物半導体素子及びその製造方法
JP2014110402A (ja) 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
JP2014175339A (ja) * 2013-03-06 2014-09-22 Sony Corp 半導体素子および電子機器
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6591169B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
JP6659488B2 (ja) 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10535744B2 (en) 2020-01-14
JP2019096720A (ja) 2019-06-20
US10256308B1 (en) 2019-04-09
US20190189758A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US9620599B2 (en) GaN-based semiconductor transistor
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP6813466B2 (ja) 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
Choi et al. Improvement of $ V_ {\rm th} $ Instability in Normally-Off GaN MIS-HEMTs Employing ${\rm PEALD}\hbox {-}{\rm SiN} _ {\rm x} $ as an Interfacial Layer
JP6767411B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP6444789B2 (ja) 半導体装置及びその製造方法
JP6567468B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US10347734B2 (en) Semiconductor device, power supply circuit, and computer
JP2023038273A (ja) 半導体装置
US10868163B2 (en) Semiconductor device
US10566451B2 (en) Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer
JP2021145113A (ja) 半導体装置、電源回路、及び、コンピュータ
US10497572B2 (en) Method for manufacturing semiconductor device
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2021009989A (ja) 窒化物半導体装置
JP6930010B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2022053102A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6728123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151