JP6813466B2 - 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法 - Google Patents

半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP6813466B2
JP6813466B2 JP2017214619A JP2017214619A JP6813466B2 JP 6813466 B2 JP6813466 B2 JP 6813466B2 JP 2017214619 A JP2017214619 A JP 2017214619A JP 2017214619 A JP2017214619 A JP 2017214619A JP 6813466 B2 JP6813466 B2 JP 6813466B2
Authority
JP
Japan
Prior art keywords
oxide layer
layer
aluminum oxide
nitride semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017214619A
Other languages
English (en)
Other versions
JP2018117114A (ja
Inventor
清水　達雄
達雄 清水
尚史 齋藤
尚史 齋藤
浩志 大野
浩志 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2018117114A publication Critical patent/JP2018117114A/ja
Application granted granted Critical
Publication of JP6813466B2 publication Critical patent/JP6813466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法に関する。
スイッチング電源回路やインバータ回路などの回路には、スイッチング素子やダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主な素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。ＧａＮやＡｌＧａＮなどのＧａＮ系半導体をスイッチング素子材料として用いることで、材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
しかし、例えば、ＧａＮ系半導体を用いたスイッチング素子では、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。
特開２０１１−１９８８３７号公報
本発明が解決しようとする課題は、電流コラプスの抑制が可能な半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法を提供することにある。
本発明の一態様の半導体装置は、ガリウム（Ｇａ）を含む第１の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、を備え、前記第１の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、前記第２の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置の作用及び効果の説明図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の作用及び効果の説明図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第９の実施形態の半導体装置の模式断面図。 第１０の実施形態の半導体装置の模式断面図。 第１１の実施形態の半導体装置の模式断面図。 第１２の実施形態の半導体装置の模式断面図。 第１３の実施形態のコンピュータの模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、ガリウム（Ｇａ）を含む第１の窒化物半導体層と、第１の窒化物半導体層上に設けられ、第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体層に電気的に接続された第１の電極と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体層に電気的に接続された第２の電極と、第１の窒化物半導体層の上に、第１の電極と第２の電極との間に設けられたゲート電極と、第２の窒化物半導体層上に設けられ、第２の電極との間の第１の距離が、第２の電極とゲート電極との間の第２の距離よりも小さい導電層と、少なくとも一部がゲート電極と第２の電極との間に設けられ、第２の窒化物半導体層と導電層との間に設けられた第１の酸化アルミニウム層と、少なくとも一部が第１の酸化アルミニウム層と導電層との間に設けられた酸化シリコン層と、少なくとも一部が酸化シリコン層と導電層との間に設けられた第２の酸化アルミニウム層と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
本実施形態のＨＥＭＴは、図１に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２、保護膜３４を備える。
基板１０は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１０上に、バッファ層１２が設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
バッファ層１２の膜厚を厚くすることで縦方向のみならず、横方向の耐圧を向上させることができる。例えば、バッファ層１２として、ＡｌＮ（０．２μｍ）／Ａｌ０．７Ｇａ０．３Ｎ（０．５μｍ）／Ａｌ０．５Ｇａ０．５Ｎ（０．５μｍ）／Ａｌ０．３Ｇａ０．７Ｎ（１．０μｍ）／Ａｌ０．１Ｇａ０．９Ｎ（１．０μｍ）という積層構造を適用することが考えられる。バッファ層１２は、歪を緩和しつつ、バンドギャップができる限り大きくなるように構成されている。
チャネル層１４は、バッファ層１２上に設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、ガリウム（Ｇａ）を含む。チャネル層１４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
例えば、チャネル層１４として炭素濃度に特徴のある分布を有する積層構造を適用することが考えられる。例えば、基板１０側に炭素濃度が高い薄膜があり、その上に炭素濃度の低い薄膜がある構造である。具体的には、ＧａＮ（０．６μｍ：炭素濃度１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下、典型的には１×１０１９ｃｍ−３）／ＧａＮ（０．６μｍ：炭素濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下、典型的には４×１０１６ｃｍ−３）／ＧａＮ（０．５μｍ：炭素濃度１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下、典型的には５×１０１５ｃｍ−３）などが例である。この構造では、炭素を使った電荷トラップを上手く使うことでリーク特性が向上する。さらに、炭素濃度の低い層と炭素濃度の高い層との間で、ｎ型とｐ型の接合が形成され、リーク特性が向上する。
バリア層１６は、チャネル層１４上に設けられる。バリア層１６は電子供給層とも称される。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１６は、ガリウム（Ｇａ）を含む。バリア層１６は、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１６との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴのキャリアとなる。
ソース電極１８は、チャネル層１４及びバリア層１６の上に設けられる。ソース電極１８は、チャネル層１４及びバリア層１６に電気的に接続される。
ソース電極１８は、例えば、金属電極である。ソース電極１８は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１８と、バリア層１６との間はオーミックコンタクトであることが望ましい。
ドレイン電極２０は、チャネル層１４及びバリア層１６の上に設けられる。ドレイン電極２０は、チャネル層１４及びバリア層１６に電気的に接続される。
ドレイン電極２０は、例えば、金属電極である。ドレイン電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極２０と、バリア層１６との間はオーミックコンタクトであることが望ましい。
ソース電極１８とドレイン電極２０との距離は、例えば、５μｍ以上３０μｍ以下である。
ｐ型層２２は、チャネル層１４及びバリア層１６の上に設けられる。ｐ型層２２は、バリア層１６に接する。ｐ型層２２は、ソース電極１８とドレイン電極２０の間に設けられる。ｐ型層２２は、例えば、単結晶のｐ型のＧａＮである。
ｐ型層２２は、ＨＥＭＴの閾値電圧を高くする機能を備える。
ゲート電極２４は、チャネル層１４及びバリア層１６の上に設けられる。ゲート電極２４は、ソース電極１８とドレイン電極２０の間に設けられる。ゲート電極２４は、ｐ型層２２上に設けられる。ゲート電極２４は、ｐ型層２２に接する。
ゲート電極２４は、例えば、金属電極である。ゲート電極２４は、例えば、窒化チタン（ＴｉＮ）である。
ソースフィールドプレート２６は、バリア層１６の上に設けられる。ドレイン電極２０とソースフィールドプレート２６との間の水平方向の第１の距離（図１中の“ｄ１”）は、ドレイン電極２０とゲート電極２４との間の水平方向の第２の距離（図１中の“ｄ２”）よりも小さい。言い換えれば、ソースフィールドプレート２６のドレイン電極２０側の端部は、ゲート電極２４とドレイン電極２０との間に位置する。
ソースフィールドプレート２６は、ソース電極１８に物理的及び電気的に接続される。ソースフィールドプレート２６は、高いドレイン電圧を印加した際の電界を緩和し、電流コラプスを抑制する機能を備える。
ソースフィールドプレート２６は、例えば、金属電極である。ソースフィールドプレート２６は、例えば、窒化チタン（ＴｉＮ）である。
第１の酸化アルミニウム層２８は、ゲート電極２４とドレイン電極２０との間に設けられる。第１の酸化アルミニウム層２８は、ソース電極１８とゲート電極２４との間に設けられる。第１の酸化アルミニウム層２８は、バリア層１６とソースフィールドプレート２６との間に設けられる。第１の酸化アルミニウム層２８は、バリア層１６の上に、バリア層１６に接して設けられる。
第１の酸化アルミニウム層２８は、酸化アルミニウムを主成分とする。第１の酸化アルミニウム層２８は、酸化アルミニウム以外の成分を含んでいても構わない。第１の酸化アルミニウム層２８は、例えば、非晶質である。第１の酸化アルミニウム層２８の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
酸化シリコン層３０は、ゲート電極２４とドレイン電極２０との間に設けられる。酸化シリコン層３０は、ソース電極１８とゲート電極２４との間に設けられる。酸化シリコン層３０は、第１の酸化アルミニウム層２８とソースフィールドプレート２６との間に設けられる。酸化シリコン層３０は、第１の酸化アルミニウム層２８の上に、第１の酸化アルミニウム層２８に接して設けられる。
酸化シリコン層３０は、酸化シリコンを主成分とする。酸化シリコン層３０は、酸化シリコン以外の成分を含んでいても構わない。酸化シリコン層３０は、例えば、非晶質である。酸化シリコン層３０の膜厚は、例えば、１０ｎｍ以上３０ｎｍ以下である。
第２の酸化アルミニウム層３２は、ゲート電極２４とドレイン電極２０との間に設けられる。第２の酸化アルミニウム層３２は、ソース電極１８とゲート電極２４との間に設けられる。第２の酸化アルミニウム層３２は、酸化シリコン層３０とソースフィールドプレート２６との間に設けられる。第２の酸化アルミニウム層３２は、酸化シリコン層３０の上に、酸化シリコン層３０に接して設けられる。
第２の酸化アルミニウム層３２は、酸化アルミニウムを主成分とする。第２の酸化アルミニウム層３２は、酸化アルミニウム以外の成分を含んでいても構わない。第２の酸化アルミニウム層３２は、例えば、非晶質である。第２の酸化アルミニウム層３２の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
保護膜３４は、ゲート電極２４とソースフィールドプレート２６との間、及び、第２の酸化アルミニウム層３２とソースフィールドプレート２６との間に設けられる。保護膜３４は、絶縁膜である。保護膜３４は、例えば、酸化シリコン、酸窒化シリコン、又は、窒化シリコンである。
なお、各層中の元素の種類及び濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。図２〜図７は、本実施形態の製造途中の半導体装置の模式断面図である。
本実施形態の半導体装置の製造方法は、ガリウム（Ｇａ）を含む窒化物半導体層上に、第１の酸化アルミニウム層を形成し、第１の酸化アルミニウム層上に酸化シリコン層を形成し、酸化シリコン層上に第２の酸化アルミニウム層を形成し、第２の酸化アルミニウム層上に導電層を形成する。
まず、基板１０、例えば、シリコン基板を準備する。次に、例えば、シリコン基板上にエピタキシャル成長により、バッファ層１２となる窒化アルミニウムガリウムの多層構造を形成する。例えば、有機金属気相成長（ＭＯＣＶＤ）法によりバッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４となるアンドープのＧａＮ、バリア層１６となるアンドープのＡｌ０．２５Ｇａ０．７５Ｎをエピタキシャル成長により形成する。例えば、ＭＯＣＶＤ法により、チャネル層１４、バリア層１６を成長させる。
次に、バリア層１６上に、第１の酸化アルミニウム層２８を形成する（図２）。第１の酸化アルミニウム層２８は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。第１の酸化アルミニウム層２８の膜厚は、例えば、２ｎｍである。
次に、第１の酸化アルミニウム層２８上に酸化シリコン層３０を形成する（図３）。酸化シリコン層３０は、例えば、ＡＬＤ法により形成する。酸化シリコン層３０の膜厚は、例えば、１５ｎｍである。
次に、酸化シリコン層３０上に、第２の酸化アルミニウム層３２を形成する（図４）。第２の酸化アルミニウム層３２は、例えば、ＡＬＤ法により形成する。第２の酸化アルミニウム層３２の膜厚は、例えば、２ｎｍである。
その後、非酸化性雰囲気で熱処理を行う。例えば、窒素雰囲気で熱処理を行う。熱処理の温度は、例えば、７００℃以上１１００℃以下である。熱処理により、第１の酸化アルミニウム層２８、酸化シリコン層３０、及び、第２の酸化アルミニウム層３２のデンシファイが行われる。
次に、第１の酸化アルミニウム層２８、酸化シリコン層３０、及び、第２の酸化アルミニウム層３２の所定の領域に開口部４９を形成し、バリア層１６を露出させる（図５）。開口部４９の形成は、例えば、リソグラフィー法と反応性イオンエッチング法により行われる。
次に、開口部４９にｐ型層２２を形成する（図６）。例えば、ｐ型層２２となるｐ型ＧａＮを、選択エピタキシャル成長により形成する。例えば、ＭＯＣＶＤ法により、ｐ型層２２を成長させる。
次に、公知の方法により、ソース電極１８、ドレイン電極２０、及び、ゲート電極２４を形成する（図７）。その後、公知の方法により、保護膜３４及びソースフィールドプレート２６が形成される。
以上の製造方法により、図１に示すＨＥＭＴが製造される。
次に、本実施形態の半導体装置の作用及び効果について説明する。
本実施形態のＨＥＭＴは、Ｇａを含むバリア層１６とソースフィールドプレート２６との間に、第１の酸化アルミニウム層２８と第２の酸化アルミニウム層３２とに挟まれた酸化シリコン層３０を備える。上記構成により、高いドレイン電圧を印加した際に、オン抵抗が増大する電流コラプスを抑制することが可能となる。以下、詳述する。
酸化シリコンは、絶縁体の中でも電子に対する障壁が高く、半導体デバイスの絶縁層への応用に適している。ＧａＮ系半導体のＨＥＭＴの絶縁層としても、酸化シリコンは有用である。
しかし、Ｇａを含むＧａＮ系半導体の直上に酸化シリコン層を形成する場合、ＧａＮ系半導体からガリウムが酸化シリコン層中に拡散する。酸化シリコン層中のガリウムは、トラップ準位を形成し、電流コラプスの原因となり得る。また、酸化シリコン層中のガリウムは、可動イオンとなり閾値電圧の変動を引き起こす。したがって、ＨＥＭＴの信頼性が低下する。
本実施形態のＨＥＭＴは、ガリウムを含むバリア層１６と酸化シリコン層３０との間に設けられた第１の酸化アルミニウム層２８が、ガリウムの拡散バリアとして機能する。したがって、酸化シリコン層３０中のガリウム量を低減することができる。よって、ＨＥＭＴの電流コラプスを抑制することが可能となる。また、ＨＥＭＴの信頼性が向上する。
しかし、酸化シリコン層３０中のガリウム量を低減することができたとしても、例えば、バリア層１６と第１の酸化アルミニウム層２８との界面に存在する界面準位に電子がトラップされることに起因する電流コラプスの抑制は十分とはいえない。高いドレイン電圧を印加した際には、ソースフィールドプレート２６やゲート電極２４からバリア層１６に向かう電子が界面準位にトラップされるため問題となる。このため、ソースフィールドプレート２６やゲート電極２４から注入される電子に対する障壁を高くすることが望まれる。
図８は、本実施形態の半導体装置の作用及び効果の説明図である。第２の酸化アルミニウム層３２が無い場合のエネルギーバンド図を示している。すなわち、バリア層１６（図８中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２８（図８中の“ＡｌＯ”に対応）、酸化シリコン層３０（図８中の“ＳｉＯ２”に対応）、ソースフィールドプレート２６（図８中の“ＦＰ”に対応）のエネルギーバンド図を示している。図８では、保護膜３４は省略している。また、ソースフィールドプレート２６が金属である場合を仮定している。
第１の酸化アルミニウム層２８と酸化シリコン層３０の積層構造を形成する際、一定量のアルミニウムが第１の酸化アルミニウム層２８から酸化シリコン層３０中に拡散する。また、一定量のシリコンが酸化シリコン層３０から第１の酸化アルミニウム層２８中に拡散する。酸化シリコン層３０中のアルミニウムと第１の酸化アルミニウム層２８中のシリコンとが相互作用し、固定ダイポールを形成する。形成される固定ダイポールは、図８に示すように、第１の酸化アルミニウム層２８側が正、酸化シリコン層３０側が負となる。
第１の酸化アルミニウム層２８と酸化シリコン層３０の間に、上記固定ダイポールが形成されることにより、酸化シリコン層３０の伝導帯下端とバリア層１６の伝導帯下端のエネルギー差（図８中の“Ｅａ”）が、固定ダイポールが無い場合と比較して大きくなる。このため、バリア層１６からソースフィールドプレート２６に向かう電子に対する障壁は高くなる。一方、ソースフィールドプレート２６からバリア層１６に向かう電子に対する障壁は、酸化シリコン層３０の伝導帯下端とソースフィールドプレート２６のフェルミレベル（図８中の“ＥＦ”）とのエネルギー差（図８中の“Ｅｘ”）に依存する。
図９は、本実施形態の半導体装置の作用及び効果の説明図である。第２の酸化アルミニウム層３２が存在する本実施形態のＨＥＭＴの場合のエネルギーバンド図を示している。すなわち、バリア層１６（図９中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２８（図９中の“ＡｌＯ１”に対応）、酸化シリコン層３０（図９中の“ＳｉＯ２”に対応）、第２の酸化アルミニウム層３２（図９中の“ＡｌＯ２”に対応）、ソースフィールドプレート２６（図９中の“ＦＰ”に対応）のエネルギーバンド図を示している。図９では、保護膜３４は省略している。また、ソースフィールドプレート２６が金属である場合を仮定している。
本実施形態のＨＥＭＴの場合、酸化シリコン層３０と第２の酸化アルミニウム層３２の積層構造を形成する際、一定量のアルミニウムが第２の酸化アルミニウム層３２から酸化シリコン層３０中に拡散する。また、一定量のシリコンが酸化シリコン層３０から第２の酸化アルミニウム層３２中に拡散する。酸化シリコン層３０中のアルミニウムと第２の酸化アルミニウム層３２中のシリコンとが相互作用し、固定ダイポールを形成する。形成される固定ダイポールは、図９に示すように、第２の酸化アルミニウム層３２側が正、酸化シリコン層３０側が負となる。
以下、説明を簡便にするために、第１の酸化アルミニウム層２８と酸化シリコン層３０との間に形成される固定ダイポールを第１の固定ダイポールと称し、酸化シリコン層３０と第２の酸化アルミニウム層３２との間に形成される固定ダイポールを第２の固定ダイポールと称する。
本実施形態のＨＥＭＴでは、酸化シリコン層３０と第２の酸化アルミニウム層３２との間に、第２の固定ダイポールが形成されることにより、酸化シリコン層３０の伝導帯下端とソースフィールドプレート２６のフェルミレベル（図９中の“ＥＦ”）とのエネルギー差（図９中の“Ｅｙ”）は、第２の固定ダイポールが無い場合（図９中の“Ｅｘ”）と比較して大きくなる。このため、ソースフィールドプレート２６からバリア層１６に向かう電子に対する障壁は高くなる。したがって、第２の固定ダイポールが無い場合と比較して、ＨＥＭＴの電流コラプスを抑制することが可能となる。
なお、バリア層１６とソースフィールドプレート２６との間の電子に対する障壁は、双方向で高くなる。したがって、バリア層１６とソースフィールドプレート２６との間のリーク電流も抑制される。
また、ゲート電極２４から酸化シリコン層３０を介してバリア層１６に向かう電子に対する障壁も高くなるため、ゲート電極２４からの電子注入に起因する電流コラプスも抑制できる。
図１０は、本実施形態の半導体装置の作用及び効果の説明図である。第１の酸化アルミニウム層２８（図１０“ＡｌＯ１に対応”）、酸化シリコン層３０（図１０中の“ＳｉＯ２”に対応）、第２の酸化アルミニウム層３２（図１０中の“ＡｌＯ２”に対応）中のシリコン及びアルミニウムの分布を示す模式図である。実線がシリコンの濃度分布、点線がアルミニウムの濃度分布を示す。
上述のように、一定量のアルミニウムが第１の酸化アルミニウム層２８及び第２の酸化アルミニウム層３２から酸化シリコン層３０中に拡散する。また、一定量のシリコンが酸化シリコン層３０から第１の酸化アルミニウム層２８及び第２の酸化アルミニウム層３２中に拡散する。なお、第１の酸化アルミニウム層２８と酸化シリコン層３０との境界、及び、酸化シリコン層３０と第２の酸化アルミニウム層３２との境界は、シリコンの濃度分布とアルミニウムの濃度分布の交わる位置と定義する。
図１０に示すように、酸化シリコン層３０の中の第２の酸化アルミニウム層３２の側のアルミニウムの量（図１０中の“Ａｌ２”）が酸化シリコン層３０の中の第１の酸化アルミニウム層２８の側のアルミニウムの量（図１０中の“Ａｌ１”）よりも多いことが好ましい。また、第２の酸化アルミニウム層３２（図１０中の“Ｓｉ２”）のシリコンの量が、第１の酸化アルミニウム層２８中のシリコンの量（図１０中の“Ｓｉ１”）よりも多いことが好ましい。
上記構成により、第２の固定ダイポールの大きさが、第１の固定ダイポールの大きさよりも大きくなる。したがって、ソースフィールドプレート２６及びゲート電極２４からバリア層１６に向かう電子に対する障壁が更に大きくなる。よって、更に電流コラプスが抑制できる。
第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２を形成する際の膜厚の調整、熱処理工程の調整により、図１０に示すようなシリコン及びアルミニウムの濃度分布を形成することが可能である。
例えば、第２の酸化アルミニウム層３２の厚さが、第１の酸化アルミニウム層２８の厚さよりも厚いことが好ましい。第２の酸化アルミニウム層３２の厚さを厚くすることで、酸化シリコン層３０の中の第２の酸化アルミニウム層３２の側のアルミニウムの量（図１０中の“Ａｌ２”）を酸化シリコン層３０の中の第１の酸化アルミニウム層２８の側のアルミニウムの量（図１０中の“Ａｌ１”）よりも多くすることができる。したがって、第２の固定ダイポールの大きさを、第１の固定ダイポールの大きさよりも大きくすることができる。よって、更に電流コラプスが抑制できる。
図１０に示すように、酸化シリコン層３０の中にアルミニウム濃度が１×１０１６ｃｍ−３以下の領域が存在することが好ましい。酸化シリコン層３０の中のアルミニウムの濃度が高すぎると、アルミニウムがトラップ準位を形成し、ＨＥＭＴの信頼性が低下するおそれがある。
以上、本実施形態のＨＥＭＴによれば、電流コラプスを抑制することが可能となる。
（第２の実施形態）
本実施形態の半導体装置は、第１の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、第２の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
本実施形態のＨＥＭＴは、図１１に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２９、酸化シリコン層３０、第２の酸化アルミニウム層３３、保護膜３４を備える。
第１の酸化アルミニウム層２９は、ゲート電極２４とドレイン電極２０との間に設けられる。第１の酸化アルミニウム層２９は、ソース電極１８とゲート電極２４との間に設けられる。第１の酸化アルミニウム層２９は、バリア層１６とソースフィールドプレート２６との間に設けられる。第１の酸化アルミニウム層２９は、バリア層１６の上に、バリア層１６に接して設けられる。
第１の酸化アルミニウム層２９は、酸化アルミニウムを主成分とする。第１の酸化アルミニウム層２９は、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含む。第１の酸化アルミニウム層２９の中の第１の元素の濃度は、例えば、アルミニウムの濃度の１０％以上３０％以下である。
第１の酸化アルミニウム層２９は、例えば、非晶質である。第１の酸化アルミニウム層２９の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
酸化シリコン層３０は、ゲート電極２４とドレイン電極２０との間に設けられる。酸化シリコン層３０は、ソース電極１８とゲート電極２４との間に設けられる。酸化シリコン層３０は、第１の酸化アルミニウム層２８とソースフィールドプレート２６との間に設けられる。酸化シリコン層３０は、第１の酸化アルミニウム層２９の上に、第１の酸化アルミニウム層２９に接して設けられる。
酸化シリコン層３０は、酸化シリコンを主成分とする。酸化シリコン層３０は、酸化シリコン以外の成分を含んでいても構わない。酸化シリコン層３０は、例えば、非晶質である。酸化シリコン層３０の膜厚は、例えば、１０ｎｍ以上３０ｎｍ以下である。
第２の酸化アルミニウム層３３は、ゲート電極２４とドレイン電極２０との間に設けられる。第２の酸化アルミニウム層３３は、ソース電極１８とゲート電極２４との間に設けられる。第２の酸化アルミニウム層３３は、酸化シリコン層３０とソースフィールドプレート２６との間に設けられる。第２の酸化アルミニウム層３３は、酸化シリコン層３０の上に、酸化シリコン層３０に接して設けられる。
第２の酸化アルミニウム層３３は、酸化アルミニウムを主成分とする。第２の酸化アルミニウム層３３は、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む。第２の酸化アルミニウム層３３の中の第２の元素の濃度は、例えば、アルミニウムの濃度の１０％以上３０％以下である。第２の酸化アルミニウム層３３に含まれる第２の元素は、第１の酸化アルミニウム層２９に含まれる第１の元素と同じであっても、異なっていても構わない。
第２の酸化アルミニウム層３３は、例えば、非晶質である。第２の酸化アルミニウム層３２の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
なお、各層中の元素の種類及び濃度は、例えば、ＳＩＭＳにより測定することが可能である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。図１２〜図１６は、本実施形態の製造途中の半導体装置の模式断面図である。以下、第１の元素及び第２の元素がいずれも窒素である場合を例に説明する。
まず、基板１０、例えば、シリコン基板を準備する。次に、例えば、シリコン基板上にエピタキシャル成長により、バッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４、バリア層１６を成長させる。
次に、バリア層１６上に窒化アルミニウム膜２９ａと酸化アルミニウム膜２９ｂを形成する（図１２）。窒化アルミニウム膜２９ａと酸化アルミニウム膜２９ｂは、例えば、ＡＬＤ法により形成する。窒化アルミニウム膜２９ａの膜厚は、例えば、１ｎｍである。酸化アルミニウム膜２９ｂの膜厚は、例えば、１ｎｍである。
次に、非酸化性雰囲気で第１の熱処理を行う。例えば、窒素雰囲気で第１の熱処理を行う。第１の熱処理の温度は、例えば、７００℃以上１１００℃以下である。第１の熱処理により、窒素を含む第１の酸化アルミニウム層２９が形成される（図１３）。また、第１の熱処理により、第１の酸化アルミニウム層２９のデンシファイが行われる。
次に、第１の酸化アルミニウム層２９上に酸化シリコン層３０を形成する（図１４）。酸化シリコン層３０は、例えば、ＡＬＤ法により形成する。酸化シリコン層３０の膜厚は、例えば、１５ｎｍである。
次に、酸化シリコン層３０上に、窒化アルミニウム膜３３ａと酸化アルミニウム膜３３ｂを形成する（図１５）。窒化アルミニウム膜３３ａと酸化アルミニウム膜３３ｂは、例えば、ＡＬＤ法により形成する。窒化アルミニウム膜３３ａの膜厚は、例えば、１ｎｍである。酸化アルミニウム膜３３ｂの膜厚は、例えば、１ｎｍである。
次に、非酸化性雰囲気で第２の熱処理を行う。第２の熱処理の温度は、例えば、７００℃以上１１００℃以下である。第２の熱処理により、窒素を含む第２の酸化アルミニウム層３３が形成される（図１６）。また、第２の熱処理により、酸化シリコン層３０及び第２の酸化アルミニウム層３３のデンシファイが行われる。
その後、第１の実施形態の製造方法と同様の方法により、ｐ型層２２、ソース電極１８、ドレイン電極２０、ゲート電極２４、保護膜３４及びソースフィールドプレート２６を形成する。
以上の製造方法により、図１１に示すＨＥＭＴが製造される。
次に、本実施形態の半導体装置の作用及び効果について説明する。
第１の酸化アルミニウム層２９が熱処理により結晶化すると、電荷がトラップされやすく、電流コラプスが生じやすくなる。例えば、酸化アルミニウムは８００℃以上の熱処理により結晶化が促進される。第２の酸化アルミニウム層３３が結晶化した場合も、同様の問題が生ずる。
本実施形態のＨＥＭＴでは、第１の酸化アルミニウム層２９に第１の元素を不純物として添加することにより、第１の酸化アルミニウム層２９の結晶化を抑制することが可能となる。また、第２の酸化アルミニウム層３３に第２の元素を不純物として添加することにより、第２の酸化アルミニウム層３３の結晶化の抑制することが可能となる。よって、第１の実施形態よりも更に電流コラプスを抑制することが可能となる。
酸化アルミニウム中の酸素欠陥により、酸化アルミニウムの結晶化が促進されると考えられる。酸化アルミニウム中に不純物を添加することで、酸素欠陥の発生が抑制される、或いは、酸素欠陥の拡散が抑制されることで、酸化アルミニウムの結晶化が抑制できると考えられる。
第１の酸化アルミニウム層２９の中の第１の元素の濃度が、アルミニウムの濃度の１０％以上であることが、結晶化を抑制する観点から好ましい。第１の酸化アルミニウム層２９の中の第１の元素の濃度は、アルミニウムの濃度の１５％以上となる場合に更に効果が高いため、１５％以上であることが更に好ましい。アルミニウムの濃度の３０％を超えると、ΔＥｃやΔＥｖに影響が大きく出てくるため、３０％を超えないことが好ましい。ΔＥｃやΔＥｖを低下させない観点からは、アルミニウムの濃度の２５％以下が好ましく、２０％以下がより好ましい。なお、ΔＥｃはバリア層１６と第１の酸化アルミニウム層２９との伝導帯下端のエネルギー差、ΔＥｖはバリア層１６と第１の酸化アルミニウム層２９との価電子帯上端のエネルギー差である。
また、第２の酸化アルミニウム層３３の中の第２の元素の濃度が、アルミニウムの濃度の１０％以上であることが、結晶化を抑制する観点から好ましい。第２の酸化アルミニウム層３３の中の第２の元素の濃度は、アルミニウムの濃度の１５％以上となる場合に更に効果が高いため、１５％以上であることが更に好ましい。アルミニウムの濃度の３０％を超えると、ΔＥｃやΔＥｖに影響が大きく出てくるため、３０％を超えないことが好ましい。ΔＥｃやΔＥｖを低下させない観点からは、アルミニウムの濃度の２５％以下が好ましく、２０％以下がより好ましい。なお、ΔＥｃはバリア層１６と第２の酸化アルミニウム層３３との伝導帯下端のエネルギー差、ΔＥｖはバリア層１６と第２の酸化アルミニウム層３３との価電子帯上端のエネルギー差である。
図１７は、本実施形態の半導体装置の作用及び効果の説明図である。本実施形態のＨＥＭＴのエネルギーバンド図を示している。すなわち、バリア層１６（図１７中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２９（図１７中の“ＡｌＯＮ１”に対応）、酸化シリコン層３０（図１７中の“ＳｉＯ２”に対応）、第２の酸化アルミニウム層３３（図１７中の“ＡｌＯＮ２”に対応）、ソースフィールドプレート２６（図１７中の“ＦＰ”に対応）のエネルギーバンド図を示している。図１７では、保護膜３４は省略している。また、ソースフィールドプレート２６が金属である場合を仮定している。
以下、説明を簡便にするために、第１の酸化アルミニウム層２９と酸化シリコン層３０との間に形成される固定ダイポールを第１の固定ダイポールと称し、酸化シリコン層３０と第２の酸化アルミニウム層３３との間に形成される固定ダイポールを第２の固定ダイポールと称する。
第１の実施形態のＨＥＭＴと同様に、第２の固定ダイポールが形成されることにより、酸化シリコン層３０の伝導帯下端とソースフィールドプレート２６のフェルミレベル（図１７中の“ＥＦ”）とのエネルギー差（図１７中の“Ｅｙ”）は、第２の固定ダイポールが無い場合（図１７中の“Ｅｘ”）と比較して大きくなる。このため、ソースフィールドプレート２６からバリア層１６に向かう電子に対する障壁は高くなる。したがって、第２の固定ダイポールが無い場合と比較して、ＨＥＭＴの電流コラプスを抑制することが可能となる。
なお、バリア層１６とソースフィールドプレート２６との間の電子に対する障壁は、双方向で高くなる。したがって、バリア層１６とソースフィールドプレート２６との間のリーク電流も抑制される。
また、ゲート電極２４から酸化シリコン層３０介してバリア層１６に向かう電子に対する障壁も高くなるため、ゲート電極２４からの電子注入に起因する電流コラプスも抑制できる。
第１の実施形態同様、電流コラプスを更に抑制する観点から、酸化シリコン層３０の中の第２の酸化アルミニウム層３３の側のアルミニウムの量が酸化シリコン層３０の中の第１の酸化アルミニウム層２９の側のアルミニウムの量よりも多いことが好ましい。また、第２の酸化アルミニウム層３３のシリコンの量が、第１の酸化アルミニウム層２９中のシリコンの量よりも多いことが好ましい。
また、第１の実施形態同様、電流コラプスを更に抑制する観点から、第２の酸化アルミニウム層３３の厚さが、第１の酸化アルミニウム層２９の厚さよりも厚いことが好ましい。
２価の元素及び５価の元素は、酸化アルミニウム中でのアルミニウムの拡散を促進する。したがって、第２の固定ダイポールの大きさを大きくする観点から、第２の元素として、２価の元素であるマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、５価の元素である窒素（Ｎ）を適用することが好ましい。５価の元素及び２価の元素は酸化アルミニウム中で、酸素欠損を形成することで酸素と３価の元素であるアルミニウムの結合を弱め、アルミニウムの拡散を促進すると考えられる。
５価の元素である窒素（Ｎ）を第２の元素として含むことで、酸化アルミニウム中に酸素欠損（Ｖｏ）が発生するメカニズムは以下の通りである。酸化アルミニウム中の６価（最外殻電子数が６個）の酸素と５価の（最外殻電子数が５個）窒素が置換すると、電子の数が１個足りなくなる。酸素欠損が発生すると、酸素がアルミニウム等の他の原子と結んでいたボンドが切れ２個の電子が余ることになる。このため、２個の窒素と１個の酸素欠損から成る構造（ＮＶｏＮ構造）を形成することで電子の数の辻褄が合い、系のエネルギーが安定となる。
ＨＥＭＴの製造を容易にする観点から、第１の元素と第２の元素は同一の元素を適用することが望ましい。第１の元素及び第２の元素に同一の２価の元素又は５価の元素を適用する場合、第２の固定ダイポールの大きさを第１の固定ダイポールの大きさよりも大きくする観点から、第２の酸化アルミニウム層３３の第２の元素の濃度が、第１の酸化アルミニウム層２９の第１の元素の濃度よりも高いことが好ましい。
例えば、第１の元素及び第２の元素が窒素であり場合、第２の酸化アルミニウム層３３の窒素濃度が、第１の酸化アルミニウム層２９の窒素濃度よりも高いことが好ましい。第２の酸化アルミニウム層３３の窒素濃度が高いことにより、アルミニウムの拡散が促進され、酸化シリコン層３０の中の第２の酸化アルミニウム層３３の側のアルミニウムの量が酸化シリコン層３０の中の第１の酸化アルミニウム層２９の側のアルミニウムの量よりも多くなる。したがって、第２の固定ダイポールの大きさが第１の固定ダイポールの大きさよりも大きくなる。
アルミニウムの拡散を抑制し、第１の酸化アルミニウム層２９の側の第１の固定ダイポールを小さくする観点から、第１の元素として、３価の元素であるボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を適用することが好ましい。３価の元素は酸化アルミニウム中で、酸素欠損を形成しないためアルミニウムの拡散を抑制すると考えられる。
一方、３価の元素はその元素自身がシリコンとの間で固定ダイポールを形成する。したがって、固定ダイポールの大きさの調整には、３価の元素の量や熱処理の温度、時間の適正化が必要となる。
酸化シリコン層３０の第１の元素の濃度が第１の酸化アルミニウム層２９の第１の元素の濃度よりも低く、酸化シリコン層３０の第２の元素の濃度が第２の酸化アルミニウム層３３の少なくとも一つの第２の元素の濃度よりも低いことが好ましい。酸化シリコン層３０の中の、第１の元素、又は、第２の元素がトラップ準位を形成し、ＨＥＭＴの特性変動が生ずるおそれがあるからである。
本実施形態の製造方法では、第１の酸化アルミニウム層２９の形成及びデンシファイのための第１の熱処理を、酸化シリコン層３０及び第２の酸化アルミニウム層３３の形成前に行う。したがって、第１の酸化アルミニウム層２９からの酸化シリコン層３０へのアルミニウムの拡散が抑制される。また、酸化シリコン層３０から第１の酸化アルミニウム層２９へのシリコンの拡散も抑制される。
一方、酸化シリコン層３０と第２の酸化アルミニウム層３３を積層した状態で第２の熱処理を行うため、第２の酸化アルミニウム層３３から酸化シリコン層３０へのアルミニウムの拡散が促進される。また、酸化シリコン層３０から第２の酸化アルミニウム層３３へのシリコンの拡散も促進される。
したがって、第１の固定ダイポールの大きさよりも第２の固定ダイポールの大きさを大きくすることができる。
第１の酸化アルミニウム層２９が、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、同時に、第１の酸化アルミニウム層２９が、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）の群の少なくとも一つの第３の元素を含むことが好ましい。さらに、第１の酸化アルミニウム層２９中の任意の位置（第１の位置）での第１の元素の濃度が、第１の位置での第３の元素の濃度の８０％以上１２０％以下であることが好ましい。
また、第２の酸化アルミニウム層３３が、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含み、同時に、第２の酸化アルミニウム層３３が、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）の群の少なくとも一つの第４の元素を含むことが好ましい。さらに、第２の酸化アルミニウム層３３中の任意の位置（第２の位置）での第２の元素の濃度が、任意の位置（第２の位置）での第４の元素の濃度の８０％以上１２０％以下であることが好ましい。
酸化アルミニウム層に、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）などのＩＩ価金属、又は、窒素（Ｎ）を導入した場合、同時、もしくは後からフッ素（Ｆ）、水素（Ｈ）、重水素（Ｄ）の少なくとも一つを膜中に導入すると、バンドギャップの大きな絶縁特性の向上した絶縁膜が得られる。特に、フッ素（Ｆ）を使ったＡｌＯＮＦ膜、ＢａＡｌＯＦ膜などは、バンドギャップがフッ素を含まない酸化アルミニウム層よりも大きなものとなる。これは、フッ素の電気陰性度が酸素よりも大きいため、より強固なボンドを形成するためである。
酸化アルミニウム層に、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）などのＩＩ価金属、又は、窒素（Ｎ）を添加した場合、酸素欠陥ができ、酸素欠陥が拡散しない状態となる。酸素欠陥が存在するため、ΔＥｃやΔＥｖが低下すると考えられる。そのため、絶縁膜の絶縁特性は低下する傾向となる。
ここで、フッ素、水素、重水素、の少なくとも一つを導入すると、酸素欠陥を埋めることができ、窒素量＋ＩＩ価金属量の合計量とフッ素＋水素＋重水素の合計量とが、実質的に一致するようにすることが可能である。例えば、ＡｌＯＮ膜を長時間低温プラズマフッ素処理、長時間低温プラズマ水素（又は重水素）処理することで可能となる。ＡｌＯＮ膜の膜厚は１０ｎｍ以下が好ましく、５ｎｍ以下が更に好ましい。プラズマ処理時にフッ素や水素（又は重水素）が活性な状態で届く距離が限られるためであり、５ｎｍ程度であれば効率良く酸素欠陥を埋めることができるからである。
酸素欠陥がフッ素、水素、重水素により埋められたことにより、ΔＥｃ、ΔＥｖが向上する。酸素欠陥が殆どなくなるので、更に高温まで結晶化が起こらない。したがって、高温アニールをすることでより緻密な膜へと変換させ、絶縁特性に優れた膜を形成することができる。特に、Ｆを用いた場合には、ΔＥｃ，ΔＥｖがフッ素を含まない酸化アルミニウム層よりも向上するため、絶縁特性に特に優れた絶縁膜となる。
以上、本実施形態のＨＥＭＴによれば、第１の実施形態より、更に電流コラプスを抑制することが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、第１の酸化アルミニウム層、酸化シリコン層、及び、第２の酸化アルミニウム層が、第１の窒化物半導体層とゲート電極との間に設けられた点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
図１８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
本実施形態のＨＥＭＴは、図１８に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２、保護膜３４を備える。
第１の酸化アルミニウム層２８、酸化シリコン層３０、及び、第２の酸化アルミニウム層３２は、バリア層１６とゲート電極２４との間に設けられる。第１の酸化アルミニウム層２８、酸化シリコン層３０、及び、第２の酸化アルミニウム層３２は、バリア層１６とｐ型層２２との間に設けられる。
ｐ型層２２は、ＨＥＭＴの閾値電圧を高くする機能を備える。ｐ型層２２は、例えば、多結晶のｐ型のＧａＮである。
次に、本実施形態の半導体装置の作用及び効果について説明する。
本実施形態のＨＥＭＴは、第１の実施形態同様、高いドレイン電圧を印加した際に、オン抵抗が増大する電流コラプスを抑制することが可能となる。さらに、ガリウムの拡散バリアとなる第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制すること、更には閾値電圧を反転上昇させることが可能となる。以下、詳述する。
図１９は、本実施形態の半導体装置の作用及び効果の説明図である。図１９は、第１の酸化アルミニウム層２８、第２の酸化アルミニウム層３２が無い場合のエネルギーバンド図を示している。すなわち、バリア層１６（図１９中の“ＡｌＧａＮ”に対応）、酸化シリコン層３０（図１９中の“ＳｉＯ２”に対応）、ゲート電極２４（図１９中の“ＧＡＴＥ”に対応）のエネルギーバンド図を示している。図１９では、ｐ型層２２は省略している。また、ゲート電極２４が金属である場合を仮定している。
図２０は、本実施形態の半導体装置の作用及び効果の説明図である。図２０は、第１の酸化アルミニウム層２８を備えた場合のエネルギーバンド図を示している。すなわち、バリア層１６（図２０中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２８（図２０中の“ＡｌＯ”に対応）、酸化シリコン層３０（図２０中の“ＳｉＯ２”に対応）、ゲート電極２４（図２０中の“ＧＡＴＥ”に対応）のエネルギーバンド図を示している。図２０では、ｐ型層２２は省略している。また、ゲート電極２４が金属である場合を仮定している。
第１の実施形態の場合と同様、第１の酸化アルミニウム層２８を備えることにより、酸化シリコン層３０のバリア層１６側に第１の固定ダイポールが形成される。このため、ゲート電極２４のフェルミレベル（図１９、図２０中の“ＥＦ”）が、第１の酸化アルミニウム層２８が無い場合と比較してΔＥ１だけシフトし、ゲート電極２４の実効仕事関数が低下する。したがって、第１の酸化アルミニウム層２８が無い場合と比較して、ＨＥＭＴの閾値電圧が低下する。なお、ΔＥ１は第１の固定ダイポールの大きさに依存する。
図２１は、本実施形態の半導体装置の作用及び効果の説明図である。図２１は、第２の酸化アルミニウム層３２が存在する本実施形態のＨＥＭＴの場合のエネルギーバンド図を示している。すなわち、バリア層１６（図２１中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２８（図２１中の“ＡｌＯ１”に対応）、酸化シリコン層３０（図２１中の“ＳｉＯ２”に対応）、第２の酸化アルミニウム層３２（図２１中の“ＡｌＯ２”に対応）、ゲート電極２４（図２１中の“ＧＡＴＥ”に対応）のエネルギーバンド図を示している。図２１では、ｐ型層２２は省略している。また、ゲート電極２４が金属である場合を仮定している。
第１の実施形態の場合と同様、第２の酸化アルミニウム層３２を備えることにより、酸化シリコン層３０のゲート電極２４側に、バリア層１６側の第１の固定ダイポールとは正負の向きが逆の第２の固定ダイポールが形成される。このため、ゲート電極２４のフェルミレベル（図２１中の“ＥＦ”）が、第２の酸化アルミニウム層３２が無い場合と比較して−ΔＥ２だけシフトし、ゲート電極２４の実効仕事関数が上昇する。したがって、第２の酸化アルミニウム層３２が無い場合と比較して、ＨＥＭＴの閾値電圧が上昇する。よって、第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制すること、更には閾値電圧を反転上昇させることが可能となる。なお、ΔＥ２は第２の固定ダイポールの大きさに依存する。
酸化シリコン層３０の中の第２の酸化アルミニウム層３２の側のアルミニウムの量が酸化シリコン層３０の中の第１の酸化アルミニウム層２８の側のアルミニウムの量よりも多いことが好ましい。また、第２の酸化アルミニウム層３２の中のシリコンの量が、第１の酸化アルミニウム層２８の中のシリコンの量よりも多いことが好ましい。
上記構成により、第２の固定ダイポールの大きさが、第１の固定ダイポールの大きさよりも大きくなる。したがって、ＨＥＭＴの閾値電圧の上昇が大きくなり、第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を上昇に転じさせることが可能となる。
また、第２の酸化アルミニウム層３２の厚さが、第１の酸化アルミニウム層２８の厚さよりも厚いことが好ましい。第２の酸化アルミニウム層３２の厚さを厚くすることで、酸化シリコン層３０の中の第２の酸化アルミニウム層３２の側のアルミニウムの量を酸化シリコン層３０の中の第１の酸化アルミニウム層２８の側のアルミニウムの量よりも多くすることができる。したがって、第２の固定ダイポールの大きさを、第１の固定ダイポールの大きさよりも大きくすることができる。よって、第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を上昇に転じさせることが可能となる。
また、酸化シリコン層３０の中にアルミニウム濃度が１×１０１６ｃｍ−３以下の領域が存在することが好ましい。酸化シリコン層３０の中のアルミニウムの濃度が高すぎると、ＨＥＭＴの信頼性が低下するおそれがある。
また、本実施形態のＨＥＭＴでは、第１の酸化アルミニウム層２８及び第２の酸化アルミニウム層３２の価電子帯上端のエネルギーが、酸化シリコン層３０の価電子帯上端のエネルギーよりも大きくなる。したがって、ゲート電極２４からバリア層１６に向かう正孔に対する障壁も大きくなる。よって、ＨＥＭＴのオン動作時にバリア層１６に正孔が注入され、ＨＥＭＴがバイポーラ動作をすることを抑制できる。
以上、本実施形態のＨＥＭＴによれば、第１の実施形態同様、電流コラプスを抑制することが可能となる。さらに、第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制し、ノーマリー・オフ動作の実現が容易になる。また、ゲート電極２４とバリア層１６との間のゲートリーク電流が低減される。
（第４の実施形態）
本実施形態の半導体装置は、第１の酸化アルミニウム層、酸化シリコン層、及び、第２の酸化アルミニウム層が、第１の窒化物半導体層とゲート電極との間に設けられた点以外は、第２の実施形態と同様である。また、第１の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、第２の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む点で、第３の実施形態と異なっている。以下、第２の実施形態及び第３の実施形態と重複する内容については、記述を省略する。
図２２は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
本実施形態のＨＥＭＴは、図２２に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２９、酸化シリコン層３０、第２の酸化アルミニウム層３３、保護膜３４を備える。
第１の酸化アルミニウム層２９、酸化シリコン層３０、及び、第２の酸化アルミニウム層３３は、バリア層１６とゲート電極２４との間に設けられる。第１の酸化アルミニウム層２９、酸化シリコン層３０、及び、第２の酸化アルミニウム層３３は、バリア層１６とｐ型層２２との間に設けられる。
ｐ型層２２は、ＨＥＭＴの閾値電圧を高くする機能を備える。ｐ型層２２は、例えば、多結晶のｐ型のＧａＮである。
次に、本実施形態の半導体装置の作用及び効果について説明する。
本実施形態のＨＥＭＴは、第２の実施形態同様、高いドレイン電圧を印加した際に、オン抵抗が増大する電流コラプスを抑制することが可能となる。さらに、第３の実施形態同様、ガリウムの拡散バリアとなる第１の酸化アルミニウム層２９を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制すること、更には反転上昇させることが可能となる。
本実施形態のＨＥＭＴでは、第１の酸化アルミニウム層２９に第１の元素を不純物として添加することにより、第１の酸化アルミニウム層２９の結晶化を抑制することが可能となる。また、第２の酸化アルミニウム層３３に第２の元素を不純物として添加することにより、第２の酸化アルミニウム層３３の結晶化の抑制することが可能となる。よって、第３の実施形態よりも更に電流コラプスを抑制することが可能となる。
図２３は、本実施形態の半導体装置の作用及び効果の説明図である。図２３は、本実施形態のＨＥＭＴの場合のエネルギーバンド図を示している。すなわち、バリア層１６（図２３中の“ＡｌＧａＮ”に対応）、第１の酸化アルミニウム層２９（図２３中の“ＡｌＯＮ１”に対応）、酸化シリコン層３０（図２３中の“ＳｉＯ２”に対応）、第２の酸化アルミニウム層３３（図２３中の“ＡｌＯＮ２”に対応）、ゲート電極２４（図２３中の“ＧＡＴＥ”に対応）のエネルギーバンド図を示している。図２３では、ｐ型層２２は省略している。また、ゲート電極２４が金属である場合を仮定している。
第１の酸化アルミニウム層２９と酸化シリコン層３０との間に第１の固定ダイポール、酸化シリコン層３０と第２の酸化アルミニウム層３３との間に第２の固定ダイポールが形成される。第２の固定ダイポールを備えることにより、ゲート電極２４のフェルミレベル（図２３中の“ＥＦ”）が、第２の酸化アルミニウム層３３が無い場合と比較して−ΔＥ２だけシフトし、ゲート電極２４の実効仕事関数が上昇する。したがって、第２の酸化アルミニウム層３３が無い場合と比較して、ＨＥＭＴの閾値電圧が上昇する。よって、第１の酸化アルミニウム層２９を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制すること、更には反転上昇させることが可能となる。
２価の元素及び５価の元素は、酸化アルミニウム中でのアルミニウムの拡散を促進する。したがって、第２の固定ダイポールの大きさを大きくする観点から、第２の元素として、２価の元素であるマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、５価の元素である窒素（Ｎ）を適用することが好ましい。５価の元素及び２価の元素は酸化アルミニウム中で、酸素欠損を形成することで酸素と３価の元素であるアルミニウムの結合を弱め、アルミニウムの拡散を促進すると考えられる。
ＨＥＭＴの製造を容易にする観点から、第１の元素と第２の元素は同一の元素を適用することが望ましい。第１の元素及び第２の元素に同一の２価の元素又は５価の元素を適用する場合、第２の固定ダイポールの大きさを第１の固定ダイポールの大きさよりも大きくする観点から、第２の酸化アルミニウム層３３の第２の元素の濃度が、第１の酸化アルミニウム層２９の第１の元素の濃度よりも高いことが好ましい。
例えば、第１の元素及び第２の元素が窒素であり場合、第２の酸化アルミニウム層３３の窒素濃度が、第１の酸化アルミニウム層２９の窒素濃度よりも高いことが好ましい。第２の酸化アルミニウム層３３の窒素濃度が高いことにより、アルミニウムの拡散が促進され、酸化シリコン層３０の中の第２の酸化アルミニウム層３３の側のアルミニウムの量が酸化シリコン層３０の中の第１の酸化アルミニウム層２９の側のアルミニウムの量よりも多くなる。したがって、第２の固定ダイポールの大きさが第１の固定ダイポールの大きさよりも大きくなる。よって、ＨＥＭＴの閾値電圧が更に上昇する。
アルミニウムの拡散を抑制し、第１の酸化アルミニウム層２９の側の第１の固定ダイポールを小さくする観点から、第１の元素として、３価の元素であるボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を適用することが好ましい。３価の元素は酸化アルミニウム中で、酸素欠損を形成しないためアルミニウムの拡散を抑制すると考えられる。
一方、３価の元素はその元素自身がシリコンとの間で固定ダイポールを形成する。したがって、固定ダイポールの大きさの調整には、３価の元素の量や熱処理の温度、時間の適正化が必要となる。
以上、本実施形態のＨＥＭＴによれば、第３の実施形態より、更に電流コラプスを抑制することが可能となる。さらに、第１の酸化アルミニウム層２８を設けることに伴うＨＥＭＴの閾値電圧の低下を抑制し、ノーマリー・オフ動作の実現が容易になる。
（第５の実施形態）
本実施形態の半導体装置は、第２の酸化アルミニウム層とゲート電極との間に、窒化アルミニウム層を更に備える点以外は、第４の実施形態と同様である。以下、第４の実施形態と重複する内容については、記述を省略する。
図２４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
本実施形態のＨＥＭＴは、図２４に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２、保護膜３４、窒化アルミニウム層５０を備える。
窒化アルミニウム層５０は、第２の酸化アルミニウム層３３とゲート電極２４との間に設けられる。窒化アルミニウム層５０は、第２の酸化アルミニウム層３３とｐ型層２２との間に設けられる。
窒化アルミニウム層５０の膜厚は、例えば、１ｎｍ以上５ｎｍ以下である。
本実施形態のＨＥＭＴは、窒化アルミニウム層５０を備えることで、ｐ型層２２やゲート電極２４の酸化を防止することが可能となる。したがって、ｐ型層２２やゲート電極２４の酸化によるＨＥＭＴの特性変動を抑制することが可能となる。
なお、第２の酸化アルミニウム層３２に含まれる第２の元素を窒素とし、第２の酸化アルミニウム層３３のゲート電極２４の側の端部の窒素濃度が、第２の酸化アルミニウム層３３の中央部の窒素濃度よりも高くすることでも、同様の効果を得ることが可能である。
以上、本実施形態のＨＥＭＴによれば、第４の実施形態同様、電流コラプスを抑制することが可能となる。さらに、ｐ型層２２やゲート電極２４の酸化によるＨＥＭＴの特性変動を抑制することが可能となる。
（第６の実施形態）
本実施形態の半導体装置は、ゲートフィールドプレートを更に備える点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
図２５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
本実施形態のＨＥＭＴは、図２５に示すように、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ソース電極１８（第１の電極）、ドレイン電極２０（第２の電極）、ｐ型層２２、ゲート電極２４、ソースフィールドプレート２６（導電層）、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２、保護膜３４、ゲートフィールドプレート５２（導電層）を備える。
ゲートフィールドプレート５２は、バリア層１６の上に設けられる。ドレイン電極２０とゲートフィールドプレート５２との間の水平方向の第１の距離（図２５中の“ｄ１”）は、ドレイン電極２０とゲート電極２４との間の水平方向の第２の距離（図２５中の“ｄ２”）よりも小さい。言い換えれば、ゲートフィールドプレート５２とのドレイン電極２０側の端部は、ゲート電極２４とドレイン電極２０との間に位置する。
ゲートフィールドプレート５２は、ゲート電極２４に物理的及び電気的に接続される。ゲートフィールドプレート５２は、高いドレイン電圧を印加した際の電界を緩和し、電流コラプスを抑制する機能を備える。
ゲートフィールドプレート５２は、例えば、金属電極であり、ゲートフィールドプレート５２は、例えば、窒化チタン（ＴｉＮ）である。
本実施形態のＨＥＭＴは、ソースフィールドプレート２６に加え、ゲートフィールドプレート５２を備えることで、高いドレイン電圧を印加した際の電界が更に緩和される。したがって、第１の実施形態より、更に電流コラプスを抑制することが可能となる。
（第７の実施形態）
本実施形態の半導体装置は、チャネル層１４及びバリア層１６に形成された溝（リセス）内にゲート電極が埋め込まれる、いわゆるゲート・リセス構造を備える点、及び、ｐ型層を備えない点で、第３の実施形態と異なっている。したがって、第３の実施形態と重複する内容については記述を省略する。
図２６は、本実施形態の半導体装置の模式断面図である。
本実施形態のＨＥＭＴは、図２６に示すように、ソース電極１８とドレイン電極２０の間のチャネル層１４及びバリア層１６に設けられた溝５４（リセス）の内面に、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２が形成される。溝５４の底部はチャネル層１４内に位置する。ゲート電極２４も溝５４内に設けられる。ゲート電極２４は、第２の酸化アルミニウム層３２に接する。
本実施形態の半導体装置によれば、第３の実施形態同様、電流コラプスの抑制と閾値電圧の上昇が実現できる。また、ゲート・リセス構造を備えることにより、更に閾値電圧が上昇し、ノーマリー・オフ動作の実現が容易になる。
（第８の実施形態）
本実施形態の半導体装置は、ｐ型層２２を備える点以外は第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については記述を省略する。
図２７は、本実施形態の半導体装置の模式断面図である。
本実施形態のＨＥＭＴは、図２７に示すように、ソース電極１８とドレイン電極２０の間のチャネル層１４及びバリア層１６に設けられた溝５４（リセス）の内面に、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２が形成される。溝５４の底部はチャネル層１４内に位置する。ゲート電極２４も溝５４内に設けられる。ゲート電極２４と、第２の酸化アルミニウム層３２との間にｐ型層２２が設けられる。
本実施形態の半導体装置によれば、第７の実施形態同様、電流コラプスの抑制と閾値電圧の上昇が実現できる。また、ｐ型層２２を備えることにより、更に閾値電圧が上昇し、ノーマリー・オフ動作の実現が容易になる。
（第９の実施形態）
本実施形態の半導体装置は、バリア層１６に形成された溝（リセス）内にｐ型層が埋め込まれる、いわゆるゲート・リセス構造を備える点で、第１の実施形態と異なっている。したがって、第１の実施形態と重複する内容については記述を省略する。
図２８は、本実施形態の半導体装置の模式断面図である。
本実施形態のＨＥＭＴは、図２８に示すように、ソース電極１８とドレイン電極２０の間のバリア層１６に設けられた溝５６（リセス）の内面に、ｐ型層２２が設けられる。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスの抑制が実現できる。また、ゲート・リセス構造を備えることにより、閾値電圧が上昇し、ノーマリー・オフ動作の実現が容易になる。
（第１０の実施形態）
本実施形態の半導体装置は、バリア層１６とｐ型層２２との間に、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２が設けられる以外は第９の実施形態と同様である。したがって、第９の実施形態と重複する内容については記述を省略する。
図２９は、本実施形態の半導体装置の模式断面図である。
本実施形態のＨＥＭＴは、図２９に示すように、ソース電極１８とドレイン電極２０の間のバリア層１６に設けられた溝５６（リセス）の内面に、ｐ型層２２が設けられる。バリア層１６とｐ型層２２との間に、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２が設けられる。
本実施形態の半導体装置によれば、第９の実施形態同様、電流コラプスの抑制が実現できる。また、ゲート・リセス構造を備えることにより、閾値電圧が上昇し、ノーマリー・オフ動作の実現が容易になる。また、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２を備えることにより、ゲート電極２４とバリア層１６との間のゲートリーク電流が低減される。
（第１１の実施形態）
本実施形態の半導体装置は、チャネル層に埋め込みｐ型層が設けられる点、及び、バリア層とゲート電極との間にｐ型層を備えない点で、第３の実施形態と異なっている。したがって、第３の実施形態と重複する内容については記述を省略する。
図３０は、本実施形態の半導体装置の模式断面図である。
本実施形態のＨＥＭＴは、図３０に示すように、チャネル層１４内に埋め込みｐ型層が設けられる。埋め込みｐ型層は、例えば、マグネシウム（Ｍｇ）をイオン注入することにより形成される。
本実施形態の半導体装置によれば、第３の実施形態同様、電流コラプスの抑制と閾値電圧の上昇が実現できる。また、埋め込みｐ型層を備えることにより、閾値電圧を上昇させることが可能となる。
（第１２の実施形態）
本実施形態の半導体装置は、縦型のＨＥＭＴである点で、第３の実施形態と異なっている。第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２については、第１の実施形態及び第３の実施形態と同様である。以下、第１の実施形態及び第３の実施形態と重複する内容については記述を省略する。
図３１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いた縦型のＨＥＭＴである。
本実施形態のＨＥＭＴは、図３１に示すように、基板１１０、チャネル層１１４、バリア層１１６、ソース領域１１７、ｐ型ブロッキング領域１１９、ｐ型コンタクト領域１２１、ソース電極１１８、ドレイン電極１２０、ｐ型層１２２、ゲート電極１２４、第１の酸化アルミニウム層２８、酸化シリコン層３０、第２の酸化アルミニウム層３２、保護膜１３４を備える。
基板１１０は、例えば、ｎ型のＧａＮである。チャネル層１１４は、例えば、基板１１０より低濃度のｎ型のＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。バリア層１１６は、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。ソース領域１１７は、例えば、ｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。ｐ型ブロッキング領域１１９は、例えば、ｐ型のＧａＮである。ｐ型コンタクト領域１２１は、例えば、ｐ型のＡｌＺＧａ１−ＺＮ（０≦Ｚ＜１）である。
本実施形態のＨＥＭＴは、ソース電極１１８からドレイン電極１２０に流れる電流のオン状態とオフ状態を、ゲート電極１２４に印加するゲート電圧により制御する。
ｐ型ブロッキング領域１１９は、オフ状態において２つのｐ型ブロッキング領域１１９の間を空乏化することにより、電流を遮断する機能を備える。ｐ型ブロッキング領域１１９は、例えば、エピタキシャル成長により形成したｐ型のＧａＮの一部をエッチングで除去することにより形成できる。
ｐ型コンタクト領域１２１は、ソース電極１１８とｐ型ブロッキング領域１１９とを電気的に導通させる機能を有する。ｐ型コンタクト領域１２１は、例えば、マグネシウム（Ｍｇ）と水素（Ｈ）をイオン注入することで形成できる。
例えば、図示しないソースフィールドプレートを、バリア層１１６、ソース領域１１７の上に設けても構わない。また、図示しないゲートフィールドプレートを、ソース領域１１７の上に設けても構わない。また、ソース領域１１７はゲート電極１２４にオーバーラップしても構わない。
本実施形態の半導体装置によれば、第３の実施形態同様、電流コラプスの抑制と閾値電圧の上昇が実現できる。また、縦型のＨＥＭＴであることで単位面積当たりのオン電流を増大させることが可能である。
（第１３の実施形態）
本実施形態の電源回路及びコンピュータは、第１乃至第１１の実施形態のＨＥＭＴを有する。
図３２は、本実施形態のコンピュータの模式図である。本実施形態のコンピュータは、例えば、サーバ２００である。
サーバ２００は筐体６０内に電源回路６２を有する。サーバ２００は、サーバソフトウェアを稼働させるコンピュータである。電源回路６２は、第１乃至第９の実施形態のＨＥＭＴ１００を有する。
電源回路６２は、電流コラプスが抑制されたＨＥＭＴ１００を有することにより、高い信頼性を備える。また、サーバ２００は、電源回路６２を有することにより、高い信頼性を備える。
本実施形態によれば、高い信頼性を備える電源回路及びコンピュータが実現できる。
実施形態では、ＧａＮ系半導体層の材料としてＧａＮやＡｌＧａＮを例に説明したが、例えば、インジウム（Ｉｎ）を含有するＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを適用することも可能である。また、ＧａＮ系半導体層の材料としてＡｌＮを適用することも可能である。
また、実施形態では、バリア層１６として、アンドープのＡｌＧａＮを例に説明したが、ｎ型のＡｌＧａＮを適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ チャネル層（第１の窒化物半導体層）
１６ バリア層（第２の窒化物半導体層）
１８ ソース電極（第１の電極）
２０ ドレイン電極（第２の電極）
２４ ゲート電極
２６ ソースフィールドプレート（導電層）
２８ 第１の酸化アルミニウム層
２９ 第１の酸化アルミニウム層
３０ 酸化シリコン層
３２ 第２の酸化アルミニウム層
３３ 第２の酸化アルミニウム層
５０ 窒化アルミニウム層
５２ ソースフィールドプレート（導電層）
６２ 電源回路
１００ ＨＥＭＴ（半導体装置）
２００ サーバ（コンピュータ）

Claims (18)

  1. ガリウム（Ｇａ）を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、
    前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、
    少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、
    少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、
    少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、
    を備え、
    前記第１の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、
    前記第２の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む、半導体装置。
  2. 前記少なくとも一つの第１の元素及び前記少なくとも一つの第２の元素が窒素であり、前記第２の酸化アルミニウム層の窒素濃度が、前記第１の酸化アルミニウム層の窒素濃度よりも高い請求項１記載の半導体装置。
  3. 前記第１の酸化アルミニウム層の中の前記少なくとも一つの第１の元素の濃度が、アルミニウムの濃度の１０％以上であり、
    前記第２の酸化アルミニウム層の中の前記少なくとも一つの第２の元素の濃度が、アルミニウムの濃度の１０％以上である請求項１又は請求項２記載の半導体装置。
  4. 前記酸化シリコン層の前記少なくとも一つの第１の元素の濃度が前記第１の酸化アルミニウム層の前記少なくとも一つの第１の元素の濃度よりも低く、
    前記酸化シリコン層の前記少なくとも一つの第２の元素の濃度が前記第２の酸化アルミニウム層の前記少なくとも一つの第２の元素の濃度よりも低い請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. ガリウム（Ｇａ）を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、
    前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、
    少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、
    少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、
    少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、
    を備え、
    前記第２の酸化アルミニウム層が、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含み、
    前記第２の酸化アルミニウム層が、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）の群の少なくとも一つの第４の元素を含む、半導体装置。
  6. 前記第２の酸化アルミニウム層中の第２の位置での前記少なくとも一つの第２の元素の濃度が、前記第２の位置での前記少なくとも一つの第４の元素の濃度の８０％以上１２０％以下である請求項５記載の半導体装置。
  7. 前記第１の酸化アルミニウム層、前記酸化シリコン層、及び、前記第２の酸化アルミニウム層が、前記第１の窒化物半導体層と前記ゲート電極との間に設けられた請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の酸化アルミニウム層と前記ゲート電極との間に、窒化アルミニウム層を更に備える請求項７記載の半導体装置。
  9. ガリウム（Ｇａ）を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、
    前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、
    少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、
    少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、
    少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、
    を備え、
    前記酸化シリコン層の中の前記第２の酸化アルミニウム層の側のアルミニウムの量が、前記酸化シリコン層の中の前記第１の酸化アルミニウム層の側のアルミニウムの量よりも多い、半導体装置。
  10. ガリウム（Ｇａ）を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、
    前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、
    少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、
    少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、
    少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、
    を備え、
    前記第２の酸化アルミニウム層のシリコンの量が、前記第１の酸化アルミニウム層中のシリコンの量よりも多い、半導体装置。
  11. ガリウム（Ｇａ）を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、ガリウム（Ｇａ）を含む第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の窒化物半導体層の上に、前記第１の電極と前記第２の電極との間に設けられたゲート電極と、
    前記第２の窒化物半導体層の上に設けられ、前記第２の電極との間の第１の距離が、前記第２の電極と前記ゲート電極との間の第２の距離よりも小さく、前記第１の電極又は前記ゲート電極に電気的に接続された導電層と、
    少なくとも一部が前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層と前記導電層との間に設けられた第１の酸化アルミニウム層と、
    少なくとも一部が前記第１の酸化アルミニウム層と前記導電層との間に設けられた酸化シリコン層と、
    少なくとも一部が前記酸化シリコン層と前記導電層との間に設けられた第２の酸化アルミニウム層と、
    を備え、
    前記第２の酸化アルミニウム層の厚さが、前記第１の酸化アルミニウム層の厚さよりも厚い、半導体装置。
  12. 前記酸化シリコン層の中にアルミニウム濃度が１×１０１６ｃｍ−３以下の領域が存在する請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備える電源回路。
  14. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備えるコンピュータ。
  15. ガリウム（Ｇａ）を含む窒化物半導体層上に、
    第１の酸化アルミニウム層を形成し、
    前記第１の酸化アルミニウム層の上に酸化シリコン層を形成し、
    前記酸化シリコン層の上に第２の酸化アルミニウム層を形成し、
    前記第２の酸化アルミニウム層の上に導電層を形成し、
    前記第１の酸化アルミニウム層の形成の後、前記酸化シリコン層の形成の前に、７００℃以上の熱処理を行う半導体装置の製造方法。
  16. ガリウム（Ｇａ）を含む窒化物半導体層上に、
    第１の酸化アルミニウム層を形成し、
    前記第１の酸化アルミニウム層の上に酸化シリコン層を形成し、
    前記酸化シリコン層の上に第２の酸化アルミニウム層を形成し、
    前記第２の酸化アルミニウム層の上に導電層を形成し、
    前記第１の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第１の元素を含み、
    前記第２の酸化アルミニウム層が、ボロン（Ｂ）、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及び、窒素（Ｎ）の群の少なくとも一つの第２の元素を含む半導体装置の製造方法。
  17. 前記少なくとも一つの第１の元素及び前記少なくとも一つの第２の元素が窒素である請求項１６記載の半導体装置の製造方法。
  18. 前記第２の酸化アルミニウム層の上にゲート電極を形成する請求項１５ないし請求項１７いずれか一項記載の半導体装置の製造方法。
JP2017214619A 2017-01-17 2017-11-07 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法 Active JP6813466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017005807 2017-01-17
JP2017005807 2017-01-17

Publications (2)

Publication Number Publication Date
JP2018117114A JP2018117114A (ja) 2018-07-26
JP6813466B2 true JP6813466B2 (ja) 2021-01-13

Family

ID=62841085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017214619A Active JP6813466B2 (ja) 2017-01-17 2017-11-07 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10153347B2 (ja)
JP (1) JP6813466B2 (ja)
CN (1) CN108321198B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7170433B2 (ja) 2018-06-19 2022-11-14 株式会社東芝 半導体装置及びその製造方法
US10797153B2 (en) * 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
JP7065329B2 (ja) * 2018-09-27 2022-05-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
JP7228984B2 (ja) * 2018-10-11 2023-02-27 新電元工業株式会社 突入電流防止回路
US20220037518A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride-Based Device with Step-Wise Field Plate and Method Making the Same
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN112420813B (zh) * 2020-11-19 2022-08-02 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
US12068391B2 (en) * 2020-12-14 2024-08-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
JP7564753B2 (ja) 2021-04-15 2024-10-09 株式会社東芝 半導体装置
US20240266429A1 (en) * 2021-06-14 2024-08-08 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN114080691B (zh) * 2021-09-28 2024-06-21 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
US20230307322A1 (en) * 2022-03-24 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Backside leakage prevention
CN117690962B (zh) * 2024-02-02 2024-05-07 深圳天狼芯半导体有限公司 氮化镓功率器件的结构、制造方法及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400246B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
JP5301208B2 (ja) 2008-06-17 2013-09-25 日本電信電話株式会社 半導体装置
CN102449743A (zh) * 2009-04-24 2012-05-09 应用材料公司 用于后续高温第三族沉积的基材预处理
JP2011198837A (ja) 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
DE102012111512B4 (de) * 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
CN103367403B (zh) * 2013-08-01 2019-10-08 苏州能讯高能半导体有限公司 半导体器件及其制造方法
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016171265A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
JP6478752B2 (ja) 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2018117114A (ja) 2018-07-26
US20180204916A1 (en) 2018-07-19
US10153347B2 (en) 2018-12-11
CN108321198A (zh) 2018-07-24
CN108321198B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
JP6813466B2 (ja) 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
US9466705B2 (en) Semiconductor device and method of manufacturing the same
US10043883B2 (en) Semiconductor device, and method of manufacturing semiconductor device
US10236353B2 (en) Semiconductor device, power supply circuit, and computer
US10672882B2 (en) Semiconductor device
US9711362B2 (en) Semiconductor device and method of manufacturing the same
US10211301B1 (en) Semiconductor device, inverter circuit, driving device, vehicle, elevator, power supply circuit, and computer
JP6444789B2 (ja) 半導体装置及びその製造方法
TWI295085B (en) Field effect transistor with enhanced insulator structure
JP6848020B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2012227456A (ja) 半導体装置
JP2021145113A (ja) 半導体装置、電源回路、及び、コンピュータ
JP2018186127A (ja) 半導体装置、電源回路、及び、コンピュータ
US10497572B2 (en) Method for manufacturing semiconductor device
JP2018014457A (ja) 半導体装置、電源回路、及び、コンピュータ
JP2017005236A (ja) 半導体装置およびその製造方法ならびに電力変換装置
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
TW201608721A (zh) 金氧半高電子遷移率電晶體
SK289027B6 (sk) Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy
JP7023438B1 (ja) 半導体装置および半導体装置の製造方法
Chen et al. Recent Progress in GaN-on-Si HEMT

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201217

R151 Written notification of patent or utility model registration

Ref document number: 6813466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151