JP7170433B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7170433B2
JP7170433B2 JP2018116257A JP2018116257A JP7170433B2 JP 7170433 B2 JP7170433 B2 JP 7170433B2 JP 2018116257 A JP2018116257 A JP 2018116257A JP 2018116257 A JP2018116257 A JP 2018116257A JP 7170433 B2 JP7170433 B2 JP 7170433B2
Authority
JP
Japan
Prior art keywords
electrode
partial region
partial
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018116257A
Other languages
English (en)
Other versions
JP2019220557A (ja
Inventor
大望 加藤
健矢 米原
浩志 大野
瑛祐 梶原
雅彦 蔵口
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018116257A priority Critical patent/JP7170433B2/ja
Priority to US16/297,776 priority patent/US10916646B2/en
Publication of JP2019220557A publication Critical patent/JP2019220557A/ja
Application granted granted Critical
Publication of JP7170433B2 publication Critical patent/JP7170433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いた半導体装置がある。半導体装置において、安定した特性が望まれる。
特開２０１４－４５１４６号公報
本発明の実施形態は、安定した特性を得ることができる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１～第３電極、第１半導体領域、第２半導体領域及び第１絶縁膜を含む。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、前記第１部分領域と前記第２部分領域との間の第３部分領域、前記第１部分領域と前記第３部分領域との間の第４部分領域、及び、前記第３部分領域と前記第２部分領域との間の第５部分領域を含む。前記第１部分領域から前記第１電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差する。前記第２部分領域から前記第２電極への方向は前記第１方向に沿う。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第６部分領域及び第７部分領域を含む。前記第４部分領域から前記第６部分領域への方向は前記第１方向に沿う。前記第５部分領域から前記第７部分領域への方向は前記第１方向に沿う。前記第３部分領域から前記第３電極への方向は前記第１方向に沿う。前記第３電極は前記第２方向において前記第６部分領域及び前記第７部分領域と重なる。前記第１絶縁膜は、前記第３電極と前記第３部分領域との間、前記第３電極と前記第４部分領域との間、前記第３電極と前記第５部分領域との間、前記第３電極と前記第６部分領域との間、及び、前記第３電極と前記第７部分領域との間に設けられた部分を含む。Ｘ線回折測定において、前記第３電極における（１１１）配向に対応する第１ピーク強度に対する、前記第３電極における（２２０）配向に対応する第２ピーク強度の比は、１．５以上である。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、半導体装置の特性を例示するグラフ図である。 図３（ａ）～図３（ｅ）は、試料のＸ線回折測定の結果を例示するグラフ図である。 図４（ａ）～図４（ｅ）は、試料のＸ線回折測定の結果を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、試料の特性を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、試料の特性を例示するグラフ図である。 図７（ａ）及び図７（ｂ）は、試料の特性を例示するグラフ図である。 図８（ａ）及び図８（ｂ）は、半導体装置に関するシミュレーション結果を例示する模式的断面図である。 図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、試料の一部を例示する電子顕微鏡写真像である。 図１１は、試料の一部を例示する電子顕微鏡写真像である。 図１２は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１０、第２半導体領域２０、及び、第１絶縁膜４１を含む。
第１半導体領域１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。１つの例において、第１半導体領域１０は、ＧａＮ層である。第１半導体領域１０は、第１部分領域１１～第５部分領域１５を含む。第３部分領域１３は、第１部分領域１１と第２部分領域１２との間にある。第４部分領域１４は、第１部分領域１１と第３部分領域１３との間にある。第５部分領域１５は、第３部分領域１３と第２部分領域１２との間にある。
第１部分領域１１から第１電極５１への第１方向は、第１電極５１から第２電極５２への第２方向と交差する。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。第２方向は、例えばＸ軸方向である。
第２部分領域１２から第２電極５２への方向は、第１方向（Ｚ軸方向）に沿う。第１部分領域１１は、第１電極５１に対応する部分である。第２部分領域１２は、第２電極５２に対応する部分である。
第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体領域２０は、例えば、ＡｌＧａＮ層である。第２半導体領域２０は、第６部分領域２６及び第７部分領域２７を含む。第４部分領域１４から第６部分領域２６への方向は、第１方向（Ｚ軸方向）に沿う。第５部分領域１５から第７部分領域２７への方向は、第１方向に沿う。この例では、第２半導体領域２０は、第８部分領域２８及び第９部分領域２９をさらに含む。第１方向において、第１部分領域１１と第１電極５１との間に、第８部分領域２８がある。第１方向において、第２部分領域１２と第２電極５２との間に、第９部分領域２９がある。
第３部分領域１３から第３電極５３への方向は、第１方向（Ｚ軸方向）に沿う。第３電極５３の第２方向（例えばＸ軸方向）に沿う位置は、第１電極５１の第２方向に沿う位置と、第２電極５２の第２方向に沿う位置との間にある。
第３電極５３は、第２方向（例えば、Ｘ軸方向）において、第６部分領域２６及び第７部分領域２７と重なる。この例では、第３電極５３は、第２方向において、第４部分領域１４及び第５部分領域１５とさらに重なる。例えば、第２半導体領域２０の一部にリセス部（孔でも良い）が設けられる。第３電極５３の少なくとも一部が、第２半導体領域２０のリセス部に埋め込まれる。例えば、第１半導体領域１０の一部にリセス部（凹部）が設けられても良い。第３電極５３の少なくとも一部が、第１半導体領域１０のリセス部に埋め込まれても良い。
例えば、上記の第１半導体領域１０及び第２半導体領域２０を含む積層体１８が設けられ、積層体１８に凹部１８ｄを形成することで、リセス部が形成できる。
例えば、第３電極５３は、ＮａＣｌ型の結晶構造を有する。１つの例において、第３電極５３は、チタン及び窒素を含む。第３電極５３は、例えば、ＴｉＮを含む。
第１絶縁膜４１は、第３電極５３と第３部分領域１３との間、第３電極５３と第４部分領域１４との間、第３電極５３と第５部分領域１５との間、第３電極５３と第６部分領域２６との間、及び、第３電極５３と第７部分領域２７との間に設けられた部分ｐｘを含む。
例えば、第１半導体領域１０の第２半導体領域２０の側の部分に、二次元電子ガス１０Ｅ（２ＤＥＧ：two dimensional electron gas）が形成される。第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第１絶縁膜４１の上記の部分ｐｘは、ゲート絶縁膜として機能する。第１半導体領域１０は、例えば、チャネル層として機能する。第２半導体領域２０は、例えば、電子供給層として機能する。
この例では、半導体装置１１０は、第２絶縁膜４２をさらに含む。第６部分領域２６は、第１方向（Ｚ軸方向）において、第２絶縁膜４２の一部４２ａと、第４部分領域１４との間に設けられる。第７部分領域２７は、第２絶縁膜４２の別の一部４２ｂと、第５部分領域１５との間に設けられる。第２絶縁膜４２の組成は、第１絶縁膜４１の組成とは異なる。
例えば、第２絶縁膜４２は窒素を含み、第１絶縁膜４１は窒素を含まない。または、第１絶縁膜４１における窒素の濃度は、第２絶縁膜４２における窒素の濃度よりも低い。例えば、第１絶縁膜４１は、酸化シリコンを含み、第２絶縁膜４２は、窒化シリコンを含む。例えば、第１絶縁膜４１は、ＳｉＯ２膜でも良い。第２絶縁膜４２は、ＳｉＮ膜でも良い。第２半導体領域２０の上に窒素を含む膜（例えばＳｉＮ膜）が設けられることで、第２半導体領域２０において、安定した特性が得られる。
例えば、第１絶縁膜４１の一部４１ａと、第６部分領域２６との間に、第２絶縁膜４２の上記の一部４２ａが設けられる。第１絶縁膜４１の別の一部４１ｂと、第７部分領域２７と、の間に、第２絶縁膜４２の上記の別の一部４２ｂが設けられる。
この例では、基体１７ａ、半導体領域１７ｂ～１７ｄが設けられ、その上に第１半導体領域１０及び第２半導体領域２０が設けられる。基体１７ａは、例えばＳｉ基板である。半導体領域１７ｂは、例えば、Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１）層である。半導体領域１７ｃは、例えば、Ａｌｙ２Ｇａ１－ｙ２Ｎ（０≦ｙ２＜ｙ１）層である。半導体領域１７ｄは、例えば、炭素を含むＧａＮ層である。
半導体装置１１０は、リセス型ゲート電極を有する。半導体装置１１０は、ノーマリオフ動作を行う。半導体装置１１０のしきい値電圧は、例えば、正である。
実施形態においては、第３電極５３が、後述する特殊な特性を有する。これにより、しきい値電圧が上昇する。高いしきい値電圧が得られることから、安定した動作が得られる。
以下、第３電極５３と、半導体装置の電気的特性と、の関係の例について説明する。以下では、第３電極５３の形成条件を変えた２種類の試料の電流－電圧（Ｉ－Ｖ特性）の測定結果について説明する。
図２は、半導体装置の特性を例示するグラフ図である。
図２の横軸は、ゲート電圧Ｖｇ（Ｖ）である。縦軸はドレイン電流Ｉｄ（ｍＡ）である。図２には、第１測定試料ＳＰａ及び第２測定試料ＳＰｂの特性が示されている。これらの試料において、第３電極５３は、ＴｉＮ膜である。ＴｉＮ膜は、Ｔｉのターゲットを用いたスパッタで形成される。スパッタにおけるガスがこれらの試料の間で変更される。第１測定試料ＳＰａにおいては、Ａｒ（アルゴン）ガスの流量／Ｎ（窒素）ガスの流量の比は、４８／８である。第２測定試料ＳＰｂにおいては、Ａｒガスの流量／Ｎガスの流量の比は、８／４８である。
図２に示すように、第１測定試料ＳＰａにおけるＩ－Ｖ特性は、第２測定試料ＳＰｂにおけるＩ－Ｖ特性に対して、右（正）にシフトしている。例えば、ドレイン電流Ｉｄが１×１０－６ｍＡのときのゲート電圧Ｖｇをしきい値電圧とする。第１測定試料ＳＰａにおけるしきい値電圧は、約１．０１Ｖである。第２測定試料ＳＰｂにおけるしきい値電圧は、約０．６４Ｖである。第１測定試料ＳＰａにおけるしきい値電圧は、第２測定試料ＳＰｂにおけるしきい値電圧よりも、０．３５Ｖ高い。このように、第３電極５３の条件によって、しきい値電圧が上昇することが分かった。
以下、ＴｉＮ膜の形成条件を変えた実験の結果の例について説明する。１つの実験においては、ＳｉＯ２膜の上に、ＴｉＮ膜がスパッタにより形成される。スパッタにおけるＡｒガスの流量及びＮ２ガスの流量が変更される。スパッタは、例えば、反応性スパッタである。これらのガスは、例えば、反応ガスである。
試料ＳＰ０１においては、Ａｒガスの流量は２８ｓｃｃｍであり、Ｎ２ガスの流量は２８ｓｃｃｍである。
試料ＳＰ０２においては、Ａｒガスの流量は４８ｓｃｃｍであり、Ｎ２ガスの流量は８ｓｃｃｍである。
試料ＳＰ０３においては、Ａｒガスの流量は１９ｓｃｃｍであり、Ｎ２ガスの流量は３７ｓｃｃｍである。
試料ＳＰ０４においては、Ａｒガスの流量は８ｓｃｃｍであり、Ｎ２ガスの流量は４８ｓｃｃｍである。
試料ＳＰ０５においては、Ａｒガスの流量は３７ｓｃｃｍであり、Ｎ２ガスの流量は１９ｓｃｃｍである。
上記の第１測定試料ＳＰａは、試料ＳＰ０２に対応する。上記の第２測定試料ＳＰｂは、試料ＳＰ０４に対応する。
さらに、試料ＳＰ１１～ＳＰ１５が作製される。試料ＳＰ１１～ＳＰ１５においては、Ｓｉ（１００）基板の上に、ＴｉＮ膜がスパッタにより形成される。試料ＳＰ１１～ＳＰ１５におけるＡｒガスの流量及びＮ２ガスの流量は、試料ＳＰ０１～ＳＰ０５におけるＡｒガスの流量及びＮ２ガスの流量と同じである。
試料ＳＰ０１～ＳＰ０５、及び、試料ＳＰ１１～ＳＰ１５において、スパッタ時の圧力は、０．５Ｐａであり、スパッタの電力は、１ｋＷである。形成されるＴｉＮ膜の厚さは、約１００ｎｍである。
これらの試料のＸ線回折測定の結果の例について説明する。
図３（ａ）～図３（ｅ）、及び、図４（ａ）～図４（ｅ）は、試料のＸ線回折測定の結果を例示するグラフ図である。
図３（ａ）～図３（ｅ）は、試料ＳＰ０１～ＳＰ０５に対応し、図４（ａ）～図４（ｅ）は、試料ＳＰ１１～ＳＰ１５に対応する。これらの図の横軸は、角度２θ（度）である。これらの図の縦軸は、信号の強度Ｉｎｔである。
これらの図に示すように、（１１１）面に関する方位、（２００）面に関する方位、（２２０）面に関する方位、（３１１）面に関する方位、及び、（２２２）面に関する方位に対応するピークが観察される。
図３（ｂ）及び図４（ｂ）に示すように、試料ＳＰ０２及び試料ＳＰ１２においては、（２２０）面に関する方位に対応するピークの強度Ｉｎｔが、他の試料に比べて強い。このように、ＴｉＮ膜の形成条件により、得られる膜（ＴｉＮ）の性質が異なる。
以下、これらの試料の他の特性の測定結果の例について説明する。
図５（ａ）及び図５（ｂ）は、試料の特性を例示するグラフ図である。
これらの図の横軸は、試料ＳＰ１１～ＳＰ１５、及び、試料ＳＰ０１～ＳＰ０５に対応する。図５（ａ）の縦軸は、試料の膜（ＴｉＮ膜）の密度ｄ１（ｇ／ｃｍ３）である。密度ｄ１は、Ｘ線反射率測定法（ＸＲＲ：X-ray Reflection）により測定される。図５（ｂ）の縦軸は、試料の膜（ＴｉＮ膜）の表面ラフネスｓ１（ｎｍ）である。表面ラフネスｓ１は、ＸＲＲの測定結果からフィッティングにより得られる表面粗さに対応する。
図５（ａ）に示すように、試料ＳＰ０２及び試料ＳＰ１２においては、他の試料に比べて、密度ｄ１が低い。
例えば、膜における優先的な結晶方位が密度ｄ１に影響を与えると考えられる。例えば、ＮａＣｌ型の結晶構造において、（１１１）面方位の密度は、（１００）面方位の密度よりも高いと考えられる。（１００）面方位の密度は、（１１０）面方位の密度よりも高いと考えられる。
例えば、試料ＳＰ０２及び試料ＳＰ１２においては（２２０）面に関する方位に対応するピークが強いことが、これらの試料の密度ｄ１が低いことと関係していると考えられる。
膜の密度ｄ１が低いと、例えば、膜の誘電率的な特性が変化し、これにより、しきい値電圧が高くできると考えられる。
一方、図５（ｂ）に示すように、試料ＳＰ０２及び試料ＳＰ１２においては、ラフネスｓ１が比較的大きい。例えば、膜の加工の安定性を考慮して、一般的には、膜の表面ラフネスが小さい条件が採用されることが多いと考えられる。実施形態においては、ラフネスｓ１の観点ではなく、しきい値電圧が高くなるような条件の膜が採用される。
（２２０）面に関する方位に対応するピークの強度Ｉｎｔに着目した「パラメータＲ１」を導入する。パラメータＲ１は、（２２０）面に関する方位に対応するピークの強度（図３（ａ）及び図３（ｂ）の強度Ｉ２）の、（１１１）面に関する方位に対応するピークの強度（図３（ａ）及び図３（ｂ）の強度Ｉ１）に対する比（Ｉ２／Ｉ１）である。
図６（ａ）及び図６（ｂ）は、試料の特性を例示するグラフ図である。
これらの図の横軸は、パラメータＲ１である。縦軸は、密度ｄ１（ｇ／ｃｍ３）である。図６（ａ）は、試料ＳＰ０１～ＳＰ０５に対応する。図６（ｂ）は、試料ＳＰ１１～ＳＰ１５に対応する。これらの図から分かるように、パラメータＲ１が大きくなると、密度ｄ１が低下する。
ＴｉＮ膜がＳｉＯ２膜の上に設けられる場合は、試料ＳＰ０１～ＳＰ０５に対応する。この場合、図６（ａ）から分かるように、パラメータＲ１が１．５以上において、密度ｄ１が急峻に低下する。パラメータＲ１が１．５以上にときに、密度ｄ１を効果的に低くすることができると考えられる。パラメータＲ１が２以上にときに、密度ｄ１をさらに効果的に低くすることができると考えられる。パラメータＲ１が４以上にときに、非常に低い密度ｄ１が得られる。
図７（ａ）及び図７（ｂ）は、試料の特性を例示するグラフ図である。
これらの図の横軸は、パラメータＲ１である。縦軸は、表面ラフネスｓ１（ｎｍ）である。図７（ａ）は、試料ＳＰ０１～ＳＰ０５に対応する。図７（ｂ）は、試料ＳＰ１１～ＳＰ１５に対応する。これらの図から分かるように、パラメータＲ１が大きくなると、表面ラフネスｓ１が大きくなる。
ＴｉＮ膜がＳｉＯ２膜の上に設けられる場合は、試料ＳＰ０１～ＳＰ０５に対応する。この場合、図７（ａ）から分かるように、パラメータＲ１が１．５以上において、表面ラフネスｓ１は、ほぼ飽和する。パラメータＲ１が５以下の範囲では、表面ラフネスｓ１において、著しい増大は観察されない。他の特性において著しい変化がなければ、パラメータＲ１は、１０以下でも良い。パラメータＲ１は、２０以下でも良い。
実施形態においては、例えば、パラメータＲ１を１．５以上とする。これにより、膜の密度ｄ１を効果的に低くできる。パラメータＲ１は、２以上でも良い。パラメータＲ１は、４以上でも良い。
実施形態において、例えば、Ｘ線回折測定において、第３電極５３における（１１１）配向に対応する第１ピーク強度（Ｉ１）に対する、第３電極５３における（２２０）配向に対応する第２ピーク強度（Ｉ２）の比は、１．５以上である。この比は２以上でも良い。この比は、４以上でも良い。低い密度ｄ１が得られる。
図６（ａ）に示すように、パラメータＲ１が１．５以上のとき、密度ｄ１は、３．９３ｇ／ｃｍ３以下である。パラメータＲ１が２以上のとき、密度ｄ１は、３．９１ｇ／ｃｍ３以下である。パラメータＲ１が４以上のとき、密度ｄ１は、３．６３ｇ／ｃｍ３以下である。
実施形態において、第３電極５３がチタン及び窒素を含む場合、例えば、第３電極５３の密度ｄ１は３．９３ｇ／ｃｍ３以下でも良い。密度ｄ１は、３．９１ｇ／ｃｍ３以下でも良い。密度ｄ１は、３．６３ｇ／ｃｍ３以下でも良い。このような低い密度により、高いしきい値電圧が得られる。
図８（ａ）及び図８（ｂ）は、半導体装置に関するシミュレーション結果を例示する模式的断面図である。
図８（ａ）は、シミュレーションのモデルＭ０１を例示している。第１半導体領域１０は、ＧａＮ層であり、第２半導体領域２０は、Ａ０．２５Ｇａ０．７５Ｎ層である。この例では、第３電極５３は、－１５６ＭＰａの応力（圧縮応力）を有する。第１絶縁膜４１及び第２絶縁膜４２は、－５００ＭＰａの応力（圧縮応力）を有する。これらの応力により、第２半導体領域２０の側面２０ｓの部分（リセス端部）に、剪断応力が加わる。
図８（ｂ）は、剪断応力の強さを模式的に示している。図８（ｂ）において、画像の濃さが最も濃い部分は、正の剪断応力に対応する。画像の濃さが最も薄い部分は、負の剪断応力に対応する。これらの間に、その間の大きさ及び極性の剪断応力が生じる。図８（ｂ）から分かるように、第２半導体領域２０の側面２０ｓの近傍（リセス端部ｅｐ１）に大きな剪断応力が生じることが分かる。この剪断応力は、例えば、応力によるピエゾ電荷を発生させる。この剪断応力は、Ｘ－Ｙ平面に沿う電荷の移動に影響を与えると考えられる。
第１測定試料ＳＰａにおいては、第３電極５３は、（２２０）面方位を優先とする構造を有する。これにより、第３電極５３の密度ｄ１が低い。このため、第３電極５３において応力が緩和され易いと考えられる。これにより、第１測定試料ＳＰａにおいて、高いしきい値が得られたと考えられる。例えば、第３電極５３の体積が、他の構成部材（例えば第１絶縁膜４１）の体積よりも大きい場合は、第３電極５３は、素子全体の残留応力に大きな影響を与えると考えられる。第２半導体領域２０の側面２０ｓの部分（リセス端部）に、ピエゾ電荷が発生し、高いしきい値が得られたと考えられる。
実施形態において、第３電極５３は、第１方向（Ｚ軸方向）において第３部分領域１３と重なる部分５３ｐを含む（図１参照）。この重なる部分５３ｐの第１方向に沿う厚さｔ５３は、１０ｎｍ以上１００ｎｍ以下である。厚さｔ５３が１０ｎｍ未満のときは、例えば、成膜時または加工時における熱処理等において、膜質が不均一になり易くなる。膜質が不均一になると、断線が生じ易くなる。膜質が不均一になると、例えば、所望の仕事関数を得に難くなる場合がある。厚さｔ５３が１００ｎｍを超えるときは、例えば、熱処理時に膨張により体積が大きく変化するため、膜はがれが生じ易くなる。
第３電極５３の一部が、第１絶縁膜４１の上に設けられても良い。例えば、第１絶縁膜４１は、第１方向（Ｚ軸方向）において、第３電極５３の一部と第４部分領域１４との間、及び、第３電極５３の別の一部と第５部分領域１５との間に設けられても良い。例えば、第１絶縁膜４１の剥がれなどが抑制できる。
第１絶縁膜４１は、第１絶縁部分４１ｐ（図１参照）を含む。第１絶縁部分４１ｐは、第１方向（Ｚ軸方向）において第３電極５３と第３部分領域１３との間にある。第１絶縁部分４１ｐと第３電極５３との境界を境界ｐｂ１とする（図１参照）。第４部分領域１４と第６部分領域２６との境界を境界ｐｂ２とする。境界ｐｂ１の第１方向（Ｚ軸方向）における位置と、境界ｐｂ２の第１方向における位置と、の間の第１方向に沿った距離ｄ３は、例えば、０．１ｎｍ以上１５ｎｍ以下である。距離ｄ３は、例えば、リセス深さに対応する。
第１絶縁膜４１の上記の第１絶縁部分４１ｐの第１方向（Ｚ軸方向）に沿う厚さｔ４１は、例えば、０．１ｎｍ以上５０ｎｍ以下である。
図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、実施形態に係る半導体装置１２０は、第１～第３電極５１～５３、第１半導体領域１０、第２半導体領域２０及び第１絶縁膜４１に加えて、中間膜５５をさらに含む。中間膜５５は、第３電極５３と第１絶縁膜４１との間に設けられる。中間膜５５は、Ｐｔ、Ｉｒ、Ｎｉ、Ｐｄ、Ｇｅ、Ｃｏ、Ａｕ、及びＲｈよりなる群から選択された少なくとも１つを含む。中間膜５５における仕事関数は、第３電極５３の仕事関数よりも高い。中間膜５５を設けることで、例えば、第３電極５３を第１絶縁膜４１（例えばＳｉＯ２）上に成膜する際に、第１絶縁膜４１と第３電極５３との化合物形成を抑制することができる。例えば、酸化を抑制することができる。
中間膜５５の第１方向（Ｚ軸方向）における厚さは、例えば、０．２５ｎｍ以上４ｎｍ以下である。この厚さは、第３電極５３と第３部分領域１３との間における、中間膜５５の第１方向に沿う厚さである。厚さが０．２５ｎｍ未満のときは、例えば、成膜時または加工時における熱処理等により、膜質が不均一になり易い。厚さが０．２５ｎｍ未満のときは、実効的な仕事関数が低下する場合がある。厚さが４ｎｍを超えると、例えば、残留応力が大きくなり、素子全体の残留応力に影響を与え易くなる。
図１０は、試料の一部を例示する電子顕微鏡写真像である。
図１０は、実施形態に係るＴｉＮ膜を含む試料の断面ＴＥＭ（Transmission Electron Microscope）像である。この試料においては、Ｓｉ基板の上に設けられたＳｉＯ２膜の上に、ＴｉＮ膜がスパッタにより形成されている。ＳｉＯ２膜は、第１絶縁膜４１に対応する。ＴｉＮ膜は、第３電極５３に対応する。図１０に示すように、ＳｉＯ２膜と、ＴｉＮ膜と、の間において、中間膜領域５３Ｍが観察される。中間膜領域５３Ｍは、例えば、Ｔｉ及び酸素を含む。このようなＴｉＮ膜が第３電極５３に使用されても良い。
例えば、第１絶縁膜４１がＳｉ及び酸素を含む場合、第１絶縁膜４１と第３電極５３との間に、第３電極５３に含まれる金属と酸素とを含む中間膜領域５３Ｍが設けられても良い。
図１１は、試料の一部を例示する電子顕微鏡写真像である。
図１１は、実施形態に係るＴｉＮ膜を含む試料の断面ＴＥＭ像である。この試料においては、Ｓｉ基板の上に設けられたＳｉＯ２膜の上に、Ｐｔを含む中間膜５５が形成され、その上に、ＴｉＮ膜がスパッタにより形成されている。
図１１に示すように、ＳｉＯ２膜と、ＴｉＮ膜と、の間に、薄い中間膜５５が設けられた場合も、ＴｉＮ膜において結晶構造が観察される。このＴｉＮ膜においても、パラメータＲ１が１．５以上である。
（第２実施形態）
本実施形態は、半導体装置の製造方法に係る。
図１２は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１２に示すように、積層体１８（図１参照）に凹部１８ｄを形成する（ステップＳ１１０）。積層体１８は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域１０と、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域２０と、を含む。例えば、積層体１８の一部を除去して、第２半導体領域２０から第１半導体領域１０に届く凹部１８ｄが形成される。
凹部１８ｄに第１絶縁膜４１を形成する（ステップＳ１２０）。
第１絶縁膜４１の形成の後に、上記の凹部１８ｄの残余の空間に、導電膜（第３電極５３）を形成する（ステップＳ１３０）。導電膜は、金属元素（例えばチタン）を含むターゲットを用いて、アルゴン及び窒素を含む雰囲気中でのスパッタにより形成される。これにより、金属元素及び窒素を含む導電膜（第３電極５３）が形成される。このスパッタの雰囲気において、アルゴンの流量に対する窒素の流量の比は、０．０７７以上０．１６以下である。
これにより、例えば、Ｘ線回折測定において、導電膜（第３電極５３）における（１１１）配向に対応する第１ピーク強度に対する、導電膜（第３電極５３）における（２２０）配向に対応する第２ピーク強度の比は、１．５以上になる。例えば、上記の金属元素がチタンである場合、導電膜（第３電極５３）の密度は３．９３ｇ／ｃｍ３以下になる。
このような導電膜（第３電極５３）により、しきい値電圧を上昇させることができる。実施形態によれば、より安定した特性を得ることができる半導体装置の製造方法を提供できる。
図１２に示すように、第１絶縁膜４１の形成（ステップＳ１２０）と、導電膜の形成（ステップＳ１３０）と、の間に、中間膜５５をさらに形成しても良い（ステップＳ１２５）。中間膜５５は、凹部１８ｄに形成される。中間膜５５は、Ｐｔ、Ｉｒ、Ｎｉ及びＰｒよりなる群から選択された少なくとも１つを含む。
本実施形態において、第１電極５１及び第２電極（図１参照）をさらに形成しても良い。第１電極５１は、積層体１８の第１部分領域１１（図１参照）と電気的に接続される。第２電極は、積層体１８の第２部分領域１２と電気的に接続される。図１に示すように、第１部分領域１１と第２部分領域１２との間に、凹部１８ｄが位置する。
実施形態によれば、安定した特性を得ることができる半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２θ…角度、 １０…第１半導体領域、 １０Ｅ…二次元電子ガス、 １１～１５…第１～第５部分領域、 １７ａ…基体、 １７ｂ～１７ｄ…半導体領域、 １８…積層体、 １８ｄ…凹部、 ２０…第２半導体領域、 ２０ｓ…側面、 ２６～２９…第６～第９部分領域、 ４１…第１絶縁膜、 ４１ａ、４１ｂ…一部、 ４１ｐ…絶縁部分、 ４２…第２絶縁膜、 ４２ａ、４２ｂ…一部、 ５１～５３…第１～第３電極、 ５３Ｍ…中間膜領域、 ５３ｐ…部分、 ５５…中間膜、 １１０、１２０…半導体装置、 Ｉ１、Ｉ２…強度、 Ｉｄ…ドレイン電流、 Ｉｎｔ…強度、 Ｍ０１…モデル、 Ｒ１…パラメータ、 ＳＰ０１～ＳＰ０５、ＳＰ１１～ＳＰ１５…試料、 ＳＰａ、ＳＰｂ…第１、第２測定試料、 Ｖｇ…ゲート電圧、 ｄ１…密度、 ｄ３…距離、 ｅｐ１…リセス端部、 ｐｂ１、ｐｂ２…境界、 ｐｘ…部分、 ｓ１…表面ラフネス、 ｔ４１、ｔ５３…厚さ

Claims (17)

  1. 第１電極と、
    第２電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、前記第１部分領域と前記第２部分領域との間の第３部分領域、前記第１部分領域と前記第３部分領域との間の第４部分領域、及び、前記第３部分領域と前記第２部分領域との間の第５部分領域を含み、前記第１部分領域から前記第１電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差し、前記第２部分領域から前記第２電極への方向は前記第１方向に沿う、前記第１半導体領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は前記第１方向に沿い、前記第５部分領域から前記第７部分領域への方向は前記第１方向に沿う、前記第２半導体領域と、
    第３電極であって、前記第３部分領域から前記第３電極への方向は前記第１方向に沿い、前記第３電極は前記第２方向において前記第６部分領域及び前記第７部分領域と重なる、前記第３電極と、
    前記第３電極と前記第３部分領域との間、前記第３電極と前記第４部分領域との間、前記第３電極と前記第５部分領域との間、前記第３電極と前記第６部分領域との間、及び、前記第３電極と前記第７部分領域との間に設けられた部分を含む第１絶縁膜と、
    を備え、
    Ｘ線回折測定において、前記第３電極における（１１１）配向に対応する第１ピーク強度に対する、前記第３電極における（２２０）配向に対応する第２ピーク強度の比は、１．５以上である、半導体装置。
  2. 前記第３電極は、ＮａＣｌ型の結晶構造を有する、請求項１記載の半導体装置。
  3. 前記第３電極は、チタン及び窒素を含む、請求項１または２に記載の半導体装置。
  4. 第１電極と、
    第２電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、前記第１部分領域と前記第２部分領域との間の第３部分領域、前記第１部分領域と前記第３部分領域との間の第４部分領域、及び、前記第３部分領域と前記第２部分領域との間の第５部分領域を含み、前記第１部分領域から前記第１電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差し、前記第２部分領域から前記第２電極への方向は前記第１方向に沿う、前記第１半導体領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は前記第１方向に沿い、前記第５部分領域から前記第７部分領域への方向は前記第１方向に沿う、前記第２半導体領域と、
    チタン及び窒素を含む第３電極であって、前記第３部分領域から前記第３電極への方向は前記第１方向に沿い、前記第３電極は前記第２方向において前記第６部分領域及び前記第７部分領域と重なり、前記第３電極の密度は３．９３ｇ／ｃｍ３以下である、前記第３電極と、
    前記第３電極と前記第３部分領域との間、前記第３電極と前記第４部分領域との間、前記第３電極と前記第５部分領域との間、前記第３電極と前記第６部分領域との間、及び、前記第３電極と前記第７部分領域との間に設けられた部分を含む第１絶縁膜と、
    を備えた半導体装置。
  5. 前記第３電極は、前記第２方向において、前記第４部分領域及び前記第５部分領域と重なる、請求項１～４のいずれか１つに記載の半導体装置。
  6. 第２絶縁膜をさらに備え、
    前記第６部分領域は、前記第２絶縁膜の一部と前記第４部分領域との間に設けられ、
    前記第７部分領域は、前記第２絶縁膜の別の一部と前記第５部分領域との間に設けられ、
    前記第２絶縁膜の組成は、前記第１絶縁膜の組成とは異なる、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第２絶縁膜は窒素を含み前記第１絶縁膜は、窒素を含まない、または、
    前記第１絶縁膜における窒素の濃度は、前記第２絶縁膜における窒素の濃度よりも低い、請求項６記載の半導体装置。
  8. 前記第１絶縁膜の一部と前記第６部分領域との間に、前記第２絶縁膜の前記一部が設けられ、
    前記第１絶縁膜の別の一部と前記第７部分領域との間に、前記第２絶縁膜の前記別の一部が設けられた、請求項６または７に記載の半導体装置。
  9. 前記第３電極と前記第１絶縁膜との間に設けられ、Ｐｔ、Ｉｒ、Ｎｉ、Ｐｄ、Ｇｅ、Ｃｏ、Ａｕ、及びＲｈよりなる群から選択された少なくとも１つを含む中間膜をさらに備えた請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記中間膜の、前記第３電極と前記第３部分領域との間における、前記第１方向に沿う厚さは、０．２５ｎｍ以上４ｎｍ以下である、請求項９記載の半導体装置。
  11. 前記第３電極は、前記第１方向において前記第３部分領域と重なる部分を含み、
    前記重なる部分の前記第１方向に沿う厚さは、１０ｎｍ以上１００ｎｍ以下である、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第１絶縁膜は、前記第１方向において、前記第３電極の一部と前記第４部分領域との間、及び、前記第３電極の別の一部と前記第５部分領域との間に設けられた、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第１絶縁膜は、前記第１方向において前記第３電極と前記第３部分領域との間の第１絶縁部分を含み、
    前記第１絶縁部分と前記第３電極との境界の前記第１方向における位置と、前記第４部分領域と前記第６部分領域との境界の前記第１方向における位置と、の間の前記第１方向に沿った距離は、０．１ｎｍ以上１５ｎｍ以下である、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第１絶縁膜は、前記第１方向において前記第３電極と前記第３部分領域との間の第１絶縁部分を含み、
    前記第１絶縁部分の前記第１方向に沿う厚さは、０．１ｎｍ以上５０ｎｍ以下である、請求項１～１３のいずれか１つに記載の半導体装置。
  15. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域と、を含む積層体の一部を除去して、前記第２半導体領域から前記第１半導体領域に届く凹部を形成し、
    前記凹部に第１絶縁膜を形成し、
    前記第１絶縁膜の前記形成の後に前記凹部の残余の空間に、Ｔｉを含むターゲットを用いて、アルゴン及び窒素を含みアルゴンの流量に対する窒素の流量の比が０．０７７以上０．５１３以下である雰囲気中でのスパッタにより、ＴｉＮを含む導電膜を形成する、半導体装置の製造方法。
  16. 前記第１絶縁膜の前記形成と、前記導電膜の前記形成と、の間に、前記凹部に、Ｐｔ、Ｉｒ、Ｎｉ及びＰｒよりなる群から選択された少なくとも１つを含む中間膜をさら形成する、請求項１５記載の半導体装置の製造方法。
  17. 前記積層体の第１部分領域と電気的に接続される第１電極と、前記積層体の第２部分領域と電気的に接続される第２電極と、をさらに形成し、
    前記第１部分領域と前記第２部分領域との間に、前記凹部が位置する、請求項１５または１６に記載の半導体装置の製造方法。
JP2018116257A 2018-06-19 2018-06-19 半導体装置及びその製造方法 Active JP7170433B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018116257A JP7170433B2 (ja) 2018-06-19 2018-06-19 半導体装置及びその製造方法
US16/297,776 US10916646B2 (en) 2018-06-19 2019-03-11 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018116257A JP7170433B2 (ja) 2018-06-19 2018-06-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019220557A JP2019220557A (ja) 2019-12-26
JP7170433B2 true JP7170433B2 (ja) 2022-11-14

Family

ID=68840542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018116257A Active JP7170433B2 (ja) 2018-06-19 2018-06-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10916646B2 (ja)
JP (1) JP7170433B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7262379B2 (ja) * 2019-12-16 2023-04-21 株式会社東芝 半導体装置
JP7280206B2 (ja) * 2020-01-09 2023-05-23 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200096A (ja) 2008-02-19 2009-09-03 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
WO2010125810A1 (ja) 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2012104735A (ja) 2010-11-12 2012-05-31 Panasonic Corp 半導体装置及びその製造方法
JP2015103780A (ja) 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP2014045146A (ja) 2012-08-28 2014-03-13 Advanced Power Device Research Association 半導体素子およびその製造方法
JP6093190B2 (ja) 2013-01-18 2017-03-08 住友電気工業株式会社 Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
JP6214978B2 (ja) * 2013-09-17 2017-10-18 株式会社東芝 半導体装置
JP6167928B2 (ja) 2014-02-12 2017-07-26 豊田合成株式会社 半導体装置およびその製造方法
JP2016039327A (ja) 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2017054923A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置およびその製造方法
JP6560112B2 (ja) 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108321198B (zh) 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200096A (ja) 2008-02-19 2009-09-03 Sharp Corp 窒化物半導体装置とそれを含む電力変換装置
WO2010125810A1 (ja) 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2012104735A (ja) 2010-11-12 2012-05-31 Panasonic Corp 半導体装置及びその製造方法
JP2015103780A (ja) 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20190386127A1 (en) 2019-12-19
US10916646B2 (en) 2021-02-09
JP2019220557A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US20110012110A1 (en) Semiconductor field effect transistor and method for fabricating the same
KR100491305B1 (ko) 전계방사형 전자원
JP7170433B2 (ja) 半導体装置及びその製造方法
JP2011124509A (ja) 半導体装置
JP6107597B2 (ja) 半導体装置およびその製造方法
WO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
KR101624695B1 (ko) 박막 트랜지스터 제조 방법 및 박막 트랜지스터
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
JP2019057569A (ja) 半導体装置および半導体装置の製造方法
JP2007088008A (ja) 窒化物半導体装置およびその製造方法
JP4575745B2 (ja) ＧａＮ系半導体層に上部層が積層されている半導体装置の製造方法
CN113169232A (zh) 薄膜晶体管及其制造方法
US10134594B2 (en) Method for manufacturing an electrical contact on a structure
JP4415922B2 (ja) シリコン酸化膜の形成方法
CN114127956B (zh) 薄膜晶体管的制造方法
JP4168989B2 (ja) 電子線露光用電子源
JP7461325B2 (ja) 酸化ガリウム系半導体基板の表面処理方法および半導体装置
WO2011125859A1 (ja) 電子デバイスおよびその製造方法
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP5709630B2 (ja) 半導体装置とその製造方法
JP7247546B2 (ja) 薄膜トランジスタの製造方法
US9803274B2 (en) Process kit of physical vapor deposition chamber and fabricating method thereof
CN114008752A (zh) 氧化物半导体的加工方法及薄膜晶体管的制造方法
JP5311792B2 (ja) 半導体装置の製造方法
CN107968121B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150