CN114127956B - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN114127956B
CN114127956B CN202080051447.5A CN202080051447A CN114127956B CN 114127956 B CN114127956 B CN 114127956B CN 202080051447 A CN202080051447 A CN 202080051447A CN 114127956 B CN114127956 B CN 114127956B
Authority
CN
China
Prior art keywords
sputtering
oxide semiconductor
semiconductor layer
speed
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080051447.5A
Other languages
English (en)
Other versions
CN114127956A (zh
Inventor
松尾大辅
安东靖典
瀬戸口佳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Publication of CN114127956A publication Critical patent/CN114127956A/zh
Application granted granted Critical
Publication of CN114127956B publication Critical patent/CN114127956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种薄膜晶体管的制造方法，能够高效率地形成与其他层的界面处的氧缺失等缺陷少的氧化物半导体层。本发明的薄膜晶体管的制造方法是制造在基板上层叠有栅极电极、栅极绝缘层、氧化物半导体层、源极电极及漏极电极的薄膜晶体管的方法，其包括通过使用等离子体来溅射靶材而形成所述氧化物半导体层的半导体层形成步骤，且所述半导体层形成步骤包括：高速成膜步骤，对所述靶材施加规定值的偏压来进行溅射；以及低速成膜步骤，对所述靶材施加绝对值较所述规定值小的偏压来进行溅射。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及一种薄膜晶体管的制造方法。且特别涉及一种使用等离子体来溅射靶材而形成氧化物半导体层的薄膜晶体管的制造方法。
背景技术
近年来，正在积极进行将In-Ga-Zn-O系(IGZO)的氧化物半导体用于通道层的薄膜晶体管的开发。在具有此种氧化物半导体层的薄膜晶体管的制造步骤中，若在氧化物半导体层中、特别是与其他层的界面处存在大量氧缺失等缺陷，则其导电率发生变化，并有使薄膜晶体管的电特性劣化之虞。因此，为了减少氧化物半导体层中的氧缺失等缺陷，自之前以来进行了各种尝试。
例如，专利文献1中公开有如下方法：将氧流量相对于溅射气体的总流量的比例设为90％以上、100％以下来溅射作为靶材的金属氧化物，由此形成氧过剩的状态的氧化物半导体层，并设为利用致密的金属氧化物覆盖所述氧化物半导体层的结构，由此获得具有氧过剩的氧化物半导体层的薄膜晶体管。
现有技术文献
专利文献
专利文献1：日本专利特开2012-119672号公报
发明内容
发明所要解决的问题
但是，关于专利文献1中所公开的方法，由于使用高浓度的氧气作为溅射气体，因此靶材的表面附近所生成的等离子体的密度降低。因此，存在溅射率降低而无法高效率地形成氧化物半导体层的问题。
本发明是鉴于所述问题而成，主要课题在于提供一种薄膜晶体管的制造方法，其可高效率地形成与其他层的界面处的氧缺失等缺陷少的氧化物半导体层。
解决问题的技术手段
即，本发明的薄膜晶体管的制造方法为制造在基板上层叠有栅极电极、栅极绝缘层、氧化物半导体层、源极电极及漏极电极的薄膜晶体管的方法，且所述薄膜晶体管的制造方法的特征在于：包括通过使用等离子体来溅射靶材而形成所述氧化物半导体层的半导体层形成步骤，且所述半导体层形成步骤包括：高速成膜步骤，对所述靶材施加规定值的偏压来进行溅射；以及低速成膜步骤，对所述靶材施加绝对值较所述规定值小的偏压来进行溅射。
在高速成膜步骤中，通过施加与低速成膜步骤相比绝对值大的偏压进行溅射，虽然成膜的氧化物半导体的膜密度与低速成膜步骤相比变低，但能够以更大的成膜速度成膜氧化物半导体。另一方面，在低速成膜步骤中，通过施加与高速成膜步骤相比绝对值小的偏压进行溅射，虽然成膜速度与高速成膜步骤相比变小，但能够成膜更致密且膜密度更高的氧化物半导体。
根据本发明的制造方法，通过在半导体层形成步骤中组合所述高速成膜步骤与所述低速成膜步骤，例如在使氧化物半导体层的厚度成长的阶段(块体阶段)通过高速成膜步骤进行溅射，在形成与栅极绝缘层等其他层的界面的阶段切换为低速成膜步骤来进行溅射，能够高效率地形成与其他层的界面处的膜密度高且缺陷少的氧化物半导体层。由此，能够使界面的缺失密度降低，因此能够制造具有高信赖性的优异的薄膜晶体管。
在所述半导体层形成步骤中，优选为在进行所述低速成膜步骤之后进行所述高速成膜步骤，其后进而进行所述低速成膜步骤。
如此，能够在氧化物半导体层与其他层之间形成的整个界面处提高膜密度，因此能够制造电特性更优异的薄膜晶体管。
优选为所述低速成膜步骤中的溅射时间较所述高速成膜步骤中的溅射时间短。
如此，通过使成膜速度大的高速成膜步骤较低速成膜步骤变长，能够更有效率地形成氧化物半导体层。
在所述高速成膜步骤及所述低速成膜步骤中，优选为使用相同组成的靶材进行溅射。
如此，由于无需在半导体层形成步骤的中途更换靶材，故能够更有效率地形成氧化物半导体层。
在所述高速成膜步骤及所述低速成膜步骤中，优选为供给相同组成的溅射气体进行溅射。
如此，由于无需在半导体层形成步骤的中途更换溅射气体，故能够更有效率地形成氧化物半导体层。
在所述高速成膜步骤及所述低速成膜步骤中，优选为仅供给氩气作为溅射气体来进行溅射。
如此，与除氩气以外，也供给氧气等的情况相比，可加快成膜速度，而可更有效率地形成氧化物半导体层。再者，所谓“仅供给氩气作为溅射气体”，是指所供给的溅射气体中的氩气的浓度为99.9999％以上。
优选为在所述半导体层形成步骤中，所述高速成膜步骤中，对所述靶材施加-1kV以上且小于-0.4kV的负的偏压来进行溅射，所述低速成膜步骤中，对所述靶材施加-0.4kV以上且小于0kV的负的偏压来进行溅射。
如此，对靶材施加的偏压的绝对值小至1kV以下，因此能够抑制氧发生脱离的溅射粒子的生成。其结果，在基板上形成维持与靶材材料相同的氧化物状态的膜，可形成膜密度更高、质量更高的氧化物半导体层。
作为构成氧化物半导体层的氧化物半导体的具体形态，可列举IGZO。
优选为在所述高速成膜步骤及所述低速成膜步骤中，使用溅射装置来进行溅射，所述溅射装置包括：真空容器，进行真空排气且导入气体；基板保持部，在所述真空容器内对基板进行保持；靶材保持部，在所述真空容器内与所述基板相向且对所述靶材进行保持；以及多个天线，沿由所述基板保持部保持的所述基板的表面排列，并产生所述等离子体。
通过使用此种溅射装置，可独立地进行对天线供给的高频电压与对靶材施加的偏压的设定，因此可与等离子体的生成独立地，来变更施加至靶材的偏压的值，故能够在溅射中任意地变更高速成膜步骤及低速成膜步骤。另外，可与等离子体的生成独立地，将偏压设定为如下程度的低电压：将等离子体中的离子引入至靶材并加以溅射的程度。因此，可将溅射时对靶材施加的负的偏压设定为-1kV以上的小值。
发明的效果
根据如上所述那样构成的本发明，可提供一种薄膜晶体管的制造方法，其能够高效率地形成与其他层的界面处的氧缺失等缺陷少的氧化物半导体层。
附图说明
图1是示意性表示本实施方式的薄膜晶体管的结构的纵剖面图。
图2是示意性表示相同实施方式的薄膜晶体管的制造步骤的剖面图。
图3是示意性表示相同实施方式的薄膜晶体管的制造步骤的剖面图。
图4是示意性表示在相同实施方式的薄膜晶体管的半导体层形成步骤中使用的溅射装置的结构的图。
图5是示意性表示相同实施方式的半导体层形成步骤的流程的图。
图6是表示靶材电压与膜密度及成膜速度的关系的图表。
图7是示意性表示另一实施方式的薄膜晶体管的结构的纵剖面图。
[符号的说明]
1：薄膜晶体管
2：基板
3：栅极电极
4：栅极绝缘层
5：氧化物半导体层
6：源极电极
7：漏极电极
具体实施方式
以下，对本发明的一实施方式的薄膜晶体管及其制造方法进行说明。
＜1.薄膜晶体管＞
本实施方式的薄膜晶体管1为所谓的底部栅极型的薄膜晶体管。具体而言，如图1所示，具有基板2、栅极电极3、栅极绝缘层4、作为通道层的氧化物半导体层5、源极电极6及漏极电极7，且自基板2侧依序配置(形成)。以下，对各部分进行详细叙述。
基板2包含可透光的材料，例如可包含聚对苯二甲酸乙二酯(PolyethyleneTerephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene Naphthalate，PEN)、聚醚砜(Polyether Sulfone，PES)、丙烯酸、聚酰亚胺等的塑料(合成树脂)或玻璃等。
在基板2的表面设置有栅极电极3。栅极电极3包含具有高导电性的材料，例如可包含选自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一种以上的金属。另外，也可包含Al-Nd、Ag合金、氧化锡、氧化锌、氧化铟、氧化铟锡(Indium Tin Oxide，ITO)、氧化铟锌(Indium ZincOxide，IZO)、In-Ga-Zn-O(IGZO)等金属氧化物的导电性膜。栅极电极3可包含这些导电性膜的单层结构或两层以上的层叠结构。
在栅极电极3上配置有栅极绝缘层4。栅极绝缘层4包含具有高绝缘性的材料，例如可为包含选自SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一种以上的氧化物的绝缘膜。栅极绝缘层4可为将这些导电性膜设为单层结构或两层以上的层叠结构而成者。
在栅极绝缘层4上配置有氧化物半导体层5。
氧化物半导体层5包含以含有In的氧化物为主成分的非晶质(amorphous)的氧化物半导体。所谓含有In的氧化物，例如是In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O或In-Hf-Zn-O等氧化物。再者，氧化物半导体层5为非晶质的氧化物半导体的情况例如只要是In-Ga-Zn-O(IGZO)，则可通过在所述利用X射线衍射(X-Ray Diffraction，XRD)的测定中，在2θ＝31°附近不出现急剧的波峰来确认。
氧化物半导体层5由膜密度不同的多个(此处为3个)膜层叠而构成。具体而言，氧化物半导体层5包括：形成与栅极绝缘层4的界面的第一氧化物半导体膜5a、形成与源极电极6及漏极电极7的界面的第二氧化物半导体膜5b、以及配置在第一氧化物半导体膜5a与第二氧化物半导体膜5b之间的第三氧化物半导体膜5c。第一氧化物半导体膜5a及第二氧化物半导体膜5b的膜密度高于第三氧化物半导体膜5c的膜密度。第三氧化物半导体膜5c的膜厚构成为大于第一氧化物半导体膜5a及第二氧化物半导体膜5b的各者的膜厚。
在氧化物半导体层5上配置有源极电极6及漏极电极7。源极电极6及漏极电极7分别包含具有高导电性的材料以便作为电极发挥功能。例如，可由与栅极电极3相同的材料构成，也可由不同的材料构成。源极电极6及漏极电极7可包括金属或导电性氧化物的单层结构，也可包括两层以上的层叠结构。
在氧化物半导体层5、源极电极6及漏极电极7上可配置用以对这些进行保护的保护膜8。保护膜8例如可包含氧化硅膜(SiO2)、在氮化硅膜中含有氟的氟化氮化硅膜(SiN：F)等。
＜2.薄膜晶体管的制造方法＞
继而，参照图2及图3对所述结构的薄膜晶体管1的制造方法进行说明。
本实施方式的薄膜晶体管1的制造方法包括栅极电极形成步骤、栅极绝缘层形成步骤、半导体层形成步骤、源极/漏极电极形成步骤。以下，对各步骤进行说明。
(1)栅极电极形成步骤
首先，如图2的(a)所示，准备例如包含石英玻璃的基板2，并在基板2的表面形成栅极电极3。栅极电极3的形成方法并无特别限制，例如可通过真空蒸镀法、直流(DirectCurrent，DC)溅射法等已知的方法来形成。
(2)栅极绝缘层形成步骤
继而，如图2的(b)所示，以覆盖基板2及栅极电极3的表面的方式形成栅极绝缘层4。栅极绝缘层4的形成方法并无特别限定，可通过已知的方法来形成。
(3)半导体层形成步骤
继而，如图2的(c)～图3的(e)所示，在栅极绝缘层4上形成作为通道层的氧化物半导体层5。所述半导体层形成步骤中，通过使用等离子体溅射靶材，而在栅极绝缘层4上依次成膜所述的第一氧化物半导体膜5a、第三氧化物半导体膜5c及第二氧化物半导体膜5b，从而形成氧化物半导体层5。
(3-1)溅射装置
在所述半导体层形成步骤中，可使用如图4所示那样的溅射装置100，所述溅射装置100使用感应耦合型的等离子体P来溅射靶材T。溅射装置100包括：真空容器20；基板保持部30，在真空容器20内对基板2进行保持；靶材保持部40，在真空容器20内与基板2相向且对靶材T进行保持；多个天线50，沿由基板保持部30保持的基板2的表面排列，并产生等离子体P；高频电源60，向多个天线50施加用于在真空容器20内生成感应耦合型的等离子体P的高频；以及靶材偏置电源11，向靶材T施加靶材偏压。通过使用此种溅射装置100，可独立地进行对天线50供给的高频电压与靶材T的偏压的设定。因此，可与等离子体P的生成独立地，将偏压设定为如下程度的低电压：将等离子体中的离子引入至靶材并加以溅射的程度，且可将溅射时对靶材T施加的负的偏压设定为-1kV以上(即绝对值为1kV以下)的负电压。进而，可与等离子体P的生成独立地，在溅射中任意地变更施加至靶材T的偏压的值。将靶材(例如IGZO)T配置于溅射装置100的靶材保持部40并将基板2配置于基板保持部30来进行溅射。
(3-2)高速成膜步骤及低速成膜步骤
在本实施方式的半导体层形成步骤中，包括：高速成膜步骤，对靶材T施加规定值的负的偏压来进行溅射；以及低速成膜步骤(第一低速成膜步骤及第二低速成膜步骤)，对靶材T施加绝对值较在高速成膜步骤中施加的偏压小的负的偏压来进行溅射。如图5所示，通过变更对靶材T施加的偏压的大小，能够在高速成膜步骤中高速地成膜膜密度相对低的氧化物半导体膜，在低速成膜步骤中低速地成膜膜密度相对高的氧化物半导体膜。通过组合这些成膜步骤，变更施加于靶材T的偏压来进行溅射，从而能够有效率地形成具有与其他层的界面处的膜密度高的氧化物半导体膜的氧化物半导体层5。
(3-2-1)第一低速成膜步骤
如图2的(c)所示，首先，通过第一低速成膜步骤，在栅极绝缘层4上形成第一氧化物半导体膜5a。具体而言，将溅射装置100的真空容器20真空排气至3×10-6Torr以下后，一边以50sccm以上、200sccm以下导入溅射气体90，一边将真空容器20内的压力调整为0.5Pa以上、3.1Pa以下。然后，对多个天线50供给1kW以上、10kW以下的高频电力来生成感应耦合型的等离子体，并对其进行维持。对靶材施加直流电压脉冲来进行靶材的溅射。
此处，在第一低速成膜步骤中，自在与栅极绝缘层4的界面处形成膜密度高的氧化物半导体膜的观点出发，优选为使施加于靶材T的电压与高速成膜步骤中施加的偏压相比绝对值变小，具体而言，优选为-0.4kV以上且小于0V的负电压。再者，真空容器20内的压力、溅射气体的流量、供给至天线的电力量等偏压值以外的溅射条件可适当变更。
(3-2-2)高速成膜步骤
在第一低速成膜步骤之后，通过高速成膜步骤，如图2的(d)所示，在第一氧化物半导体膜5a上形成第三氧化物半导体膜5c。具体而言，与第一低速成膜步骤同样地使用溅射装置100来进行靶材T的溅射，由此形成第三氧化物半导体膜5c。
在所述高速成膜步骤中，自提高成膜速度的观点出发，优选为使施加于靶材T的偏压与在第一低速成膜步骤及第二低速成膜步骤中施加的偏压相比绝对值变大，具体而言为-1kV以上且小于-0.4kV的负电压。高速成膜步骤中的施加于靶材T的偏压以外的溅射条件可与第一低速成膜步骤不同，但自提高成膜速度的观点出发，优选为与第一低速成膜步骤相同。
(3-2-3)第二低速成膜步骤
在高速成膜步骤之后，通过第二低速成膜步骤，如图3的(e)所示，在第三氧化物半导体膜5c上形成第二氧化物半导体膜5b。具体而言，与第一低速成膜步骤及高速成膜步骤同样地，使用溅射装置100进行靶材T的溅射，由此形成第二氧化物半导体膜5b。
在所述第二低速成膜步骤中，自在与源极电极6及漏极电极7的界面处形成膜密度高的氧化物半导体膜的观点出发，使施加至靶材T的电压与高速成膜步骤中施加的偏压相比绝对值变小，具体而言成为-0.4kV以上且小于0V的负电压。再者，第二低速成膜步骤中施加于靶材T的偏压的值可与第一低速成膜步骤中施加于靶材T的偏压的值相同，也可不同。第二低速成膜步骤中的、施加于靶材T的偏压以外的溅射条件可与高速成膜步骤不同，但自提高成膜速度的观点出发，优选为与高速成膜步骤相同。
(3-3)溅射气体
自高效率地形成氧化物半导体层5的观点出发，在本实施方式中，优选为在高速成膜步骤及低速成膜步骤中所供给的溅射气体的组成相同，更优选为溅射气体中所含的氧气浓度以体积分率计为2vol％以下，进而优选为仅供给氩气(即，体积分率为99.999vol％以上)作为溅射气体。
(3-4)溅射时间
另外，自高效率地形成氧化物半导体层5的观点出发，在本实施方式中，优选为在低速成膜步骤中进行溅射的时间较在高速成膜步骤中进行溅射的时间短。在各低速成膜步骤中，只要以能够形成具有约10nm以上的膜厚的氧化物半导体膜的程度进行溅射即可。
(4)源极/漏极电极形成步骤
继而，如图3的(f)所示，在氧化物半导体层5上形成源极电极6及漏极电极7。源极电极6及漏极电极7的形成例如可通过使用射频(Radio Frequency，RF)磁控溅射等的已知的方法来形成。
其他
其后，如图3的(g)所示，例如可利用等离子体化学气相沉积(chemical vapordeposition，CVD)法以覆盖所形成的氧化物半导体层5、源极电极6以及漏极电极7的上表面的方式形成保护膜8。另外，视需要可在包含氧的大气压下的环境中进行热处理。
通过以上，可获得本实施方式的薄膜晶体管1。
＜3.靶材电压与膜密度及成膜速度的关系＞
使用所述本实施方式的溅射装置100，确认了施加于靶材T的偏压的大小与所成膜的氧化物半导体膜的膜密度及成膜速度的关系。
具体而言，在对溅射装置100的真空容器20进行真空排气之后，仅供给氩气作为溅射气体，将真空容器20内的压力调整为1.33Pa。然后，对多个天线50供给7kW的高频电力，生成感应耦合型的等离子体，并对其进行维持。作为靶材T使用IGZO(1114)，向靶材T施加直流电压脉冲进行溅射。一边变更施加于靶材T的偏压的大小一边进行成膜，测定各偏压下的成膜速度、以及所成膜的氧化物半导体膜的膜密度。膜密度的测定采用X射线反射率法((X-Ray Reflectivity，XRR)法、测定仪器：布鲁克(Bruker)公司D8迪斯卡沃(DISCOVER))进行。将其结果示于图6。
由图6可知，可确认到虽然越使靶材电压变大，氧化物半导体膜的成膜速度变得越大，但其膜密度变小。另一方面，可知虽然越使靶材电压变小，氧化物半导体膜的成膜速度变得越小，但其膜密度变大，接近IGZO的1114单相结晶的理论密度(6.378g/cm3)。
＜4.本实施方式的效果＞
根据如上所述那样的本实施方式的薄膜晶体管1的制造方法，由于在形成与其他层的界面的半导体形成步骤的初始阶段及最终阶段通过低速成膜步骤进行溅射，因此能够在与栅极绝缘层4之间的界面处形成膜密度高且缺陷少的第一氧化物半导体膜5a，在与源极电极6及漏极电极7以及保护膜8之间的界面处形成膜密度高且缺陷少的第二氧化物半导体膜5b。而且，在使氧化物半导体层5生长的块体阶段，由于通过高速成膜步骤进行溅射，故能够高效率地使氧化物半导体层5成长。由此，能够高效率地形成与其他层的界面处的氧缺失等缺陷少的氧化物半导体层5，从而制造具有高信赖性的薄膜晶体管1。
＜5.其他变形实施方式＞
再者，本发明并不限定于所述实施方式。
所述实施方式的薄膜晶体管1是自基板2侧依次层叠有栅极电极3、栅极绝缘层4及氧化物半导体层5的底部栅极型的薄膜晶体管，但并不限于此。在其他实施方式中，如图7所示，薄膜晶体管1也可为自基板2侧起依次层叠有氧化物半导体层5、栅极绝缘层4及栅极电极3的顶部栅极型的薄膜晶体管。
所述实施方式的制造方法在氧化物半导体层形成步骤中，隔着高速成膜步骤进行两次低速成膜步骤，但不限于此。在其他实施方式中，也可依次各进行一次高速成膜步骤及低速成膜步骤。在此种情况下，在薄膜晶体管1是底部栅极型的情况下，优选为首先进行低速成膜步骤，继而进行高速成膜步骤。另一方面，在薄膜晶体管1是顶部栅极型的情况下，优选为首先进行高速成膜步骤，继而进行低速成膜步骤。如此，能够在与栅极绝缘层4的界面处形成膜密度相对高的氧化物半导体膜。
在高速成膜步骤及低速成膜步骤中对靶材T施加的偏压的值在各步骤中可固定，也可不固定。
在所述实施方式中，为具有多个靶材保持部40的结构，但也可为具有一个靶材保持部40的结构。所述情况下，也理想的是具有多个天线50的结构，但是也可为具有一个天线50的结构。
另外，本发明并不限定于所述实施方式，在不脱离其主旨的范围内当然可进行各种变形。

Claims (6)

1.一种薄膜晶体管的制造方法，制造在基板上层叠有栅极电极、栅极绝缘层、氧化物半导体层、源极电极及漏极电极的薄膜晶体管，且
所述薄膜晶体管的制造方法包括通过使用等离子体来溅射靶材而形成所述氧化物半导体层的半导体层形成步骤，
所述半导体层形成步骤包括：
高速成膜步骤，对所述靶材施加-1kV以上且小于-0.4kV的负的偏压来进行溅射；以及
低速成膜步骤，对所述靶材施加-0.4kV以上且小于0kV的负的偏压来进行溅射，
在所述高速成膜步骤及所述低速成膜步骤中，仅供给氩气作为溅射气体来进行溅射。
2.根据权利要求1所述的薄膜晶体管的制造方法，其中在所述半导体层形成步骤中，在进行所述低速成膜步骤之后进行所述高速成膜步骤，其后进而进行所述低速成膜步骤。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，其中所述低速成膜步骤中的溅射时间较所述高速成膜步骤中的溅射时间短。
4.根据权利要求1或2所述的薄膜晶体管的制造方法，其中在所述高速成膜步骤及所述低速成膜步骤中，使用相同组成的靶材进行溅射。
5.根据权利要求1或2所述的薄膜晶体管的制造方法，其中构成氧化物半导体层的氧化物半导体为铟镓锌氧化物。
6.根据权利要求1或2所述的薄膜晶体管的制造方法，其中在所述高速成膜步骤及所述低速成膜步骤中，使用溅射装置来进行溅射，所述溅射装置包括：真空容器，进行真空排气且导入气体；基板保持部，在所述真空容器内对所述基板进行保持；靶材保持部，在所述真空容器内与所述基板相向且对所述靶材进行保持；以及多个天线，沿由所述基板保持部保持的所述基板的表面排列，并产生所述等离子体。
CN202080051447.5A 2019-07-19 2020-07-17 薄膜晶体管的制造方法 Active CN114127956B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-134117 2019-07-19
JP2019134117A JP7317282B2 (ja) 2019-07-19 2019-07-19 薄膜トランジスタの製造方法
PCT/JP2020/027970 WO2021015149A1 (ja) 2019-07-19 2020-07-17 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN114127956A CN114127956A (zh) 2022-03-01
CN114127956B true CN114127956B (zh) 2024-04-05

Family

ID=74193339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080051447.5A Active CN114127956B (zh) 2019-07-19 2020-07-17 薄膜晶体管的制造方法

Country Status (5)

Country Link
JP (1) JP7317282B2 (zh)
KR (1) KR20220024633A (zh)
CN (1) CN114127956B (zh)
TW (1) TWI747387B (zh)
WO (1) WO2021015149A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299182A (zh) * 2010-06-23 2011-12-28 周星工程股份有限公司 薄膜晶体管及其制造方法
CN103299430A (zh) * 2010-12-30 2013-09-11 周星工程股份有限公司 薄膜晶体管及其制造方法
WO2013172236A1 (ja) * 2012-05-14 2013-11-21 富士フイルム株式会社 電界効果型トランジスタの製造方法
CN106103379A (zh) * 2014-03-14 2016-11-09 住友金属矿山株式会社 氧化物烧结体、溅射靶以及使用该溅射靶而获得的氧化物半导体薄膜
WO2018225822A1 (ja) * 2017-06-07 2018-12-13 日新電機株式会社 薄膜トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5886491B2 (ja) 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299182A (zh) * 2010-06-23 2011-12-28 周星工程股份有限公司 薄膜晶体管及其制造方法
CN103299430A (zh) * 2010-12-30 2013-09-11 周星工程股份有限公司 薄膜晶体管及其制造方法
WO2013172236A1 (ja) * 2012-05-14 2013-11-21 富士フイルム株式会社 電界効果型トランジスタの製造方法
CN106103379A (zh) * 2014-03-14 2016-11-09 住友金属矿山株式会社 氧化物烧结体、溅射靶以及使用该溅射靶而获得的氧化物半导体薄膜
WO2018225822A1 (ja) * 2017-06-07 2018-12-13 日新電機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20220024633A (ko) 2022-03-03
TW202107718A (zh) 2021-02-16
TWI747387B (zh) 2021-11-21
JP2021019102A (ja) 2021-02-15
CN114127956A (zh) 2022-03-01
WO2021015149A1 (ja) 2021-01-28
JP7317282B2 (ja) 2023-07-31

Similar Documents

Publication Publication Date Title
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101930230B1 (ko) 반도체 장치를 제작하기 위한 방법
CN110709968B (zh) 薄膜晶体管的制造方法
KR20130036296A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
CN114127956B (zh) 薄膜晶体管的制造方法
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
TWI779254B (zh) 薄膜電晶體的製造方法
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
US11289331B2 (en) Methods for graphene formation using microwave surface-wave plasma on dielectric materials
WO2020262322A1 (ja) 酸化物半導体の加工方法及び薄膜トランジスタの製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
JP7247546B2 (ja) 薄膜トランジスタの製造方法
KR101275801B1 (ko) 산화물 반도체 타겟
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
CN116324019A (zh) 薄膜晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant