JP5886491B2

JP5886491B2 - 半導体装置の作製方法

Info

Publication number: JP5886491B2
Application number: JP2011246992A
Authority: JP
Inventors: 野中　裕介; 裕介野中
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-11-12
Filing date: 2011-11-11
Publication date: 2016-03-16
Anticipated expiration: 2031-11-11
Also published as: JP2012119672A

Description

本発明の一態様は、トランジスタ、若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成されるトランジスタ、若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。

チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ_３（ＺｎＯ）_ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。

特開２００７−１２３８６１号公報特開２００７−９６０５５号公報

デバイス作製工程において、酸化物半導体中に酸素欠損が生じると、その電気伝導度を変化させてしまうことがある。また、酸化物半導体中に電子供与体を形成する水素や水が混入した場合も同様である。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。

そのため、酸化物半導体を酸素過剰な状態で形成するとともに、外部から水素や水が極力混入しないデバイス構成とすることが好ましい。

したがって、本発明の一態様は、酸素過剰な酸化物半導体を再現性良く形成する方法を提供することを目的の一つとする。また、酸化物半導体中に外部から水素や水が極力混入しないデバイス構成を提供することを目的の一つとする。

本明細書で開示する本発明の一態様は、酸化物半導体を含むトランジスタの作製方法において、酸化物半導体層を酸素過剰な状態で形成する方法であり、かつ、酸化物半導体層中に水素や水などの不純物を極力混入させないデバイス構成に関する。

本明細書で開示する本発明の一態様は、絶縁表面上に下地膜を形成し、下地膜上に酸化物半導体層を形成し、酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の一部と重なるようにゲート電極層を形成する工程において、酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を９０％以上１００％以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法である。

本明細書で開示する本発明の他の一態様は、絶縁表面上に下地膜を形成し、下地膜上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に保護膜を形成する工程において、酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を９０％以上１００％以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法である。

上記下地膜、ゲート絶縁層、保護膜は、ガリウム及び亜鉛を含む金属酸化物をスパッタすることにより形成するＧａ−Ｚｎ−Ｏ膜を用いることが好ましい。該金属酸化物は、非常に緻密であり、バリア性が高い。したがって、該金属酸化物で酸化物半導体層を挟み込むことにより、酸化物半導体層への水素や水などの不純物の混入を抑えることができる。

また、上記ゲート電極層は積層であり、少なくともゲート絶縁層と接する側の層は、窒素を含むスパッタガスを用いてインジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成する窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いることが好ましい。該ゲート電極層に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いることで、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

また、本明細書で開示する本発明の他の一態様は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層と、ガリウム、及び亜鉛を含み、かつ酸化物半導体層の一方の面と接するゲート絶縁層と、インジウム、ガリウム、亜鉛、及び窒素を含み、かつゲート絶縁層を介して酸化物半導体層と重なるゲート電極層と、を有し、酸化物半導体層の他方の面が、ガリウム、及び亜鉛を含む金属酸化物に接していることを特徴とする半導体装置である。

酸素過剰な酸化物半導体を再現性良く形成する方法、及び酸化物半導体中に外部から水素や水が極力混入しないデバイス構成の提供によって、信頼性の高い半導体装置を形成することができる。

本発明の一態様のトランジスタを説明する断面図。本発明の一態様のトランジスタ、及びその作製方法を説明する断面図。本発明の一態様のトランジスタ、及びその作製方法を説明する断面図。本発明の一態様のトランジスタ、及びその作製方法を説明する断面図。本発明の一態様のトランジスタ、及びその作製方法を説明する断面図。本発明の一態様の半導体装置を説明する図、及び画素部の等価回路図。電子機器の一態様を示す図。ＥＳＲ分析結果を示すグラフ。原子配置のモデル示す図。ホール測定により求めたキャリア濃度を示すグラフ。ＸＲＤ測定結果を示すグラフ。本発明の一態様のトランジスタを説明する断面図。酸化物材料の結晶構造を説明する図。酸化物材料の結晶構造を説明する図。酸化物材料の結晶構造を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本実施の形態では、本発明の一態様における半導体装置の構造、及び作製方法について説明する。

図１は、トップゲート型のトランジスタの断面図であり、トランジスタ１２０は、絶縁表面を有する基板１００上において、下地膜１０１、酸化物半導体層１０８ａ、ソース電極層１０４ａ、ドレイン電極層１０４ｂ、ゲート絶縁層１０２、ゲート電極層１１２、及び保護膜１１０ａ、保護膜１１０ｂを含んだ構成となっている。

酸化物半導体層１０８ａに用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、かつ、電界効果移動度が高い特徴を有している。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体材料を用いたトランジスタは、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料を用いたトランジスタよりも電界効果移動度を三倍以上にすることができ、かつ、しきい値電圧を正にしやすい特徴を有している。これらの半導体材料は、本発明の一態様における半導体装置を構成するトランジスタに用いることのできる好適な材料の一つである。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_３ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）^２＋（ｂ―Ｂ）^２＋（ｃ―Ｃ）^２≦ｒ^２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。

本実施の形態では、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、その構成元素である酸素が欠損すると、欠陥準位が形成されるため、電気伝導度が変化することがある。電気伝導度の変化はトランジスタの初期特性だけでなく、長期信頼性にも大きく影響するため、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、酸素過剰の状態で形成されることが好ましい。

なお、酸素過剰のＩｎ−Ｇａ−Ｚｎ−Ｏ膜とは、膜中において、Ｉｎ、Ｇａ、またはＺｎの金属元素との結合を有さない余剰酸素を有するＩｎ−Ｇａ−Ｚｎ−Ｏ膜のことを言う。余剰酸素の有無は、ＥＳＲ（電子スピン共鳴）分析を行うことにより確認することができる。

ＥＳＲ分析では、マイクロ波の吸収の起こる磁場の値（Ｈ_０）から式ｇ＝ｈｖ／βＨ_０を用いてｇ値というパラメータが得られる。なお、ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。

図８は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を室温（３００Ｋ）、周波数９．５ＧＨｚのマイクロ波で分析したＥＳＲシグナルであり、サンプルＡは、スパッタガスの流量をアルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍとして室温で形成した膜、サンプルＢは、サンプルＡと同じスパッタガス条件として２００℃で形成した膜、サンプルＣは、スパッタガスの流量をアルゴン：酸素＝０ｓｃｃｍ：４０ｓｃｃｍ（酸素１００％）として２００℃で形成した膜である。

なお、その他の成膜条件は共通であり、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物（三井金属製）を成膜用ターゲットとして、圧力０．４Ｐａ、直流電力０．５ｋＷ（カソードサイズ１２インチφ）で、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍで成膜している。

サンプルＡでは、酸素のダングリングボンドに起因するｇ＝２．００８のシグナルが観測されており、そのスピン密度は、３．８×１０^１８ｓｐｉｎｓ／ｃｍ^３である。また、サンプルＢでは、ｇ＝２．００８のシグナルはほとんど観測されず、そのスピン密度は、測定下限以下の１．０×１０^１６ｓｐｉｎｓ／ｃｍ^３未満である。

この結果から、室温成膜したサンプルＡは、図９（Ａ）に示す原子配置モデルのような、多量の酸素のダングリングボンドが存在する準安定構造であり、加熱成膜したサンプルＢは、酸素のダングリングボンド数の少ない安定構造であると言える。つまり、成膜時に加熱をすることによって、原子配置は安定化するようになる。なお、サンプルＡを加熱することによっても、サンプルＢのようにスピン密度は低下し、原子配置が安定化することがわかっている。

一方、サンプルＣは、加熱成膜でありながらも、ｇ＝２．００８のシグナルが観測され、スピン密度が２．０×１０^１８ｓｐｉｎｓ／ｃｍ^３であり、サンプルＡとＥＳＲシグナルが類似した分析結果が得られている。本来、加熱成膜によって安定構造に成り得るはずのサンプルＣからｇ＝２．００８のシグナルが観測されるという結果は、図９（Ｂ）に示すように膜中に余剰酸素があり、その余剰酸素は孤立電子を持っていることを示唆している。つまり、スパッタガスの全流量に対する酸素流量の割合を高めることによって、酸素過剰のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成することができる。

ソース電極層１０４ａ及びドレイン電極層１０４ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、または、これらを主成分とする合金材料を用いることができる。なお、図１ではソース電極層１０４ａ及びドレイン電極層１０４ｂを単層で図示しているが、上記材料の積層であってもよい。例えば、酸化物半導体層１０８ａと接する側をチタンとしたアルミニウムとの積層などが挙げられる。

ゲート絶縁層１０２には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化アルミニウム、窒化酸化アルミニウム、または酸化ハフニウムなどの絶縁膜を用いることができる。特に酸化ガリウム亜鉛（Ｇａ−Ｚｎ−Ｏ）は非常に緻密な膜を形成することができるため、酸化物半導体層１０８ａ中への水素や水などの不純物の混入を抑制する効果が優れている。また、酸化物半導体層１０８ａにＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合は、その界面特性が良好となり、トランジスタの電気特性を向上させることができる。

なお、下地膜１０１にも上記の絶縁膜を用いることができ、酸化ガリウム亜鉛をゲート絶縁層１０２と下地膜１０１に用いた場合には、酸化物半導体層１０８ａ中への不純物混入の抑制効果を更に高めることができる。

ゲート電極層１１２には、導電膜と窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜との積層を用いることが好ましい。窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は５ｅＶ以上であり、ゲート絶縁膜と接する側に用いることでＩｎ−Ｇａ−Ｚｎ−Ｏ膜を半導体層とするトランジスタのしきい値電圧を正の値にすることができる。なお、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることもできる。

シリコン半導体を用いたトランジスタでは、主に導電型を変化させることのできる不純物元素をチャネル形成領域のシリコン半導体層に微量に添加し、ゲート電極とチャネル形成領域の半導体層との仕事関数差を調整することによって、しきい値電圧を制御する。一方、本実施の形態における酸化物半導体（ここでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）を用いたトランジスタでは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜をゲート電極とすることでチャネル形成領域との仕事関数差を調整し、しきい値電圧を制御する。具体的には、しきい値電圧を正の値とし、所謂ノーマリーオフ型のスイッチング素子を実現できる。

なお、窒素を意図的に含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ膜と窒素を意図的に含ませたものではないＩｎ−Ｇａ−Ｚｎ−Ｏ膜とは、膜質が大きく異なるものであり、本発明の一態様は、窒素を意図的に含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ膜の特性を利用するものである。

図１０は、石英基板上に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を基板温度２００℃および４００℃で成膜を行った膜厚３００ｎｍのサンプルと、該サンプルを窒素雰囲気下４５０℃、１時間の加熱処理を行ったサンプルのホール効果測定（ホール効果測定装置：ＲｅｓｉＴｅｓｔ８３００シリーズ、（株）東陽テクニカ製を使用）を行った結果である。図１０に示すグラフの縦軸はキャリア濃度を示し、横軸は成膜ガス全体に対する窒素ガスの割合を示している。成膜ガス全体に対する窒素ガスの割合が多くなるにつれて、キャリア濃度が増加し、加熱処理することによってもキャリア濃度が増加する傾向が図１０から読み取れる。この結果は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜におけるキャリアが電子であることを示しており、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のキャリアタイプはｎ型であると判別できる。

このように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に意図的に窒素を含ませることによりキャリア濃度を高くすることができ、導電層として使用することができるようになる。また、上述したように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に意図的に窒素を含ませることにより仕事関数を５ｅＶ以上とすることができ、ゲート電極として用いることで、しきい値電圧の制御をすることもできる。

また、成膜条件を基板温度４００℃、窒素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプルと、成膜条件を基板温度４００℃、酸素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプルと、をそれぞれＯＵＴＯＦＰＬＡＮＥでＸＲＤ測定を行った結果を図１１（Ａ）及び図１（Ｂ）に示す。窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、成膜直後で結晶性が高く、図１１（Ａ）に示すように鋭いピークが確認できる。また、酸素ガスのみで成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜に比べて結晶性が低いことが分かる。このように成膜直後でＩｎ−Ｇａ−Ｚｎ−Ｏ膜と窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、大きく膜質が異なっている。

なお、図１において、ゲート電極層１１２は、積層されたそれぞれの導電層の端面が連続して斜面を形成するように例示してあるが、図１２に示すように、積層されたそれぞれの導電層の端面が連続せず、段差を形成するようにしても良い。この場合、ゲート絶縁層と接する側の導電層の幅を広く、ゲート絶縁層の接しない側の導電層の幅を狭く形成する。このゲート電極層の形状は、他の実施の形態に示す図１とは異なる構造のトランジスタについても適用することができる。

保護膜１１０ａ及び保護膜１１０ｂは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で、または積層して形成することができる。なお、本実施の形態では保護膜１１０ａ、及び保護膜１１０ｂの２層構造とする例を示したが、単層構造としてもよい。

以下、図２（Ａ）乃至図２（Ｅ）を用い、基板上に本発明の一態様であるトランジスタを作製する工程を説明する。

まず、基板１００上に下地膜１０１を形成する（図２（Ａ）参照）。

基板１００は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１００は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。

下地膜１０１は、スパッタ法を用いて５０ｎｍ以上６００ｎｍ以下の膜厚で、酸化ガリウム亜鉛（Ｇａ−Ｚｎ−Ｏ）膜を形成する。例えば、ガリウム、及び亜鉛を含む金属酸化物、代表的には酸化ガリウム亜鉛（Ｇａ_２Ｏ_３：ＺｎＯ＝１：１、または５：１［ｍｏｌ数比］）を成膜用のターゲットとし、アルゴンなどの希ガス、希ガス及び酸素、または酸素を用いて該ターゲットをスパッタすることにより酸化ガリウム亜鉛膜を形成することができる。

下地膜１０１は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。下地膜１０１の膜厚を厚くすることで、後に行われる加熱処理における下地膜１０１の酸素放出量を増加させることができると共に、その増加によって下地膜１０１及び後に形成される酸化物半導体膜との界面における欠陥を低減することができる。

なお、下地膜１０１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、または酸化ハフニウムなどの絶縁膜を用いることもできる。

また、アルカリ金属などの不純物を含むガラス基板を用いる場合、半導体層やゲート絶縁層へのアルカリ金属の侵入防止のため、下地膜１０１と基板１００との間に窒化物絶縁層を設けても良い。該窒化物絶縁層としては、窒化シリコン膜、窒化アルミニウム膜などがあり、ＰＣＶＤ法またはスパッタ法で形成することができる。リチウム（Ｌｉ）やナトリウム（Ｎａ）などのアルカリ金属は、トランジスタ特性を劣化させる要因となるため、基板１００から侵入させないようにすることが好ましい。

次いで、下地膜１０１上に酸化物半導体膜１０８をスパッタ法により形成する（図２（Ｂ）参照）。酸化物半導体膜１０８は、成膜用ターゲットにＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１または１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２００℃以上４５０℃以下、圧力０．４Ｐａ、直流（ＤＣ）電力０．５ｋＷ（カソードサイズ１２インチφ）とし、スパッタガスに酸素のみ、または希ガス及び酸素を用いて形成することができる。該希ガスとしては、代表的にはアルゴンを用いるが、ネオン、クリプトン、またはキセノンを用いても良い。

また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（ｍｏｌ数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。

また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の形成には、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。

ここで、スパッタガスの全流量に対する酸素流量の割合は、９０％以上１００％以下、好ましくは９５％以上１００％以下、更に好ましくは１００％とする。スパッタガスの全流量に対する酸素流量の割合を高めることで、酸素過剰のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成することができ、酸素欠損の起こりにくい膜とすることができる。

また、上記スパッタガスには、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。なお、酸化物半導体膜１０８を成膜する処理室の圧力を０．４Ｐａ以下とすることで、酸化物半導体膜１０８の表面及び膜中への、アルカリ金属、水素等の不純物の混入を低減することができる。また、酸化物半導体膜１０８を成膜する処理室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることで、成膜途中における酸化物半導体膜１０８への、アルカリ金属、水素、水、水酸基または水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素、水、水酸基または水素化物等の不純物の逆流を低減することができる。

また、酸化物半導体膜１０８を成膜するためのターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜１０８に混入するアルカリ金属、水素、水、水酸基または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜１０８において、リチウムの濃度を５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、ナトリウムの濃度を５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、さらに好ましくは１×１０^１５／ｃｍ^３以下、カリウムの濃度を５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とすることができる。

アルカリ金属、及びアルカリ土類金属は結晶性酸化物半導体膜にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する酸化物絶縁層に拡散し、Ｎａ^＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化、例えば、ノーマリーオン化（しきい値電圧の負へのシフト）や、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。したがって、結晶性酸化物半導体膜中の水素の濃度が５×１０^１９／ｃｍ^３以下、特に５×１０^１８／ｃｍ^３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。

以上の条件により、酸化物半導体膜を形成することで、アルカリ金属の濃度が５×１０^１６ａｔｏｍｓ／ｃｍ^３以下、水素の濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下とした、不純物を極めて低減した酸素過剰な状態の酸化物半導体膜１０８を形成することができる。

なお、こうして得られた酸化物半導体膜１０８は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

ＣＡＡＣ−ＯＳ膜は、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。

このようなＣＡＡＣ−ＯＳ膜の例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。

ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図１３乃至図１５を用いて詳細に説明する。なお、特に断りがない限り、図１３乃至図１５は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１３において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。

図１３（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１３（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１３（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１３（Ａ）に示す小グループは電荷が０である。

図１３（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１３（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１３（Ｂ）に示す構造をとりうる。図１３（Ｂ）に示す小グループは電荷が０である。

図１３（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１３（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１３（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１３（Ｃ）に示す小グループは電荷が０である。

図１３（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１３（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１３（Ｄ）に示す小グループは電荷が＋１となる。

図１３（Ｅ）に、２個のＺｎを含む小グループを示す。図１３（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１３（Ｅ）に示す小グループは電荷が−１となる。

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。

ここで、これらの小グループ同士が結合する規則について説明する。図１３（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１３（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。図１３（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向に近接する４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向に近接する４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するＯは４配位なので、Ｏの下方向にある近接金属原子の数と、Ｏの上方向にある近接金属原子の数の和は４になる。したがって金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。

これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。

図１４（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１４（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１４（Ｃ）は、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。

図１４（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１４（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１４（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。

図１４（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。

ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。したがって、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１３（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。

具体的には、図１４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ_２ＳｎＺｎ_３Ｏ_８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ_２ＳｎＺｎ_２Ｏ_７（ＺｎＯ）_ｍ（ｍは０または自然数。）とする組成式で表すことができる。

また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。

例えば、図１５（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。

図１５（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。

図１５（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１５（Ｃ）は、図１５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。

ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１５（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。

次いで、酸化物半導体膜１０８の形成後に、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で第１の加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この第１の加熱処理は、酸化物半導体膜中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気に切り替える加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。

次いで、酸化物半導体膜１０８を加工して島状の酸化物半導体層１０８ａを形成する。酸化物半導体膜１０８の加工は、所望の形状のマスクを酸化物半導体膜１０８上に形成した後、酸化物半導体膜１０８をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。

なお、酸化物半導体膜１０８のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。

次いで、酸化物半導体層１０８ａ上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、該導電膜を加工して、ソース電極層１０４ａ及びドレイン電極層１０４ｂを形成する（図２（Ｃ）参照）。ソース電極層１０４ａ及びドレイン電極層１０４ｂは、スパッタ法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層で、または積層して形成することができる。

次いで、酸化物半導体層１０８ａの一部と接し、かつ、ソース電極層１０４ａ及びドレイン電極層１０４ｂを覆うようにゲート絶縁層１０２を形成する（図２（Ｄ）参照）。ゲート絶縁層１０２には、下地膜１０１と同様の材料を用いることができる。本実施の形態では、ゲート絶縁層１０２として、下地膜１０１と同じ酸化ガリウム亜鉛を用い、膜厚は１０ｎｍ以上２００ｎｍ以下とする。

ここで、ゲート絶縁層１０２の形成後に第２の加熱処理を行っても良い。第２の加熱処理の条件は、不活性雰囲気、酸素雰囲気、または酸素と窒素の混合雰囲気下で、２００℃以上４００℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって、ゲート絶縁層１０２から酸化物半導体層１０８ａへの酸素供給が行われ、酸素欠損が補填される。その結果、トランジスタのしきい値電圧の経時変化を小さくすることができる。

次いで、ゲート絶縁層１０２上にゲート電極層となる導電膜の積層を形成する。本実施の形態において、該導電膜の積層の一つに、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。成膜条件は、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝２：２：１［ｍｏｌ数比］の酸化物ターゲット（三井金属製）を用い、基板とターゲットの間の距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、圧力０．４Ｐａ以上０．６Ｐａ以下、アルゴンガス流量０ｓｃｃｍ以上１７５ｓｃｃｍ以下、窒素ガス流量２５ｓｃｃｍ以上２００ｓｃｃｍ以下、直流電力１ｋＷ以上５ｋＷ以下（カソードサイズ１２インチφ）、基板温度８０℃以上４５０℃未満とする。

上記条件において形成した窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。なお、スパッタガスを窒素ガスのみ（流量４０ｓｃｃｍ）として成膜した場合、単膜での仕事関数が５．６ｅＶの窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を得ることができる。このような窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜をゲート電極層に用いることでトランジスタのしきい値電圧を正の値にすることができる。

また、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、加熱処理を行ってもよい。ただし、ゲート電極層を他の金属材料などとの積層で形成する場合は、該金属材料が変質しない温度で加熱処理を行う。例えば、積層する材料にアルミニウムを用いる場合は３８０℃以下、銅を用いる場合は４５０℃以下で加熱処理を行うことが好ましい。

なお、積層のゲート電極層を構成する他の導電膜には、低抵抗な導電膜、具体的にはアルミニウム膜や銅膜、またはこれらの膜にチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた合金膜を用いることが好ましい。なお、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ゲート絶縁層と接する側に形成する。

また、上記低抵抗の導電層と窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の間に、バリア層として機能する窒化金属膜、例えば窒化チタン、窒化タンタル、窒化タングステン、窒化モリブデン、窒化クロムなどを設けても良い。

次いで、フォトリソグラフィ工程、及びエッチング工程によりゲート電極層１１２を形成する。ゲート電極層１１２は、ゲート絶縁層１０２を介して酸化物半導体層１０８ａの一部と重なるように形成する。

次いで、ゲート電極層１１２及びゲート絶縁層１０２を覆う保護膜１１０ａ、保護膜１１０ｂを形成する（図２（Ｅ）参照）。

保護膜１１０ａ及び保護膜１１０ｂは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、またはこれらの混合材料を用いて単層で、または積層して形成することができる。

本実施の形態では、保護膜１１０ａとしてスパッタ法で得られる３００ｎｍの酸化シリコン膜を用い、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。その後、水分の侵入防止や、アルカリ金属の侵入防止のため、保護膜１１０ｂとしてスパッタ法で得られる窒化シリコン膜を形成する。リチウム（Ｌｉ）やナトリウム（Ｎａ）などのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層１０８ａ中に２×１０^１６／ｃｍ^３以下、好ましくは、１×１０^１５／ｃｍ^３以下の濃度とする。

以上の工程でトップゲート型のトランジスタ１２０が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。

なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。

（実施の形態２）
本実施の形態では、実施の形態１と一部異なる工程例を図３を用いて説明する。なお、図３において、図２と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、実施の形態１で説明したトランジスタの各構成要素と同じ材料を用いるものとする。

図３（Ｄ）は、トップゲート型のトランジスタの断面図であり、トランジスタ１３０は、絶縁表面を有する基板１００上において、下地膜１０１、ソース電極層１０４ａ、ドレイン電極層１０４ｂ、酸化物半導体層１０８ａ、ゲート絶縁層１０２、ゲート電極層１１２、保護膜１１０ａ、保護膜１１０ｂを含んだ構成となっている。

以下、図３（Ａ）乃至図３（Ｄ）を用い、基板上にトランジスタ１３０を作製する工程を説明する。

まず、基板１００上に下地膜１０１を形成する。

次いで、下地膜１０１上にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層１０４ａおよびドレイン電極層１０４ｂを形成する（図３（Ａ）参照）。

次いで、ソース電極層１０４ａ及びドレイン電極層１０４ｂ上に酸化物半導体膜１０８を形成する（図３（Ｂ）参照）。

次いで、必要に応じて加熱処理を行う。加熱処理は、水素及び水分をほとんど含まない雰囲気（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気）下において、２００℃以上４５０℃以下の温度で行う。

次いで、酸化物半導体膜１０８を加工して島状の酸化物半導体層１０８ａを形成する。なお、酸化物半導体膜１０８を島状に加工しない構成とすることもできる。

次いで、酸化物半導体層１０８ａ上に、ゲート絶縁層１０２を形成する（図３（Ｃ）参照）。

次いで、ゲート絶縁層１０２上に導電膜を形成した後、フォトリソグラフィ工程及びエッチング工程により、ゲート電極層１１２を形成する。ゲート電極層１１２は、ゲート絶縁層１０２を介して酸化物半導体層１０８ａの一部と重なるように形成する。

次いで、ゲート電極層１１２及びゲート絶縁層１０２を覆う保護膜１１０ａ、保護膜１１０ｂを形成する（図３（Ｄ）参照）。

以上の工程でトップゲート型のトランジスタ１３０が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。

なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。
（実施の形態３）
本実施の形態では、実施の形態１と一部異なる工程例を図４を用いて説明する。なお、図４において、図１と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、別途説明の無い限り、実施の形態１で説明したトランジスタの各構成要素と同じ材料を用いるものとする。

図４（Ｆ）は、ボトムゲート型のトランジスタ１４０の断面図であり、トランジスタ１４０は、絶縁表面を有する基板１００上において、下地膜１０１、ゲート電極層１１２、ゲート絶縁層１０２、ソース電極層１０４ａ、ドレイン電極層１０４ｂ、酸化物半導体層１０８ａ、保護膜１１０ａ、保護膜１１０ｂを含んだ構成となっている。

以下、図４（Ａ）乃至図４（Ｆ）を用い、基板上にトランジスタ１４０を作製する工程を説明する。

まず、基板１００上に下地膜１０１を形成する。

次いで、下地膜１０１上に導電膜を形成した後、フォトリソグラフィ工程及びエッチング工程によりゲート電極層１１２を形成する（図４（Ａ）参照）。

次いで、ゲート電極層１１２上に、ゲート絶縁層１０２を形成する（図４（Ｂ）参照）。

次いで、ゲート絶縁層１０２上にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層１０４ａ及びドレイン電極層１０４ｂを形成する（図４（Ｃ）参照）。

次いで、ソース電極層１０４ａ及びドレイン電極層１０４ｂ上に酸化物半導体膜１０８を形成する（図４（Ｄ）参照）。

次いで、酸化物半導体膜１０８を加工して島状の酸化物半導体層１０８ａを形成する（図４（Ｅ）参照）。

酸化物半導体膜１０８の加工は、所望の形状のマスクを酸化物半導体膜１０８上に形成した後、酸化物半導体膜１０８をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。

次いで、酸化物半導体層１０８ａ、ソース電極層１０４ａ、及びドレイン電極層１０４ｂを覆う保護膜１１０ａ、保護膜１１０ｂを形成する（図４（Ｆ）参照）。なお、本実施の形態において保護膜１１０ａには、酸化ガリウム亜鉛を用いる。

また、保護膜１１０ａの成膜後、または保護膜１１０ｂの成膜後には、加熱処理を行うことが好ましい。加熱処理によって、保護膜１１０ａから酸化物半導体層１０８ａへの酸素供給が行われる。加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、２００℃以上４００℃以下とする。また、この加熱処理の加熱時間は１分以上２４時間以下とする。

以上の工程でボトムゲート型のトランジスタ１４０が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。

（実施の形態４）
本実施の形態では、実施の形態３と一部異なる工程例を図５を用いて説明する。なお、図５において、図３と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、別途説明の無い限り、実施の形態１で説明したトランジスタの各構成要素と同じ材料を用いるものとする。

図５（Ｅ）は、ボトムゲート型のトランジスタ１５０の断面図であり、トランジスタ１５０は、絶縁表面を有する基板１００上において、下地膜１０１、ゲート電極層１１２、ゲート絶縁層１０２、酸化物半導体層１０８ａ、ソース電極層１０４ａ、ドレイン電極層１０４ｂ、保護膜１１０ａ、保護膜１１０ｂを含んだ構成となっている。

以下、図５（Ａ）乃至図５（Ｅ）を用い、基板上にトランジスタ１５０を作製する工程を説明する。

まず、基板１００上に下地膜１０１を形成する。

次いで、下地膜１０１上に導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極層１１２を形成する（図５（Ａ）参照）。

次いで、ゲート電極層１１２上に、ゲート絶縁層１０２を形成する（図５（Ｂ）参照）。

次いで、ゲート絶縁層１０２上に酸化物半導体膜１０８を形成する（図５（Ｃ）参照）。

次いで、酸化物半導体膜１０８を加工して島状の酸化物半導体層１０８ａを形成する（図５（Ｄ）参照）。

次いで、酸化物半導体層１０８ａ上にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、該導電膜を加工して、ソース電極層１０４ａ及びドレイン電極層１０４ｂを形成する。

なお、該導電膜を形成する前にゲート電極層１１２と重なるように酸化物半導体層１０８ａ上に絶縁性を有する保護膜を設けてもよい。保護膜を設けることによって、該導電膜の加工時のダメージから酸化物半導体層１０８ａを保護することができる。なお、該保護膜を設けない構成のチャネルエッチ型、該保護膜を設ける構成をチャネル保護型ともいう。

次いで、酸化物半導体層１０８ａ、ソース電極層１０４ａ、及びドレイン電極層１０４ｂを覆う保護膜１１０ａ、保護膜１１０ｂを形成する（図５（Ｅ）参照）。なお、本実施の形態において保護膜１１０ａには、酸化ガリウム亜鉛を用いる。

以上の工程でボトムゲート型のトランジスタ１５０が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。

（実施の形態５）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する例について以下に説明する。

画素部に配置するトランジスタは、実施の形態１乃至４のいずれか一つに従って形成する。また、実施の形態１乃至４に示すトランジスタはｎチャネル型であるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。

アクティブマトリクス型表示装置の一例を図６（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板５３００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。

図６（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

また、画素部の回路構成の一例を図６（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの画素構造を示す。

この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトランジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。

トランジスタ６２８のゲート配線６０２と、トランジスタ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層６１６は、トランジスタ６２８とトランジスタ６２９で共通に用いられている。トランジスタ６２８とトランジスタ６２９は実施の形態１乃至５のいずれか一のトランジスタを適宜用いることができる。

トランジスタ６２８またはトランジスタ６２９と電気的に接続する第１の画素電極層と第２の画素電極層の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる第１の画素電極層の外側を囲むように第２の画素電極層が形成されている。第１の画素電極層と第２の画素電極層に印加する電圧のタイミングを、トランジスタ６２８及びトランジスタ６２９により異ならせることで、液晶の配向を制御している。トランジスタ６２８はゲート配線６０２と接続し、トランジスタ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、トランジスタ６２８とトランジスタ６２９の動作タイミングを異ならせることができる。

また、容量配線６９０と、誘電体として機能するゲート絶縁層と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成する。

第１の画素電極層と液晶層と対向電極層が重なり合うことで、第１の液晶素子６５１が形成されている。また、第２の画素電極層と液晶層と対向電極層が重なり合うことで、第２の液晶素子６５２が形成されている。また、一画素に第１の液晶素子６５１と第２の液晶素子６５２が設けられたマルチドメイン構造である。

なお、図６（Ｂ）に示す画素構成は、これに限定されない。例えば、図６（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。

また、画素部の回路構成の他の一例を図６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図６（Ｃ）は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１は、ゲート電極層が走査線６４０６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線６４０５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ６４０２のゲート電極層に接続されている。駆動用トランジスタ６４０２は、ゲート電極層が容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲート電極層には、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２を線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲート電極層にかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のしきい値電圧）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図６（Ｃ）と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲート電極層に発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のしきい値電圧以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図６（Ｃ）に示す画素構成は、これに限定されない。例えば、図６（Ｃ）に示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。

（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。

図７（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチパネルとして構成してもよい。実施の形態１で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。

図１０（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図７（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図７（Ｂ）は、携帯音楽プレイヤーであり、本体３０２１には表示部３０２３と、耳に装着するための固定部３０２２と、スピーカー、操作ボタン３０２４、外部メモリスロット３０２５等が設けられている。実施の形態１乃至４で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部３０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。

さらに、図７（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。

図７（Ｃ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。実施の形態１乃至４で示したトランジスタを表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。

また、表示パネル２８０２はタッチパネルを備えており、図７（Ｃ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態１乃至４に示したトランジスタの酸化物半導体層１０８ａの膜厚を２μｍ以上５０μｍ以下とすることで形成することができる。

表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図７（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２８０８は、充電ケーブルまたはＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図７（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１乃至４で示したトランジスタを表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表示部９６０３に映し出すことも可能である。

１００基板
１０１下地膜
１０２ゲート絶縁層
１０４ａソース電極層
１０４ｂドレイン電極層
１０８酸化物半導体膜
１０８ａ酸化物半導体層
１１０ａ保護膜
１１０ｂ保護膜
１１２ゲート電極層
１２０トランジスタ
１３０トランジスタ
１４０トランジスタ
１５０トランジスタ
６０２ゲート配線
６０３ゲート配線
６１６ドレイン電極層
６２８トランジスタ
６２９トランジスタ
６５１液晶素子
６５２液晶素子
６９０容量配線
２８００筐体
２８０１筐体
２８０２表示パネル
２８０３スピーカー
２８０４マイクロフォン
２８０５操作キー
２８０６ポインティングデバイス
２８０７カメラ
２８０８外部接続端子
２８１０太陽電池
２８１１外部メモリスロット
３００１本体
３００２筐体
３００３ａ表示部
３００３ｂ表示部
３００４キーボードボタン
３０２１本体
３０２２固定部
３０２３表示部
３０２４操作ボタン
３０２５外部メモリスロット
５３００基板
５３０１画素部
５３０２走査線駆動回路
５３０３走査線駆動回路
５３０４信号線駆動回路
６４００画素
６４０１スイッチング用トランジスタ
６４０２駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
９６００テレビジョン装置
９６０１筐体
９６０２記憶媒体再生録画部
９６０３表示部
９６０４外部接続端子
９６０５スタンド
９６０６外部メモリ

Claims

絶縁表面上に第１の酸化物層を形成し、
前記第１の酸化物層上に酸化物半導体層を形成し、
前記酸化物半導体層の一部と接する、ソース電極層及びドレイン電極層を形成し、
前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に第２の酸化物層を形成し、
前記第２の酸化物層上に前記酸化物半導体層の一部と重なるようにゲート電極層を形成する工程において、
前記第１の酸化物層は、ガリウム及び亜鉛を含む金属酸化物をスパッタすることにより形成し、
前記第２の酸化物層は、ガリウム及び亜鉛を含む金属酸化物をスパッタすることにより形成し、
前記酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を９０％以上１００％以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成する半導体装置の作製方法であって、
前記第１の酸化物層と前記第２の酸化物層とは、同じ材料によって形成され、
前記第２の酸化物層を前記第１の酸化物層と接するように形成して、前記第１の酸化物層と前記第２の酸化物層とによって前記酸化物半導体層を封ずることを特徴とする半導体装置の作製方法。
請求項１において、
前記ゲート電極層は積層であり、前記第２の酸化物層と接する側の層は、窒素を含むスパッタガスを用いて、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法。
請求項１において、
前記ゲート電極層は第１の層と第２の層とを有し、
前記第１の層は、前記第２の酸化物層と接し、
前記第２の層は、前記第１の層上に設けられ、
前記第１の層の幅は、前記第２の層の幅よりも大きく、
前記第１の層は、窒素を含むスパッタガスを用いて、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法。