JP7317282B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP7317282B2 JP7317282B2 JP2019134117A JP2019134117A JP7317282B2 JP 7317282 B2 JP7317282 B2 JP 7317282B2 JP 2019134117 A JP2019134117 A JP 2019134117A JP 2019134117 A JP2019134117 A JP 2019134117A JP 7317282 B2 JP7317282 B2 JP 7317282B2
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- speed
- oxide semiconductor
- low
- speed film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 91
- 239000010409 thin film Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010408 film Substances 0.000 claims description 115
- 239000004065 semiconductor Substances 0.000 claims description 108
- 238000004544 sputter deposition Methods 0.000 claims description 78
- 230000015572 biosynthetic process Effects 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 91
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Al-Nd Chemical class 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、薄膜トランジスタの製造方法に関するものである。特に、プラズマを用いてターゲットをスパッタリングして酸化物半導体層を形成する薄膜トランジスタの製造方法に関するものである。
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）の酸化物半導体をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。このような酸化物半導体層を有する薄膜トランジスタの製造工程においては、酸化物半導体層中、特に他層との界面に酸素欠損等の欠陥が多く存在すると、その電気伝導度が変化し、薄膜トランジスタの電気的特性を劣化する恐れがある。そのため酸化物半導体層中の酸素欠損等の欠陥を低減するべく、従来種々の試みが行われている。
例えば特許文献１には、スパッタリングガスの全流量に対する酸素流量の割合を９０％以上１００％以下としてターゲットたる金属酸化物をスパッタリングすることで、酸素過剰な状態の酸化物半導体層を形成し、該酸化物半導体層を緻密な金属酸化物で覆う構成とすることで、酸素過剰な酸化物半導体層を有する薄膜トランジスタを得る方法が開示されている。
しかし、特許文献１に開示される方法は、スパッタリングガスとして高濃度の酸素ガスを用いているため、ターゲットの表面近傍に生成されるプラズマの密度が低下する。そのため、スパッタ率が低下して酸化物半導体層を効率よく形成することができないという問題がある。
本発明はこのような問題に鑑みてなされたものであり、他層との界面における酸素欠損等の欠陥が少ない酸化物半導体層を効率よく形成できる薄膜トランジスタの製造方法を提供することを主たる課題とするものである。
すなわち本発明の薄膜トランジスタの製造方法は、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とが基板上に積層された薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより前記酸化物半導体層を形成する半導体層形成工程を含み、前記半導体層形成工程が、所定の値のバイアス電圧を前記ターゲットに印加してスパッタリングを行う高速成膜工程と、前記所定の値よりも絶対値が小さいバイアス電圧を前記ターゲットに印加してスパッタリングを行う低速成膜工程と、を含むことを特徴とする。
高速成膜工程において、低速成膜工程よりも絶対値が大きなバイアス電圧を印加してスパッタリングを行うことで、低速成膜工程よりも成膜される酸化物半導体の膜密度が低くなるものの、より大きな成膜速度で酸化物半導体を成膜することができる。一方低速成膜工程において、高速成膜工程よりも絶対値が小さなバイアス電圧を印加してスパッタリングを行うことで、高速成膜工程よりも成膜速度が小さくなるものの、より緻密で膜密度が高い酸化物半導体を成膜することができる。
本発明の製造方法によれば、半導体層形成工程においてこの高速成膜工程と低速成膜工程とを組み合わせることで、例えば酸化物半導体層の厚みを成長させる段階（バルク段階）では高速成膜工程によりスパッタリングを行い、ゲート絶縁層等の他層との界面を形成する段階では低速成膜工程に切り替えてスパッタリングを行うことで、他層との界面における膜密度が高く欠陥が少ない酸化物半導体層を効率よく形成することができる。これにより、界面の欠損密度を低下させることができるため、高い信頼性を有する優れた薄膜トランジスタを製造することができる。
本発明の製造方法によれば、半導体層形成工程においてこの高速成膜工程と低速成膜工程とを組み合わせることで、例えば酸化物半導体層の厚みを成長させる段階（バルク段階）では高速成膜工程によりスパッタリングを行い、ゲート絶縁層等の他層との界面を形成する段階では低速成膜工程に切り替えてスパッタリングを行うことで、他層との界面における膜密度が高く欠陥が少ない酸化物半導体層を効率よく形成することができる。これにより、界面の欠損密度を低下させることができるため、高い信頼性を有する優れた薄膜トランジスタを製造することができる。
前記半導体層形成工程において、前記低速成膜工程を行った後に前記高速成膜工程を行い、その後更に前記低速成膜工程を行うことが好ましい。
このようにすれば、酸化物半導体層が他層との間で形成する全ての界面において膜密度を高くすることができるので、より電気的特性に優れた薄膜トランジスタを製造することができる。
このようにすれば、酸化物半導体層が他層との間で形成する全ての界面において膜密度を高くすることができるので、より電気的特性に優れた薄膜トランジスタを製造することができる。
前記低速成膜工程におけるスパッタリング時間は、前記高速成膜工程におけるスパッタリング時間よりも短いことが好ましい。
このようにすれば、低速成膜工程よりも成膜速度が大きい高速成膜工程を長くすることで、より効率的に酸化物半導体層を形成することができる。
このようにすれば、低速成膜工程よりも成膜速度が大きい高速成膜工程を長くすることで、より効率的に酸化物半導体層を形成することができる。
前記高速成膜工程及び前記低速成膜工程において、同一組成のターゲットを用いてスパッタリングを行うことが好ましい。
このようにすれば、半導体層形成工程の途中でターゲットを交換する必要がないので、より効率的に酸化物半導体層を形成することができる。
このようにすれば、半導体層形成工程の途中でターゲットを交換する必要がないので、より効率的に酸化物半導体層を形成することができる。
前記高速成膜工程及び前記低速成膜工程において、同一組成のスパッタリングガスを供給してスパッタリングを行うことが好ましい。
このようにすれば、半導体層形成工程の途中でスパッタリングガスを交換する必要がないので、
より効率的に酸化物半導体層を形成することができる。
このようにすれば、半導体層形成工程の途中でスパッタリングガスを交換する必要がないので、
より効率的に酸化物半導体層を形成することができる。
前記高速成膜工程及び前記低速成膜工程において、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行うことが好ましい。
このようにすれば、アルゴンガスに加えて酸素ガス等を供給する場合に比べて成膜速度を速くすることができ、より効率的に酸化物半導体層を形成することができる。なお、“スパッタリングガスとしてアルゴンガスのみを供給する”とは、供給するスパッタリングガスにおけるアルゴンガスの濃度が９９．９９９９％以上であることを意味する。
このようにすれば、アルゴンガスに加えて酸素ガス等を供給する場合に比べて成膜速度を速くすることができ、より効率的に酸化物半導体層を形成することができる。なお、“スパッタリングガスとしてアルゴンガスのみを供給する”とは、供給するスパッタリングガスにおけるアルゴンガスの濃度が９９．９９９９％以上であることを意味する。
前記半導体層形成工程において、前記高速成膜工程は－１ｋＶ以上－０．４ｋＶ未満の負のバイアス電圧を前記ターゲットに印加してスパッタリングを行い、前記低速成膜工程は、－０．４ｋＶ以上０ｋＶ未満の負のバイアス電圧を前記ターゲットに印加してスパッタリングを行うことが好ましい。
このようにすれば、ターゲットに印加するバイアス電圧の絶対値が１ｋＶ以下と小さいので、酸素が脱離したスパッタ粒子の生成を抑制できる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、より膜密度が高いより高品質の酸化物半導体層を形成することができる。
このようにすれば、ターゲットに印加するバイアス電圧の絶対値が１ｋＶ以下と小さいので、酸素が脱離したスパッタ粒子の生成を抑制できる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、より膜密度が高いより高品質の酸化物半導体層を形成することができる。
酸化物半導体層を構成する酸化物半導体の具体的態様として、ＩＧＺＯを挙げることができる。
前記高速成膜工程及び前記低速成膜工程において、真空排気され且つガスが導入される真空容器と、前記真空容器内において基板を保持する基板保持部と、前記真空容器内において前記基板と対向して前記ターゲットを保持するターゲット保持部と、前記基板保持部に保持された前記基板の表面に沿って配列され、前記プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いてスパッタリングを行うことが好ましい。
このようなスパッタリング装置を用いることにより、アンテナに供給する高周波電圧とターゲットに印加するバイアス電圧との設定を独立して行うことができるので、プラズマの生成とは独立してターゲットに印加するバイアス電圧の値を変更できるので、スパッタリング中に高速成膜工程と低速成膜工程とを任意に変更することができる。また、プラズマの生成とは独立して、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を－１ｋＶ以上の小さな値に設定することが可能になる。
このようなスパッタリング装置を用いることにより、アンテナに供給する高周波電圧とターゲットに印加するバイアス電圧との設定を独立して行うことができるので、プラズマの生成とは独立してターゲットに印加するバイアス電圧の値を変更できるので、スパッタリング中に高速成膜工程と低速成膜工程とを任意に変更することができる。また、プラズマの生成とは独立して、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を－１ｋＶ以上の小さな値に設定することが可能になる。
このように構成した本発明によれば、他層との界面における酸素欠損等の欠陥が少ない酸化物半導体層を効率よく形成できる薄膜トランジスタの製造方法を提供することができる。
以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層たる酸化物半導体層５と、ソース電極６及びドレイン電極７とを有しており、基板２側からこの順に配置（形成）されている。以下、各部について詳述する。
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層たる酸化物半導体層５と、ソース電極６及びドレイン電極７とを有しており、基板２側からこの順に配置（形成）されている。以下、各部について詳述する。
基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。
ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
ゲート絶縁層４の上には酸化物半導体層５が配置されている。
酸化物半導体層５は、Ｉｎを含む酸化物を主成分とする非晶質（アモルファス）の酸化物半導体から構成されている。Ｉｎを含む酸化物とは、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等の酸化物である。なお、酸化物半導体層５が非晶質の酸化物半導体であることは、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）であれば、上記したＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍に急峻なピークが現れないことにより確認できる。
酸化物半導体層５は、膜密度の異なる複数（ここでは３つ）の膜が積層して構成されている。具体的には酸化物半導体層５は、ゲート絶縁層４との界面を形成する第１酸化物半導体膜５ａと、ソース電極６及びドレイン電極７との界面を形成する第２酸化物半導体膜５ｂと、第１酸化物半導体膜５ａと第２酸化物半導体膜５ｂとの間に配置された第３酸化物半導体膜５ｃとを含む。第１酸化物半導体膜５ａ及び第２酸化物半導体膜５ｂの膜密度は、第３酸化物半導体５ｃの膜密度よりも高くなっている。第３酸化物半導体膜５ｃの膜厚は、第１酸化物半導体膜５ａ及び第２酸化物半導体膜５ｂのそれぞれの膜厚よりも大きくなるように構成している。
酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６及びドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。例えばゲート電極２と同様の材料により構成されてもよく、異なる材料により構成されてもよい。ソース電極６及びドレイン電極７は、金属や導電性酸化物の単層構造から構成されてもよく、２層以上の積層構造から構成されてもよい。
酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護膜８が配置されていてもよい。保護膜８は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）等によって構成されてもよい。
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２及び図３を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程を含む。以下、各工程について説明する。
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２及び図３を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程を含む。以下、各工程について説明する。
（１）ゲート電極形成工程
まず図２（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
まず図２（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
（２）ゲート絶縁層形成工程
次に、図２（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
次に、図２（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
（３）半導体層形成工程
次に、図２（ｃ）～図３（ｅ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。この半導体層形成工程では、プラズマを用いてターゲットをスパッタリングすることにより、前記した第１酸化物半導体膜５ａ、第３酸化物半導体膜５ｃ及び第２酸化物半導体膜５ｂを、ゲート絶縁層４上に順に成膜して、酸化物半導体層５を形成する。
次に、図２（ｃ）～図３（ｅ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。この半導体層形成工程では、プラズマを用いてターゲットをスパッタリングすることにより、前記した第１酸化物半導体膜５ａ、第３酸化物半導体膜５ｃ及び第２酸化物半導体膜５ｂを、ゲート絶縁層４上に順に成膜して、酸化物半導体層５を形成する。
（３－１）スパッタリング装置
この半導体層形成工程では、図４に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングするスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０と、ターゲットＴにターゲットバイアス電圧を印加するターゲットバイアス電源１１とを備える。このようなスパッタリング装置１００を使用することにより、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができる。そのため、プラズマＰの生成とは独立して、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を－１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。さらには、プラズマＰの生成とは独立して、ターゲットＴに印加するバイアス電圧の値をスパッタリング中に任意に変更することができる。スパッタリング装置１００のターゲット保持部４０にターゲット（例えばＩＧＺＯ）Ｔを配置し、基板保持部３０に基板２を配置してスパッタリングが行われる。
この半導体層形成工程では、図４に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングするスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０と、ターゲットＴにターゲットバイアス電圧を印加するターゲットバイアス電源１１とを備える。このようなスパッタリング装置１００を使用することにより、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができる。そのため、プラズマＰの生成とは独立して、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を－１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。さらには、プラズマＰの生成とは独立して、ターゲットＴに印加するバイアス電圧の値をスパッタリング中に任意に変更することができる。スパッタリング装置１００のターゲット保持部４０にターゲット（例えばＩＧＺＯ）Ｔを配置し、基板保持部３０に基板２を配置してスパッタリングが行われる。
（３－２）高速成膜工程及び低速成膜工程
本実施形態の半導体層形成工程では、所定の値の負のバイアス電圧をターゲットＴに印加してスパッタリングを行う高速成膜工程と、高速成膜工程において印加するバイアス電圧よりも絶対値が小さい負のバイアス電圧をターゲットＴに印加してスパッタリングを行う低速成膜工程（第１低速成膜工程及び第２低速成膜工程）とを含んでいる。図５に示すように、ターゲットＴに印加するバイアス電圧の大きさを変更することで、高速成膜工程では相対的に膜密度が低い酸化物半導体膜を高速で成膜し、低速成膜工程では相対的に膜密度が高い酸化物半導体膜を低速で成膜することができる。これらの成膜工程を組み合わせることにより、ターゲットＴに印加するバイアス電圧を変更してスパッタリングを行うことで、他層との界面における膜密度が高い酸化物半導体膜を有する酸化物半導体層５を効率的に形成することができる。
本実施形態の半導体層形成工程では、所定の値の負のバイアス電圧をターゲットＴに印加してスパッタリングを行う高速成膜工程と、高速成膜工程において印加するバイアス電圧よりも絶対値が小さい負のバイアス電圧をターゲットＴに印加してスパッタリングを行う低速成膜工程（第１低速成膜工程及び第２低速成膜工程）とを含んでいる。図５に示すように、ターゲットＴに印加するバイアス電圧の大きさを変更することで、高速成膜工程では相対的に膜密度が低い酸化物半導体膜を高速で成膜し、低速成膜工程では相対的に膜密度が高い酸化物半導体膜を低速で成膜することができる。これらの成膜工程を組み合わせることにより、ターゲットＴに印加するバイアス電圧を変更してスパッタリングを行うことで、他層との界面における膜密度が高い酸化物半導体膜を有する酸化物半導体層５を効率的に形成することができる。
（３－２－１）第１低速成膜工程
まず第１低速成膜工程により、図２（ｃ）に示すように、ゲート絶縁層４上に第１酸化物半導体膜５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後、５０ｓｃｃｍ以上２００ｓｃｃｍ以下でスパッタリングガス９０を導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下に調整する。そして複数のアンテナ５０に１ｋＷ以上１０ｋＷ以下の高周波電力を供給し、誘導結合型のプラズマを生成し、これを維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。
まず第１低速成膜工程により、図２（ｃ）に示すように、ゲート絶縁層４上に第１酸化物半導体膜５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後、５０ｓｃｃｍ以上２００ｓｃｃｍ以下でスパッタリングガス９０を導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下に調整する。そして複数のアンテナ５０に１ｋＷ以上１０ｋＷ以下の高周波電力を供給し、誘導結合型のプラズマを生成し、これを維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。
ここで第１低速成膜工程では、ゲート絶縁層４との界面において膜密度が高い酸化物半導体膜を形成する観点から、ターゲットＴに印加する電圧を高速成膜工程において印加するバイアス電圧よりも絶対値が小さくなるようにし、具体的には－０．４ｋＶ以上０Ｖ未満の負電圧とすることが好ましい。なお、真空容器２０内の圧力、スパッタリングガスの流量、アンテナに供給する電力量等のバイアス電圧値以外のスパッタリング条件は適宜変更されてもよい。
（３－２－２）高速成膜工程
第１低速成膜工程の後、高速成膜工程により、図２（ｄ）に示すように第１酸化物半導体膜５ａの上に第３酸化物半導体膜５ｃを形成する。具体的には、第１低速成膜工程と同様に、スパッタリング装置１００を用いてターゲットＴのスパッタリングを行うことにより第３酸化物半導体膜５ｃを形成する。
第１低速成膜工程の後、高速成膜工程により、図２（ｄ）に示すように第１酸化物半導体膜５ａの上に第３酸化物半導体膜５ｃを形成する。具体的には、第１低速成膜工程と同様に、スパッタリング装置１００を用いてターゲットＴのスパッタリングを行うことにより第３酸化物半導体膜５ｃを形成する。
この高速成膜工程では、成膜速度を向上させる観点から、ターゲットＴに印加するバイアス電圧を、第１低速成膜工程及び第２低速成膜工程おいて印加するバイアス電圧よりも絶対値が大きくなるようにし、具体的には－１ｋＶ以上－０．４ｋＶ未満の負電圧とすることが好ましい。高速成膜工程における、ターゲットＴに印加するバイアス電圧以外のスパッタリング条件は、第１低速成膜工程と異なっていてもよいが、成膜速度を向上させる観点から第１低速成膜工程と同じであることが好ましい。
（３－２－３）第２低速成膜工程
高速成膜工程の後、第２低速成膜工程により、図３（ｅ）に示すように、第３酸化物半導体膜５ｃ上に第２酸化物半導体膜５ｂを形成する。具体的には、第１低速成膜工程及び高速成膜工程と同様に、スパッタリング装置１００を用いてターゲットＴのスパッタリングを行うことにより第２酸化物半導体膜５ｂを形成する。
高速成膜工程の後、第２低速成膜工程により、図３（ｅ）に示すように、第３酸化物半導体膜５ｃ上に第２酸化物半導体膜５ｂを形成する。具体的には、第１低速成膜工程及び高速成膜工程と同様に、スパッタリング装置１００を用いてターゲットＴのスパッタリングを行うことにより第２酸化物半導体膜５ｂを形成する。
この第２低速成膜工程では、ソース電極６及びドレイン電極７との界面において膜密度が高い酸化物半導体膜を形成する観点から、ターゲットＴに印加する電圧を高速成膜工程において印加するバイアス電圧よりも絶対値が小さくなるようにし、具体的には－０．４ｋＶ以上０Ｖ未満の負電圧とする。なお第２低速成膜工程においてターゲットＴに印加するバイアス電圧の値は、第１低速成膜工程においてターゲットＴに印加するバイアス電圧の値と同じでもよく、異なっていてもよい。第２低速成膜工程における、ターゲットＴに印加するバイアス電圧以外のスパッタリング条件は、高速成膜工程と異なっていてもよいが、成膜速度を向上させる観点から高速成膜工程と同じであることが好ましい。
（３－３）スパッタリングガス
酸化物半導体層５を効率よく形成する観点から、本実施形態では高速成膜工程及び低速成膜工程において供給するスパッタリングガスの組成が同一であることが好ましく、スパッタリングガスに含まれる酸素ガス濃度は体積分率で２ｖоｌ％以下であることがより好ましく、スパッタリングガスとしてアルゴンガスのみ（すなわち、体積分率が９９．９９９ｖоｌ％以上）が供給されることが更に好ましい。
酸化物半導体層５を効率よく形成する観点から、本実施形態では高速成膜工程及び低速成膜工程において供給するスパッタリングガスの組成が同一であることが好ましく、スパッタリングガスに含まれる酸素ガス濃度は体積分率で２ｖоｌ％以下であることがより好ましく、スパッタリングガスとしてアルゴンガスのみ（すなわち、体積分率が９９．９９９ｖоｌ％以上）が供給されることが更に好ましい。
（３－４）スパッタリング時間
また酸化物半導体層５を効率よく形成する観点から、本実施形態では低速成膜工程においてスパッタリングを行う時間は、高速成膜工程においてスパッタリングを行う時間よりも短くすることが好ましい。各低速成膜工程では、約１０ｎｍ以上の膜厚を有する酸化物半導体膜を形成できる程度にスパッタリングを行えばよい。
また酸化物半導体層５を効率よく形成する観点から、本実施形態では低速成膜工程においてスパッタリングを行う時間は、高速成膜工程においてスパッタリングを行う時間よりも短くすることが好ましい。各低速成膜工程では、約１０ｎｍ以上の膜厚を有する酸化物半導体膜を形成できる程度にスパッタリングを行えばよい。
（４）ソース・ドレイン電極形成工程
次に、図３（ｆ）に示すように、酸化物半導体層５の上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。
次に、図３（ｆ）に示すように、酸化物半導体層５の上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。
（５）その他
その後、図３（ｇ）に示すように、形成された酸化物半導体層５、ソース電極６及びドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜８を形成してよい。また必要に応じて、酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。
その後、図３（ｇ）に示すように、形成された酸化物半導体層５、ソース電極６及びドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜８を形成してよい。また必要に応じて、酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜３．ターゲット電圧と、膜密度及び成膜速度との関係＞
上記した本実施形態のスパッタリング装置１００を用いて、ターゲットＴに印加するバイアス電圧の大きさと、成膜される酸化物半導体膜の膜密度及び成膜速度との関係を確認した。
上記した本実施形態のスパッタリング装置１００を用いて、ターゲットＴに印加するバイアス電圧の大きさと、成膜される酸化物半導体膜の膜密度及び成膜速度との関係を確認した。
具体的には、スパッタリング装置１００の真空容器２０を真空排気した後、スパッタリングガスとしてアルゴンガスのみを供給して、真空容器内２０内の圧力を１．３３Ｐａに調整した。そして複数のアンテナ５０に７ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成し、これを維持した。ターゲットＴとしてＩＧＺＯ（１１１４）を使用し、ターゲットＴに直流電圧パルスを印加してスパッタリングを行った。ターゲットＴに印加するバイアス電圧の大きさを変更しながら成膜を行い、各バイアス電圧における成膜速度、及び成膜した酸化物半導体膜の膜密度を測定した。膜密度の測定は、Ｘ線反射率法（ＸＲＲ法、測定機器：Ｂｒｕｋｅｒ社 Ｄ８ ＤＩＳＣＯＶＥＲ）により行った。その結果を図６に示す。
図６から分かるように、ターゲット電圧を大きくするほど、酸化物半導体膜の成膜速度が大きくなるものの、その膜密度が小さくなることを確認できた。一方で、ターゲット電圧を小さくするほど、酸化物半導体膜の成膜速度が小さくなるものの、その膜密度が大きくなり、ＩＧＺＯの１１１４単相結晶の理論密度（６．３７８ｇ／ｃｍ３）に近づくことが分かった。
＜４．本実施形態の効果＞
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、他層との界面を形成する半導体形成工程の初期段階と最終段階において低速成膜工程によりスパッタリングを行うので、ゲート絶縁層４との間の界面に膜密度が高く欠陥が少ない第１酸化物半導体膜５ａを成膜し、ソース電極６及びドレイン電極７並びに保護膜８との間の界面に膜密度が高く欠陥が少ない第２酸化物半導体膜５ｂを成膜することができる。そして酸化物半導体層５を成長させるバルク段階では、高速成膜工程によりスパッタリングを行うので、酸化物半導体層５を効率よく成長させることができる。これにより、他層との界面における酸素欠損等の欠陥が少ない酸化物半導体層５を効率よく形成し、高い信頼性を有する薄膜トランジスタ１を製造することができる。
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、他層との界面を形成する半導体形成工程の初期段階と最終段階において低速成膜工程によりスパッタリングを行うので、ゲート絶縁層４との間の界面に膜密度が高く欠陥が少ない第１酸化物半導体膜５ａを成膜し、ソース電極６及びドレイン電極７並びに保護膜８との間の界面に膜密度が高く欠陥が少ない第２酸化物半導体膜５ｂを成膜することができる。そして酸化物半導体層５を成長させるバルク段階では、高速成膜工程によりスパッタリングを行うので、酸化物半導体層５を効率よく成長させることができる。これにより、他層との界面における酸素欠損等の欠陥が少ない酸化物半導体層５を効率よく形成し、高い信頼性を有する薄膜トランジスタ１を製造することができる。
＜５．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
なお、本発明は前記実施形態に限られるものではない。
前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及び酸化物半導体層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、薄膜トランジスタ１は、図７に示すように、酸化物半導体層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。
前記実施形態の製造方法は、酸化物半導体層形成工程において、高速成膜工程を挟んで低速成膜工程を２度行うものであったがこれに限らない。他の実施形態では、高速成膜工程と低速成膜工程とを順に１度ずつ行ってもよい。この場合、薄膜トランジスタ１がボトムゲート型の場合には、まず低速成膜工程を行い、次いで高速成膜工程を行うことが好ましい。一方、薄膜トランジスタ１がトップゲート型の場合には、まず高速成膜工程を行い、次いで低速成膜工程を行うことが好ましい。このようにすれば、膜密度が相対的に高い酸化物半導体膜をゲート絶縁層４との界面に形成することができる。
高速成膜工程及び低速成膜工程においてターゲットＴに印加するバイアス電圧の値は、各工程において一定でもよいし、一定でなくてもよい。
前記実施形態では、複数のターゲット保持部４０を有する構成であったが、１つのターゲット保持部４０を有する構成であってもよい。この場合であっても、複数のアンテナ５０を有する構成が望ましいが、１つのアンテナ５０を有する構成であってもよい。
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・酸化物半導体層
６ ・・・ソース電極
７ ・・・ドレイン電極
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・酸化物半導体層
６ ・・・ソース電極
７ ・・・ドレイン電極
Claims (9)
- ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とが基板上に積層された薄膜トランジスタの製造方法であって、
プラズマを用いてターゲットをスパッタリングすることにより前記酸化物半導体層を形成する半導体層形成工程を含み、
前記半導体層形成工程が、
所定の値のバイアス電圧を前記ターゲットに印加してスパッタリングを行う高速成膜工程と、
前記所定の値よりも絶対値が小さいバイアス電圧を前記ターゲットに印加してスパッタリングを行う低速成膜工程と、
を含む、薄膜トランジスタの製造方法。 - 前記半導体層形成工程において、前記低速成膜工程を行った後に前記高速成膜工程を行い、その後更に前記低速成膜工程を行う、請求項１に記載の薄膜トランジスタの製造方法。
- 前記低速成膜工程におけるスパッタリング時間は、前記高速成膜工程におけるスパッタリング時間よりも短い請求項１又は２に記載の薄膜トランジスタの製造方法。
- 前記高速成膜工程及び前記低速成膜工程において、同一組成のターゲットを用いてスパッタリングを行う請求項１～３のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記高速成膜工程及び前記低速成膜工程において、同一組成のスパッタリングガスを供給してスパッタリングを行う請求項１～４のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記高速成膜工程及び前記低速成膜工程において、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う請求項５に記載の薄膜トランジスタの製造方法。
- 前記高速成膜工程は－１ｋＶ以上－０．４ｋＶ未満の負のバイアス電圧を前記ターゲットに印加してスパッタリングを行い、
前記低速成膜工程は－０．４ｋＶ以上０ｋＶ未満の負のバイアス電圧を前記ターゲットに印加してスパッタリングを行う、請求項１～６のいずれか１項に記載の薄膜トランジスタの製造方法。 - 酸化物半導体層を構成する酸化物半導体がＩＧＺＯである請求項１～７のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記高速成膜工程及び前記低速成膜工程において、真空排気され且つガスが導入される真空容器と、前記真空容器内において基板を保持する基板保持部と、前記真空容器内において前記基板と対向して前記ターゲットを保持するターゲット保持部と、前記基板保持部に保持された前記基板の表面に沿って配列され、前記プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いてスパッタリングを行う請求項１～８のいずれか１項に記載の薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019134117A JP7317282B2 (ja) | 2019-07-19 | 2019-07-19 | 薄膜トランジスタの製造方法 |
| KR1020227001596A KR20220024633A (ko) | 2019-07-19 | 2020-07-17 | 박막 트랜지스터의 제조 방법 |
| CN202080051447.5A CN114127956B (zh) | 2019-07-19 | 2020-07-17 | 薄膜晶体管的制造方法 |
| PCT/JP2020/027970 WO2021015149A1 (ja) | 2019-07-19 | 2020-07-17 | 薄膜トランジスタの製造方法 |
| TW109124431A TWI747387B (zh) | 2019-07-19 | 2020-07-20 | 薄膜電晶體的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019134117A JP7317282B2 (ja) | 2019-07-19 | 2019-07-19 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021019102A JP2021019102A (ja) | 2021-02-15 |
| JP7317282B2 true JP7317282B2 (ja) | 2023-07-31 |
Family
ID=74193339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019134117A Active JP7317282B2 (ja) | 2019-07-19 | 2019-07-19 | 薄膜トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7317282B2 (ja) |
| KR (1) | KR20220024633A (ja) |
| CN (1) | CN114127956B (ja) |
| TW (1) | TWI747387B (ja) |
| WO (1) | WO2021015149A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187506A (ja) | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2013239521A (ja) | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 電界効果型トランジスタの製造方法 |
| WO2018225822A1 (ja) | 2017-06-07 | 2018-12-13 | 日新電機株式会社 | 薄膜トランジスタの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110139394A (ko) * | 2010-06-23 | 2011-12-29 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| WO2012029612A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and method for manufacturing semiconductor device |
| JP5886491B2 (ja) | 2010-11-12 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2014507794A (ja) * | 2010-12-30 | 2014-03-27 | ジュスン エンジニアリング カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
| WO2013168748A1 (ja) * | 2012-05-09 | 2013-11-14 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
| JP6269814B2 (ja) * | 2014-03-14 | 2018-01-31 | 住友金属鉱山株式会社 | 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜 |
-
2019
- 2019-07-19 JP JP2019134117A patent/JP7317282B2/ja active Active
-
2020
- 2020-07-17 CN CN202080051447.5A patent/CN114127956B/zh active Active
- 2020-07-17 WO PCT/JP2020/027970 patent/WO2021015149A1/ja active Application Filing
- 2020-07-17 KR KR1020227001596A patent/KR20220024633A/ko not_active Application Discontinuation
- 2020-07-20 TW TW109124431A patent/TWI747387B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187506A (ja) | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2013239521A (ja) | 2012-05-14 | 2013-11-28 | Fujifilm Corp | 電界効果型トランジスタの製造方法 |
| WO2018225822A1 (ja) | 2017-06-07 | 2018-12-13 | 日新電機株式会社 | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220024633A (ko) | 2022-03-03 |
| TW202107718A (zh) | 2021-02-16 |
| TWI747387B (zh) | 2021-11-21 |
| JP2021019102A (ja) | 2021-02-15 |
| CN114127956B (zh) | 2024-04-05 |
| CN114127956A (zh) | 2022-03-01 |
| WO2021015149A1 (ja) | 2021-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6002088B2 (ja) | 薄膜トランジスタ | |
| TWI508227B (zh) | Wiring construction and sputtering target | |
| WO2012091126A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP6068232B2 (ja) | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット | |
| KR20080076747A (ko) | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 | |
| KR20130135847A (ko) | 반도체 장치의 제작 방법 | |
| KR20130036296A (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터 | |
| KR20210016859A (ko) | 전이금속 칼코게나이드 박막의 형성방법 | |
| JP7317282B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5645737B2 (ja) | 薄膜トランジスタ構造および表示装置 | |
| WO2016035554A1 (ja) | 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット | |
| TWI779254B (zh) | 薄膜電晶體的製造方法 | |
| WO2022130913A1 (ja) | 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 | |
| JP7247546B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2020262322A1 (ja) | 酸化物半導体の加工方法及び薄膜トランジスタの製造方法 | |
| WO2022202100A1 (ja) | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 | |
| JP2021190590A (ja) | 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 | |
| JP7373428B2 (ja) | 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット | |
| KR20080076698A (ko) | 산화물 반도체 타겟 | |
| JP2022097012A (ja) | 薄膜トランジスタの製造方法 | |
| JP2014082424A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230628 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7317282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |