JP2022097012A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2022097012A
JP2022097012A JP2020210352A JP2020210352A JP2022097012A JP 2022097012 A JP2022097012 A JP 2022097012A JP 2020210352 A JP2020210352 A JP 2020210352A JP 2020210352 A JP2020210352 A JP 2020210352A JP 2022097012 A JP2022097012 A JP 2022097012A
Authority
JP
Japan
Prior art keywords
insulating layer
gas
thin film
film transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020210352A
Other languages
English (en)
Inventor
敏彦 酒井
Toshihiko Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2020210352A priority Critical patent/JP2022097012A/ja
Priority to PCT/JP2021/042788 priority patent/WO2022130912A1/ja
Priority to KR1020237009288A priority patent/KR20230051692A/ko
Priority to CN202180063924.4A priority patent/CN116324019A/zh
Priority to TW110145562A priority patent/TWI801019B/zh
Publication of JP2022097012A publication Critical patent/JP2022097012A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低温プロセスにおいて良好な固定電荷密度の絶縁層を形成できる薄膜トランジスタの製造方法を提供する。【解決手段】薄膜トランジスタ１の製造方法であって、半導体層５の表面に対して、窒素及び酸素を含む混合ガスをプロセスガスとして用いてプラズマ処理を行うプラズマ処理工程と、ＳｉＦ４、窒素、酸素及び水素を含む混合ガスをプロセスガスとして用いて、プラズマＣＶＤ法により、前記プラズマ処理後の半導体層の上に絶縁層（保護層８）を形成する絶縁層形成工程と、を備える。【選択図】図１

Description

本発明は、薄膜トランジスタの製造方法に関するものである。
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）の酸化物半導体を半導体層（チャネル層）に用いた薄膜トランジスタの開発が活発に行われている。この薄膜トランジスタでは、半導体層の周辺には、シリコン膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯｘ）等からなる保護層やゲート絶縁層等の各種絶縁層が形成されている。例えば、特許文献１には、ＳｉＣｌ４ガスとＳｉＦ４ガスと酸素ガスとを含む混合ガスをプロセスガスとして用いたプラズマＣＶＤ法により、フッ素含有シリコン膜からなる絶縁層を半導体層の上に形成するものが記載されている。
特開２０１８－１９５６１０号公報
しかしながら、特許文献１に開示される製造方法は、３００℃程度の低温プロセスにより絶縁層を成膜するので、絶縁層中の正の固定電荷密度が高くなることで、薄膜トランジスタの閾値電圧が負の方向へシフトし、信頼性が低下する恐れがある。
本発明はこのような問題に鑑みてなされたものであり、低温プロセスでも良好な固定電荷密度の絶縁層を形成できる薄膜トランジスタの製造方法を提供することを主たる課題とするものである。
すなわち本発明の薄膜トランジスタの製造方法は、半導体層の表面に対して、窒素及び酸素を含む混合ガスをプロセスガスとして用いてプラズマ処理を行うプラズマ処理工程と、ＳｉＦ４、窒素、酸素及び水素を含む混合ガスをプロセスガスとして用いて、プラズマＣＶＤ法により、前記プラズマ処理後の半導体層の上に絶縁層を形成する絶縁層形成工程とを備えることを特徴とする。
このような製造方法であれば、半導体層の表面をプラズマ処理して活性化させた後で絶縁層を形成するので、例えば３００℃以下の低温プロセスにおいても、良好な固定電荷密度の絶縁層を形成することができる。これによりゲート閾値電圧が高く、信頼性に優れた薄膜トランジスタを製造することができる。
前記絶縁層の具体的態様としてはフッ素含有シリコン酸窒化膜が挙げられる。
絶縁層形成工程で形成される絶縁層は固定電荷密度が３×１０１１ｃｍ－２以下であることが好ましい。
前記プラズマ処理工程において供給する酸素ガスの流量が多いと、半導体層の表面が酸化しすぎて、良好な固定電荷密度の絶縁層が得られない恐れがある。そのため、前記プラズマ処理工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合が７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることがさらに好ましい。
また、前記プラズマ処理工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合と、前記絶縁層形成工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合とが同一であることが好ましい。
このようにすれば、プラズマ処理工程と絶縁層形成工程での窒素ガスと酸素ガスの流量割合が同じであるので、プラズマ処理工程で発生させたプラズマを安定的に維持した状態で絶縁層形成工程に移行することができる。これによりタクトタイムを短くでき、製造コストを低減できる。またプラズマを安定的に維持した状態で絶縁層形成工程に移行できるので、半導体層と絶縁層との界面へのＳｉＦ４ガス等のプロセスガスの物理的な吸着を抑制でき、より密着性が高い良質な界面を得ることができる。
本発明の効果をより顕著に奏する態様としては、前記プラズマ処理工程及び前記絶縁層形成工程を３００℃以下で行うものが挙げられる。
このような低温であれば、樹脂等の融点が低い基板を用いた薄膜トランジスタを製造することができる。本発明の製造方法によれば、このような低温処理においても良好な固定電荷密度の絶縁層を備える薄膜トランジスタを製造できる。
前記半導体層の具体的態様として、Ｉｎ－Ｇａ－Ｚｎ－Ｏにより構成されているものが挙げられる。
このように構成した本発明によれば、低温プロセスでも良好な固定電荷密度の絶縁層を形成できる薄膜トランジスタの製造方法を提供することができる。
本実施形態のボトムゲート型の薄膜トランジスタの構成を模式的に示す図。 同実施形態の薄膜トランジスタの製造工程を模式的に示す図。 同実施形態の薄膜トランジスタのプラズマ処理工程で用いられるプラズマ処理装置の構成を模式的に示す図。 他の実施形態のトップゲート型の薄膜トランジスタの構成を模式的に示す図。 実験例におけるプラズマ処理と固定電荷密度との関係を示すグラフ。
以下に、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法について説明する。
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、半導体層５と、ソース電極６及びドレイン電極７と、保護層８とを有しており、基板２側からこの順に形成されている。なおこの実施形態では、保護層８が特許請求の範囲でいう“絶縁層”に相当する。以下、各部について詳述する。
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）等の樹脂材料やガラス材料によって構成されてよい。
ゲート電極３は、薄膜トランジスタ１に印加されるゲート電圧によって半導体層５中のキャリア密度を制御するものである。このゲート電極３は、高い導電性を有する任意の材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。
ゲート絶縁層４は高い絶縁性を有する任意の絶縁材料から構成されており、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
半導体層（チャネル層）５は、ソース電極６とドレイン電極７間を流れる電流を通過させるものである。本実施形態の半導体層５は、酸化物半導体からなるものであり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。半導体層５を構成する材料の具体例としては、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。この半導体層５は非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態の半導体層５は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
ソース電極６及びドレイン電極７は、半導体層５の表面を部分的に覆うように、互いに離間して形成されている。ソース電極６及びドレイン電極７は、ゲート電極３と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極６及びドレイン電極７は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。
保護層（パッシベーション層）８は、ソース電極６とドレイン電極７の間から露出する半導体層５の表面（チャネル領域）を覆って保護するものであり、絶縁性の材料により構成されたものである。保護層８は、少なくとも半導体層５の表面に接触して設けられている。本実施形態の保護層８は、ソース電極６及びドレイン電極７の表面を更に覆うように設けられている。
具体的にこの保護層８は、フッ素含有シリコン酸窒化膜（ＳｉＯＮ：Ｆ）により構成されている。このフッ素含有シリコン酸窒化膜は、固定電荷密度が３×１０１１ｃｍ－２以下であることが好ましく、１×１０１１ｃｍ－２以下であることがより好ましい。
なお保護層８の上には、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等からなる第２の保護層が、必要に応じて更に設けられてもよい。
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程、プラズマ処理工程及び保護層形成工程を含む。なおこの実施形態では、保護層形成工程が特許請求の範囲でいう“絶縁層形成工程”に相当する。以下、各工程について説明する。
（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えばＰＥＴ等の樹脂材料からなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法等の既知の方法により形成してよい。
（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
（３）半導体層形成工程
次に、図２の（ｃ）に示すように、ゲート絶縁層４上に半導体層５を形成する。この半導体層５は、既知の方法により形成してよい。例えば、誘導結合型のプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより半導体層５を形成してよい。なおこれに限らず、他の方法により酸化物半導体からなる半導体層５を形成してもよい。
（４）ソース・ドレイン電極形成工程
次に、図２の（ｄ）に示すように、半導体層５上にソース電極６及びドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。ソース電極６及びドレイン電極７は、半導体層５の表面上で互いに離間し、半導体層５の表面の一部を露出させるように形成される。
（５）プラズマ処理工程
次に、半導体層５の表面に保護層８を形成する前に、半導体層５の表面に対してプラズマ処理（成膜前処理）を行う。具体的にこのプラズマ処理は、図３に例示するような誘導結合型のプラズマ処理装置１００を用いて行われる。具体的にプラズマ処理装置１００は、真空排気され且つプロセスガスＧが導入される処理室１０が内側に形成された真空容器２０と、処理室１０の外部に設けられたアンテナ３０と、アンテナ３０に高周波（１３．５６ＭＨｚ）を印加する高周波電源４０とを備えている。高周波電源４０からアンテナ３０に高周波を印加すると、アンテナ３０から発生した高周波磁場が処理室１０内に形成されることで誘導電界が発生し、これにより誘導結合型のプラズマＰが生成される。
具体的にこの工程では、少なくとも窒素ガスと酸素ガスとを含む混合ガスをプロセスガスとして処理室１０内に供給し、この状態でアンテナ３０に高周波を印加して誘導結合型のプラズマを生じさせる。ここで供給するプロセスガスは、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合（Ｎ２／Ｎ２＋Ｏ２）が、７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることがさらに好ましい。窒素ガスの流量割合が大きいほど、後で形成する保護層８中の固定電荷密度を小さくできるので好ましい。またこの工程は、基板温度を１５０℃以上３００℃以下の低温で行うことが好ましい。プラズマ処理を行う処理時間は特に限定されないが、保護層８中の固定電荷密度をより小さくする観点から１５秒以上４５秒以下が好ましい。その他、ＲＦパワー、成膜時圧力、プロセスガスの絶対量等は適宜設定されてよい。
（６）保護層形成工程
プラズマ処理工程の後、図２の（ｅ）に示すように、ソース電極６及びドレイン電極７の間から露出する半導体層５の表面を覆うように保護層８を形成する。この保護層８の形成は、例えば前記したプラズマＣＶＤ装置１００を用いてプラズマＣＶＤ法（化学気相成長法）を用いて行われる。ここでは、プラズマ処理工程においてプラズマＣＶＤ装置１００の処理室１０内に生成したプラズマを維持した状態で保護層形成工程に移行するようにしている。
具体的にこの保護層形成工程では、プロセスガスとして、ＳｉＦ４（四フッ化ケイ素）ガス、窒素ガス、酸素ガス及び水素ガスを含む混合ガスを処理室１０内に供給し、この状態でアンテナ３０に高周波を印加して誘導結合型のプラズマを生じさせる。供給するプロセスガスにおいて、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合（Ｎ２／Ｎ２＋Ｏ２）は特に限定されないが、例えば前記したプラズマ処理工程における流量割合と略同一であることが好ましい。またこの工程は、基板温度を１５０℃以上３００℃以下の低温で行うことが好ましい。その他、ＲＦパワー、成膜時圧力、プロセスガスの絶対量等は適宜設定されてよい。
必要に応じて、保護層８の上に、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等からなる第２の保護層を成膜してもよい。この保護層の成膜は、保護層８と同様に、プラズマＣＶＤ装置を用いて行うことができる。
（７）熱処理工程
必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜３．本実施形態の効果＞
このように構成した本実施形態の薄膜トランジスタ１の製造方法であれば、半導体層を形成した後、プラズマ処理工程において半導体層５の表面をプラズマ処理して活性化させ、その状態で保護層８を形成するので、３００℃以下の低温プロセスであっても、良好な固定電荷密度の保護層８を形成することができる。これによりゲート閾値電圧が高く、信頼性に優れた薄膜トランジスタ１を製造することができる。
また、プラズマ処理工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合と、保護層形成工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合とが同一であるので、プラズマ処理工程で発生させたプラズマを安定的に維持した状態で保護層形成工程に移行することができる。これによりタクトタイムを短くでき、製造コストを低減できる。またプラズマを安定的に維持した状態で保護層形成工程に移行できるので、半導体層５と保護層８との界面へのＳｉＦ４ガス等のプロセスガスの物理的な吸着を抑制でき、より密着性が高い良質な界面を得ることができる。
＜４．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及び半導体層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、図４に示すように、薄膜トランジスタ１は、半導体層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。この場合には、半導体層５上に積層されるゲート絶縁層４が特許請求の範囲でいう“絶縁層”に相当する。この場合、ゲート絶縁層４は、フッ素含有シリコン酸窒化膜（ＳｉＯＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等により構成されるのが好ましく、その固定電荷密度が３×１０１１ｃｍ－２以下であることが好ましい。
また薄膜トランジスタ１がトップゲート型である場合、その製造方法は、前記した半導体層形成工程、ソース・ドレイン電極形成工程、プラズマ処理工程、ゲート絶縁層形成工程及びゲート電極形成工程をこの順に行うことで行われる。この場合には、ゲート絶縁層形成工程が特許請求の範囲でいう“絶縁層形成工程”に相当する。
そのためこの実施形態では、ゲート絶縁層形成工程は、ＳｉＦ４（四フッ化ケイ素）ガス、窒素ガス、酸素ガス及び水素ガスの混合ガスをプロセスガスとして用いて、プラズマＣＶＤ法により行われる。具体的な方法は、前記した保護層形成工程と同様である。
前記実施形態では、半導体層５は酸化物半導体からなるものであったが、これに限らない。他の実施形態は、半導体層５は、例えばアモルファスＳｉや多結晶Ｓｉ等、任意の半導体材料により構成されてもよい。
前記実施形態では、保護層８はフッ素含有シリコン酸窒化膜であったがこれに限らない。他の実施形態では、保護層８はフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等の絶縁材料からなる膜であってもよい。
また、前記実施形態では、半導体層形成工程及びソース・ドレイン電極形成工程を行った後にプラズマ処理工程を行っていたが、これに限らない。他の実施形態では、半導体層形成工程の後、ソース・ドレイン電極形成工程の前にプラズマ処理工程を行ってもよい。
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
＜半導体層へのプラズマ処理と固定電荷密度との関係性＞
絶縁層の成膜前の半導体層の表面へのプラズマ処理と、成膜した絶縁層の固定電荷密度との関係性を評価した。
（サンプル作製）
具体的にこの実施例では、前記したプラズマＣＶＤ装置を用いてｎ型のＳｉ基板の表面をプラズマ処理した後、シリコン基板表面に、フッ素含有シリコン酸窒化膜をプラズマＣＶＤ法により成膜し、その後大気雰囲気の下２５０℃で６０分間熱処理を行うことで、複数のＭＩＳ構造のサンプルを作製した。
いずれのサンプルも、シリコン基板へのプラズマ処理は、Ｇ４基板サイズ（６８０×８８０ｍｍ）のプラズマ処理装置を用いて、プロセスガスとして窒素と酸素とを含む混合ガスを供給し、ＲＦパワー：０．４７Ｗ／ｃｍ２、成膜時の圧力：６Ｐａ、設定温度：２００℃の条件で行った。ここで、作製するサンプル毎に、プラズマ処理の時間（０～１２０秒）と、窒素ガス及び酸素ガスの合計流量に対する窒素ガスの流量の割合（０％、９６．７％）とを変更した。またいずれのサンプルも、プラズマ処理後の絶縁層の成膜処理を、プラズマＣＶＤ装置を用いて、原料ガスとしてＳｉＦ４、Ｎ２、Ｏ２及びＨ２の混合ガスを用い、ＲＦパワー：０．７１Ｗ／ｃｍ２、成膜時の圧力：６Ｐａ、設定温度：２００℃、ガス流量：ＳｉＦ４／Ｎ２／Ｏ２／Ｈ２＝２００／１１６０／４０／３６０ｓｃｃｍ、の条件で行った。
（固定電荷密度の測定）
次に作製した各サンプルの固定電荷密度を測定した。具体的には、フッ素含有シリコン酸窒化膜およびＳｉ基板それぞれにコンタクトするアルミニウム含有の電極を形成し、ＣＶ測定からフラットバンドシフト量を求めることにより、各サンプルの固定電荷密度を算出した。その結果を図５に示す。図５から分かるように、プロセスガスにおける窒素ガスの流量の割合が９６．７％である混合ガスを用いてプラズマ処理をしたサンプルは、３×１０１１ｃｍ－２以下の良好な固定電荷密度を示すことが分かった。さらに、プラズマ処理の時間を１５秒～４５秒としたサンプルは、１×１０１１ｃｍ－２以下の良好な固定電荷密度を示すことが分かった。
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・半導体層
６ ・・・ソース電極
７ ・・・ドレイン電極
８ ・・・保護層

Claims (7)

  1. 半導体層の表面に対して、窒素及び酸素を含む混合ガスをプロセスガスとして用いてプラズマ処理を行うプラズマ処理工程と、
    ＳｉＦ４、窒素、酸素及び水素を含む混合ガスをプロセスガスとして用いて、プラズマＣＶＤ法により、前記プラズマ処理後の半導体層の上に絶縁層を形成する絶縁層形成工程と、を備える薄膜トランジスタの製造方法。
  2. 前記絶縁層がフッ素含有シリコン酸窒化膜である請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記絶縁層の固定電荷密度が３×１０１１ｃｍ－２以下である請求項１又は２に記載の薄膜トランジスタの製造方法。
  4. 前記プラズマ処理工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合が９０％以上である請求項１～３のいずれか一項に記載の薄膜トランジスタの製造方法。
  5. 前記プラズマ処理工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合と、前記絶縁層形成工程において供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合とが同一である請求項１～４のいずれか一項に記載の薄膜トランジスタの製造方法。
  6. 前記プラズマ処理工程及び前記絶縁層形成工程を３００℃以下で行う請求項１～５のいずれか一項に記載の薄膜トランジスタの製造方法。
  7. 前記半導体層がＩｎ－Ｇａ－Ｚｎ－Ｏにより構成されている請求項１～６のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2020210352A 2020-12-18 2020-12-18 薄膜トランジスタの製造方法 Pending JP2022097012A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020210352A JP2022097012A (ja) 2020-12-18 2020-12-18 薄膜トランジスタの製造方法
PCT/JP2021/042788 WO2022130912A1 (ja) 2020-12-18 2021-11-22 薄膜トランジスタの製造方法
KR1020237009288A KR20230051692A (ko) 2020-12-18 2021-11-22 박막 트랜지스터의 제조 방법
CN202180063924.4A CN116324019A (zh) 2020-12-18 2021-11-22 薄膜晶体管的制造方法
TW110145562A TWI801019B (zh) 2020-12-18 2021-12-07 薄膜電晶體的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020210352A JP2022097012A (ja) 2020-12-18 2020-12-18 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2022097012A true JP2022097012A (ja) 2022-06-30

Family

ID=82058783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020210352A Pending JP2022097012A (ja) 2020-12-18 2020-12-18 薄膜トランジスタの製造方法

Country Status (5)

Country Link
JP (1) JP2022097012A (ja)
KR (1) KR20230051692A (ja)
CN (1) CN116324019A (ja)
TW (1) TWI801019B (ja)
WO (1) WO2022130912A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028252A (ja) * 2006-07-24 2008-02-07 Toshiba Matsushita Display Technology Co Ltd 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置
JP5124189B2 (ja) * 2007-07-11 2013-01-23 シャープ株式会社 光電変換素子の製造方法
JP2009260044A (ja) * 2008-04-17 2009-11-05 Hitachi Displays Ltd 表示装置
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103875077B (zh) * 2011-10-07 2016-09-28 住友电气工业株式会社 绝缘膜及其制造方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
US10096629B2 (en) * 2015-06-08 2018-10-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TW201812419A (zh) * 2016-07-25 2018-04-01 半導體能源研究所股份有限公司 電晶體的製造方法及顯示裝置
JP6924943B2 (ja) 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
TWI801019B (zh) 2023-05-01
TW202225441A (zh) 2022-07-01
CN116324019A (zh) 2023-06-23
KR20230051692A (ko) 2023-04-18
WO2022130912A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
JP6298118B2 (ja) ディスプレイ・デバイスのためのバリア材料
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
US20110095288A1 (en) Thin film transistor and display device
KR101747158B1 (ko) 반도체 장치를 제작하기 위한 방법
TWI405335B (zh) 半導體結構及其製造方法
KR20120024435A (ko) 반도체 장치
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US20170170309A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
KR101125904B1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
JPWO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
WO2022004838A1 (ja) 薄膜トランジスタ
US10748759B2 (en) Methods for improved silicon nitride passivation films
TWI747387B (zh) 薄膜電晶體的製造方法
TWI756757B (zh) 薄膜電晶體的製造方法
JP2008078512A (ja) 半導体装置の製法
Ahn et al. Effects of Hydrogen Doping on a-GIZO Thin-Film Transistors With Hafnium Dioxide Gate Insulators Formed by Atomic Layer Deposition at Different Temperatures
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231128