JP2008078512A - 半導体装置の製法 - Google Patents
半導体装置の製法 Download PDFInfo
- Publication number
- JP2008078512A JP2008078512A JP2006258080A JP2006258080A JP2008078512A JP 2008078512 A JP2008078512 A JP 2008078512A JP 2006258080 A JP2006258080 A JP 2006258080A JP 2006258080 A JP2006258080 A JP 2006258080A JP 2008078512 A JP2008078512 A JP 2008078512A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- manufacturing
- tms
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 TMSを用いて低温条件下で成膜された絶縁膜を有する半導体装置の製法において、前記絶縁膜が、プラズマCVD法によって、絶縁膜の原料となるガスとしてTMSと、酸化ガスとしてN2Oとを用い、室温以上250℃以下の基板温度にて形成されることを特徴とする半導体装置の製法とする。
【選択図】 図1
Description
これらの絶縁膜は、他の素子への影響から、低温で成膜することが求められている。特に、フレキシブルディスプレイなどの非耐熱及び非耐水性のプラスチック基板上でTFTアプリケーションを実用化するためには、基板保護膜(接触層がない場合)及びゲート絶縁膜の低温形成が必須である。
このPE−CVD法において用いられるガスとしては、比較的低温で高品質のシリコン系絶縁膜を得ることができるガス、例えばモノシラン(SiH4)や有機シリコン系ガスがよく用いられる。SiH4やSi2H4などのSi原料ガスは、高い反応性を持つ反面、爆発性、法的規制、高い管理コストなどの問題がある。これに対し、TMS(融点:−99℃、沸点:26.7℃)は常温(25℃)で液体であるため取り扱いやすく、低温で使用できるので好ましい。
このような有機シリコン系ガスを用い、PE−CVD法によって良質な絶縁膜を成膜しようとする技術が多数開示されている(例えば、下記特許文献1及び2参照)。
本発明に係る半導体装置の製法は、プラズマ化学気相成長(CVD)法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)及び亜酸化窒素(N2O)からなる混合ガスを用い、室温(25℃)以上250℃以下の基板温度にて絶縁膜を成膜することを特徴とする。即ち、PE−CVD法によってTMSを用いて低温条件下で絶縁膜を成膜する際に、TMSに酸化力の強いN2Oを混合することによって、炭素の混入を抑えるようにして形成された良質な絶縁膜(SiO)を有する半導体装置の製法である。
PE−CVD法としては、平行平板法や、高密度プラズマ源を用いる誘導結合方式プラズマ化学気相成長(ICP−CVD)法及び電子サイクロトロン共鳴化学気相成長(ECR−CVD)法などを採用することができる。プラズマによって、有機材料ガスを用いて低温でも良質のSiO薄膜を形成することが可能である。中でも高密度プラズマ源を用いる方法が好ましい。より好ましくは、ICP−CVD法であり、プラズマ密度が高く、平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるCH3やOHなどが残らないことが期待できる。
さらに、PE−CVD法として、ICP−CVD法を採用する場合、ICPコイル投入電力は、100〜1200Wであることが好ましく、炭素含有量が低く、Si−O伸縮が主成分である良好なSiO薄膜を成膜することができる。投入電力が増加するにつれて、成膜速度は若干速くなる傾向があり、エッチレートは若干低くなる傾向があるので、これらの傾向からは投入電力は大きい方が好ましい。しかしながら、投入電力が大きいと、リーク電流の増加が見られ、プラズマによる膜へのダメージによって絶縁性が悪化すると考えられる。従って、リーク電流の増加がなく良質な絶縁膜を形成することができる300〜600Wが特に好ましい。
図1及び図2に示すICP−CVD装置200は、真空処理室11、ICPコイルからなる天板12、被製膜物13、電源14、マッチングボックス(高周波整合器)15、TMS容器16、TMSガス供給配管17、TMSガス制御バルブ18、酸化ガス導入部19を備えている。一対のソース・ドレイン電極2から半導体薄膜層4まで積層された基板1が被成膜物13として、支持体上に載置される。
次に、真空処理室11内の天板12に、電源14からマッチングボックス15を介して高周波電力が印加される。真空処理室11には原料ガスであるTMSが導入されているので、真空処理室11中にプラズマが発生する。プラズマが発生することにより、気相中から化学反応によって真空処理室11内の支持体上に支持された被成膜物13上にSiO薄膜が形成される。
図3は、本発明に係る絶縁膜の成膜方法により成膜した絶縁膜を有するTFTの一例を示す断面図である。図4は、図3のTFTの製造過程を示す断面図である。
図3に示すTFT100は、基板1、一対のソース・ドレイン電極2、低抵抗導電性薄膜3、半導体薄膜層4、第一ゲート絶縁膜5、第二ゲート絶縁膜6、ゲート電極7を有し、これら各構成を積層して形成されている。このうちの第一ゲート絶縁膜5及び第二ゲート絶縁膜6を、上述の絶縁膜の成膜方法によって形成する。
一対のソース・ドレイン電極2として、Cr,Tiなどの金属薄膜を例示することができる。
ゲート電極7として、Cr,Tiなどの金属薄膜を例示することができる。
まず、図4(1)に示すように、低抵抗Si基板の基板1上全面に、マグネトロンスパッタリング法によってCr薄膜を50nmの厚みで形成した後、フォトリソグラフィー法を用いて一対のソース・ドレイン電極2を形成する。
次いで、図4(2)のように一対のソース・ドレイン電極2及び基板1上に、インジウムスズ酸化物(ITO)からなる低抵抗導電性薄膜3を50nmの膜厚でマグネトロンスパッタリング法によって200℃で被膜し、パターニングする。
そして、第一ゲート絶縁膜5上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、半導体薄膜層4と一括してエッチング処理する(図4(4))。
最後に、図4(6)に示すように、第二ゲート絶縁膜6上にCrからなるゲート電極7を100nmの膜厚で形成する。
図5では、上述のような製造工程によって、上記成膜条件にて第一ゲート絶縁膜5及び第二ゲート絶縁膜6を成膜して作製したトランジスタの動作特性(Vds−Idsカーブ)を示している。電界電子移動度μFE=14.3cm2/V・sec、しきい電界強度Vth=3.8Vの優れたトランジスタ特性であることがわかる。
また、絶縁膜を、ZnOを主成分とする酸化物半導体薄膜層上に形成する場合、酸化物半導体薄膜層の温度上昇を抑制することができるので、酸化物半導体薄膜層中に欠陥が生ずることなく、良好な絶縁膜を有する半導体装置を得ることが可能である。
2 一対のソース・ドレイン電極
3 低抵抗導電性薄膜
4 半導体薄膜層
5 第一ゲート絶縁膜
6 第二ゲート絶縁膜
7 ゲート電極
Claims (8)
- テトラメチルシラン(TMS)を用いて低温条件下で成膜された絶縁膜を有する半導体装置の製法において、
前記絶縁膜が、プラズマCVD法によって、絶縁膜の原料となるガスとしてTMSと、酸化ガスとして亜酸化窒素(N2O)とを用い、室温以上250℃以下の基板温度にて形成されることを特徴とする半導体装置の製法。 - 前記絶縁膜の成膜圧力は、2.0Pa未満であることを特徴とする請求項1記載の半導体装置の製法。
- 前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N2O=1:19〜1:79であることを特徴とする請求項1又は2記載の半導体装置の製法。
- 前記酸化ガスであるN2Oは、流量が40〜99sccmであることを特徴とする請求項1乃至3いずれか記載の半導体装置の製法。
- 前記プラズマCVD法がICP−CVD法であって、ICPコイル投入電力が100〜300Wであることを特徴とする請求項1乃至4いずれか記載の半導体装置の製法。
- 前記基板温度は、100℃以上250℃以下であることを特徴とする請求項1乃至5いずれか記載の半導体装置の製法。
- 前記絶縁膜は、酸化亜鉛(ZnO)を主成分とする酸化物半導体層上に形成されることを特徴とする請求項1乃至6いずれか記載の半導体装置の製法。
- 前記半導体装置が薄膜トランジスタであることを特徴とする請求項1乃至7いずれか記載の半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258080A JP5112668B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258080A JP5112668B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078512A true JP2008078512A (ja) | 2008-04-03 |
JP5112668B2 JP5112668B2 (ja) | 2013-01-09 |
Family
ID=39350242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006258080A Expired - Fee Related JP5112668B2 (ja) | 2006-09-22 | 2006-09-22 | 半導体装置の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5112668B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199264A (ja) * | 2010-02-26 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299339A (ja) * | 2000-09-01 | 2002-10-11 | Osamu Takai | 酸化珪素膜の製造方法 |
JP2003037268A (ja) * | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
JP2004507103A (ja) * | 2000-08-18 | 2004-03-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ライナー酸化物にmsq材料を結合する方法及び構造 |
JP5015534B2 (ja) * | 2006-09-22 | 2012-08-29 | 財団法人高知県産業振興センター | 絶縁膜の成膜方法 |
-
2006
- 2006-09-22 JP JP2006258080A patent/JP5112668B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507103A (ja) * | 2000-08-18 | 2004-03-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ライナー酸化物にmsq材料を結合する方法及び構造 |
JP2002299339A (ja) * | 2000-09-01 | 2002-10-11 | Osamu Takai | 酸化珪素膜の製造方法 |
JP2003037268A (ja) * | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
JP5015534B2 (ja) * | 2006-09-22 | 2012-08-29 | 財団法人高知県産業振興センター | 絶縁膜の成膜方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011199264A (ja) * | 2010-02-26 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5112668B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5099740B2 (ja) | 薄膜トランジスタ | |
TWI514475B (zh) | 形成無氫含矽介電層的方法 | |
JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
KR101670425B1 (ko) | 금속 산질화물 tft들을 위한 캡핑 층들 | |
JP2007287890A (ja) | 絶縁膜の成膜方法、半導体装置の製法、プラズマcvd装置 | |
JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
JP2007287889A (ja) | 絶縁膜の成膜方法、半導体装置の製法 | |
TW201945570A (zh) | 用於含金屬材料的高壓退火過程 | |
KR101713994B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
JP2005311365A (ja) | 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御 | |
JP2007073558A (ja) | 薄膜トランジスタの製法 | |
JP2008098447A (ja) | 薄膜トランジスタ及びその製法 | |
JP2016519429A (ja) | 多層パッシベーション又はエッチング停止tft | |
US20150380561A1 (en) | Metal oxide tft stability improvement | |
JP5015534B2 (ja) | 絶縁膜の成膜方法 | |
JP5112668B2 (ja) | 半導体装置の製法 | |
CN107369716B (zh) | 薄膜晶体管及制作方法、显示装置 | |
WO2021073193A1 (zh) | 垂直结构的复合晶型金属氧化物薄膜晶体管及其制造方法 | |
US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
CN105870201B (zh) | Tft器件结构及其制作方法 | |
KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
JP6703186B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2022202100A1 (ja) | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 | |
WO2022130912A1 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |