JP2008078512A - 半導体装置の製法 - Google Patents

Abstract

【課題】 プラズマＣＶＤ法においてＴＭＳを用いて低温条件下で成膜する場合であっても、炭素の混入を抑えて良好な膜質の絶縁膜を有する半導体装置の製法を提供すること。
【解決手段】 ＴＭＳを用いて低温条件下で成膜された絶縁膜を有する半導体装置の製法において、前記絶縁膜が、プラズマＣＶＤ法によって、絶縁膜の原料となるガスとしてＴＭＳと、酸化ガスとしてＮ_２Ｏとを用い、室温以上２５０℃以下の基板温度にて形成されることを特徴とする半導体装置の製法とする。
【選択図】 図１

Description

本発明は、半導体装置の製法に係り、より詳しくは、絶縁膜が、ＰＥ−ＣＶＤ法によってテトラメチルシラン（ＴＭＳ）と亜酸化窒素（Ｎ_２Ｏ）とを用いて低温度にて成膜される半導体装置の製法に関するものである。

半導体装置において、絶縁膜は多く用いられ、薄膜トランジスタ（ＴＦＴ）の基板保護膜やゲート絶縁膜、ＭＯＳトランジスタのゲート酸化膜、フィールド酸化膜などの素子分離、メモリセルのキャパシタ絶縁膜、多層配線の層間を分離するための層間絶縁膜などが挙げられる。
これらの絶縁膜は、他の素子への影響から、低温で成膜することが求められている。特に、フレキシブルディスプレイなどの非耐熱及び非耐水性のプラスチック基板上でＴＦＴアプリケーションを実用化するためには、基板保護膜（接触層がない場合）及びゲート絶縁膜の低温形成が必須である。

絶縁膜の成膜方法としては、プラズマ化学気相成長（ＣＶＤ）法が挙げられ、比較的低温度で成膜することができる。このＰＥ−ＣＶＤ法により、ＳｉＮ、ＳｉＯなどの高品質な絶縁膜を低温で形成することが行われている。
このＰＥ−ＣＶＤ法において用いられるガスとしては、比較的低温で高品質のシリコン系絶縁膜を得ることができるガス、例えばモノシラン（ＳｉＨ_４）や有機シリコン系ガスがよく用いられる。ＳｉＨ_４やＳｉ_２Ｈ_４などのＳｉ原料ガスは、高い反応性を持つ反面、爆発性、法的規制、高い管理コストなどの問題がある。これに対し、ＴＭＳ（融点：−９９℃、沸点：２６．７℃）は常温（２５℃）で液体であるため取り扱いやすく、低温で使用できるので好ましい。
このような有機シリコン系ガスを用い、ＰＥ−ＣＶＤ法によって良質な絶縁膜を成膜しようとする技術が多数開示されている（例えば、下記特許文献１及び２参照）。

しかしながら、低温でＰＥ−ＣＶＤ法を用いて成膜する場合、ガスが十分に乖離せず、特にＴＭＳはＣＨ_３を多く含むため、絶縁膜中に不純物として炭素が多く混入する。このため、絶縁膜の膜質が悪化し、電気特性が悪くなるという問題がある。

特開２００１−１０２３７８号公報 特開２００５−３２７８３６号公報

本発明は、上述したような従来技術の問題点を解決すべくなされたものであって、プラズマＣＶＤ法においてＴＭＳを用いて低温条件下で成膜する場合であっても、炭素の混入を抑えて良好な膜質の絶縁膜を有する半導体装置の製法を提供するものである。

請求項１に係る発明は、ＴＭＳを用いて低温条件下で成膜された絶縁膜を有する半導体装置の製法において、前記絶縁膜が、プラズマＣＶＤ法によって、絶縁膜の原料となるガスとしてＴＭＳと、酸化ガスとしてＮ_２Ｏとを用い、室温以上２５０℃以下の基板温度にて形成されることを特徴とする半導体装置の製法に関する。

請求項２に係る発明は、前記絶縁膜の成膜圧力は、２．０Ｐａ未満であることを特徴とする請求項１記載の半導体装置の製法に関する。

請求項３に係る発明は、前記原料ガスと酸化ガスとの混合比は、圧力比でＴＭＳ：Ｎ_２Ｏ＝１：１９〜１：７９であることを特徴とする請求項１又は２記載の半導体装置の製法に関する。

請求項４に係る発明は、前記酸化ガスであるＮ_２Ｏは、流量が４０〜９９ｓｃｃｍであることを特徴とする請求項１乃至３いずれか記載の半導体装置の製法に関する。

請求項５に係る発明は、前記プラズマＣＶＤ法がＩＣＰ−ＣＶＤ法であって、ＩＣＰコイル投入電力が１００〜３００Ｗであることを特徴とする請求項１乃至４いずれか記載の半導体装置の製法に関する。

請求項６に係る発明は、前記基板温度は、１００℃以上２５０℃以下であることを特徴とする請求項１乃至５いずれか記載の半導体装置の製法に関する。

請求項７に係る発明は、前記絶縁膜は、酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体層上に形成されることを特徴とする請求項１乃至６いずれか記載の半導体装置の製法に関する。

請求項８に係る発明は、前記半導体装置が薄膜トランジスタであることを特徴とする請求項１乃至７いずれか記載の半導体装置の製法に関する。

請求項１に係る発明によれば、プラズマＣＶＤ法において、ＴＭＳと酸化ガスとして参加力が強くて取り扱い易いＮ_２Ｏを用いることによって、低温条件下でもＮ_２ＯがＴＭＳを効果的に酸化させ、熱酸化ＳｉＯ薄膜と同等の炭素含有量の低い絶縁膜を成膜することができるので、良好な膜質の絶縁膜を有する半導体装置を得ることができる。

請求項２に係る発明によれば、成膜圧力を、低めの２．０Ｐａ未満とすることによって、リーク電流を抑制して良好な絶縁性を示す絶縁膜を有する半導体装置を得ることができる。

請求項３に係る発明によれば、ＴＭＳとＮ_２Ｏの圧力比を、ＴＭＳ分圧を抑えたＴＭＳ／Ｎ_２Ｏ＝１／１９〜１／７９とすることによって、より炭素の混入を抑えた緻密な絶縁膜を形成することができ、リーク電流を抑えた半導体装置を得ることが可能である。

請求項４に係る発明によれば、Ｎ_２Ｏ流量を４０〜９９ｓｃｃｍとすることによって、より炭素の混入を抑制して緻密で良質な絶縁膜を成膜することができ、良好な膜質の絶縁膜を有する半導体装置を得ることが可能である。

請求項５に係る発明によれば、ＩＣＰコイル投入電力を１００〜３００Ｗとして絶縁膜を成膜することによって、高密度プラズマによって低温条件下でもＮ_２Ｏがより効果的にＴＭＳを酸化させることができ、且つ、投入電力を抑えてプラズマによる絶縁膜へのダメージを抑制してリーク電流を抑えた半導体装置を得ることができる。

請求項６に係る発明によれば、基板温度を比較的高めの１００℃以上２５０℃以下として絶縁膜を成膜することによって、より炭素の混入を抑えた緻密な絶縁膜を有する半導体装置を得ることが可能である。

請求項７に係る発明によれば、請求項１乃至５いずれかに記載の半導体装置の製法において成膜される絶縁膜を、ＺｎＯを主成分とする酸化物半導体薄膜層上に形成することによって、酸化物半導体薄膜層の温度上昇を抑制することができるので、酸化物半導体薄膜層中に欠陥が生ずることなく、良質な絶縁膜を有する半導体装置を得ることが可能である。

請求項８に係る発明によれば、半導体装置がＴＦＴの場合、請求項１乃至６いずれかに記載の半導体装置の製法において成膜される絶縁膜の直下に位置する半導体薄膜層の温度上昇を抑制することができるので、半導体薄膜層に欠陥が生ずることなく、半導体薄膜層の低抵抗化を防止することが可能となり、リーク電流の増大、電子移動度の低下を防ぐことが可能となる。

以下、本発明に係る半導体装置の製法について説明する。
本発明に係る半導体装置の製法は、プラズマ化学気相成長（ＣＶＤ）法によって、絶縁膜の原料となるガスとしてテトラメチルシラン（ＴＭＳ）及び亜酸化窒素（Ｎ_２Ｏ）からなる混合ガスを用い、室温（２５℃）以上２５０℃以下の基板温度にて絶縁膜を成膜することを特徴とする。即ち、ＰＥ−ＣＶＤ法によってＴＭＳを用いて低温条件下で絶縁膜を成膜する際に、ＴＭＳに酸化力の強いＮ_２Ｏを混合することによって、炭素の混入を抑えるようにして形成された良質な絶縁膜（ＳｉＯ）を有する半導体装置の製法である。

まず、本発明に係る半導体装置の製法の特徴である絶縁膜について説明する。
ＰＥ−ＣＶＤ法としては、平行平板法や、高密度プラズマ源を用いる誘導結合方式プラズマ化学気相成長（ＩＣＰ−ＣＶＤ）法及び電子サイクロトロン共鳴化学気相成長（ＥＣＲ−ＣＶＤ）法などを採用することができる。プラズマによって、有機材料ガスを用いて低温でも良質のＳｉＯ薄膜を形成することが可能である。中でも高密度プラズマ源を用いる方法が好ましい。より好ましくは、ＩＣＰ−ＣＶＤ法であり、プラズマ密度が高く、平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるＣＨ_３やＯＨなどが残らないことが期待できる。

絶縁膜となる原料のガスとしては、ＴＭＳとＮ_２Ｏの混合ガスを用いる。ＴＭＳのＳｉに酸素を付与してＳｉ−Ｏを得るための酸素付与ガス（酸化ガス）としては、Ｏ_２、O_３、ＮＯ、Ｎ_２Ｏ、ＮＯ_２などが挙げられ、最も酸化力の強いものはオゾン（O_３）であるが、活性酸素力が強く取り扱いに危険を伴うので、使用には適さない。本発明においては、酸化力が強くて取り扱いやすいＮ_２Ｏを用いることによって、OH基、ＳｉＯＨ基、CH_３基の少ない良質なＳｉＯ薄膜を形成して絶縁膜に用いる。

このようにＩＣＰ−ＣＶＤ法によってＴＭＳとＮ_２Ｏとの混合ガスを用いて成膜したＳｉＯ薄膜のＦＴ−ＩＲには、鎖状シロキサンのＳｉ−Ｏ伸縮が検出され、Ｈ−ＯＨ伸縮、Ｓｉ−Ｈ伸縮、Ｓｉ−ＯＨ伸縮などは検出されない。従って、Ｓｉ−Ｏ伸縮が主成分である良質なＳｉＯ薄膜が形成され、従来のＰＥ−ＣＶＤ法によってＳｉＨ_４とＮ_２Ｏとの混合ガスを用いて２５０℃で成膜した良質なＳｉＯ薄膜のＦＴ−ＩＲ検出結果と比較しても、同等の良質なＳｉＯ薄膜が形成される。

本発明に係る半導体装置の製法において成膜される絶縁膜は、成膜圧力を２．０Ｐａ未満とすることが好ましく、リーク電流を抑制して良好な絶縁性を示す絶縁膜を形成することができる。

本発明に係る半導体装置の製法において成膜される絶縁膜では、有機材料ガスとして用いるＴＭＳと、酸化ガスとして用いるＮ_２Ｏとの混合比は、圧力比でＴＭＳ：Ｎ_２Ｏ＝１：１９〜１：７９であることが好ましく、ＴＭＳ分圧を抑えることによって、より炭素含有量が低い緻密なＳｉＯ薄膜を形成することができ、リーク電流を抑えることができる。

また、酸化ガスであるＮ_２Ｏは、流量が４０〜９９ｓｃｃｍであることが好ましく、より炭素含有量が低く緻密で良質な絶縁膜を形成することができる。
さらに、ＰＥ−ＣＶＤ法として、ＩＣＰ−ＣＶＤ法を採用する場合、ＩＣＰコイル投入電力は、１００〜１２００Ｗであることが好ましく、炭素含有量が低く、Ｓｉ−Ｏ伸縮が主成分である良好なＳｉＯ薄膜を成膜することができる。投入電力が増加するにつれて、成膜速度は若干速くなる傾向があり、エッチレートは若干低くなる傾向があるので、これらの傾向からは投入電力は大きい方が好ましい。しかしながら、投入電力が大きいと、リーク電流の増加が見られ、プラズマによる膜へのダメージによって絶縁性が悪化すると考えられる。従って、リーク電流の増加がなく良質な絶縁膜を形成することができる３００〜６００Ｗが特に好ましい。

また、基板温度は、ＰＥ−ＣＶＤ法によって、取り扱いやすく、絶縁膜を低温で形成することができるＴＭＳを用いるので、室温（２５℃）以上２５０℃以下に設定することができるが、比較的高めの１００℃以上２５０℃以下とすることが好ましい。この比較的高めの温度設定によって、より炭素の混入を抑制することができ、緻密なＳｉＯ薄膜が形成されるからである。なお、基板温度は、プラズマによる基板加熱によっても上昇し、膜の緻密性は向上するが、上述のプラズマによる絶縁性の悪化を考慮すると、投入電力は上述のように３００〜６００Ｗが適切になる。

次に、本発明に係る半導体装置の製法において成膜される絶縁膜について、ＰＥ−ＣＶＤとしてＩＣＰ−ＣＶＤ装置を用いて成膜する場合を例に説明する。

図１は、絶縁膜の成膜に用いるＩＣＰ−ＣＶＤ装置の一例の概略構成を示す構成図である。図２は、図１におけるＩＣＰコイル、ガス供給配管及び基板部分を拡大して示す部分拡大図である。
図１及び図２に示すＩＣＰ−ＣＶＤ装置２００は、真空処理室１１、ＩＣＰコイルからなる天板１２、被製膜物１３、電源１４、マッチングボックス（高周波整合器）１５、ＴＭＳ容器１６、ＴＭＳガス供給配管１７、ＴＭＳガス制御バルブ１８、酸化ガス導入部１９を備えている。一対のソース・ドレイン電極２から半導体薄膜層４まで積層された基板１が被成膜物１３として、支持体上に載置される。

真空処理室１１は、図示しない圧力調整バルブを有し、該バルブを介して真空排気ポンプに接続され、真空状態が実現される。また、電源１４とマッチングボックス１５の間に図示しない切替スイッチを設けている。切替スイッチは、電源１４とマッチングボックス１５との間を接続又は切断するための切替スイッチである。切替スイッチを有することにより、高周波電力が一定の時間間隔を設けて天板１２に印加され、被成膜物１３に連続的に高周波電力が印加されず、基板温度の上昇を抑制することができ、低温処理を実現できる。

成膜条件として、ＴＭＳ／Ｎ_２Ｏ圧力比、Ｎ_２Ｏ流量、投入電力、基板温度などを適宜設定する。ＴＭＳ／Ｎ_２Ｏ圧力比は、ＴＭＳガス制御バルブ１８及び酸化ガス導入部１９の図示しない制御バルブの開度を制御することによって調整する。Ｎ_２Ｏ流量も、酸化ガス導入部１９の図示しない制御バルブの開度制御によって調整する。投入電力は、電源１４の電力を設定する。基板温度は、マッチングボックス１５から一定時間間隔を設けて高周波電力を印加することによって、温度上昇を抑制して一定温度に保つ。

成膜処理動作としては、まず、真空処理室１１の内部を排気して真空状態にする。その後、ＴＭＳガス供給配管１７から絶縁膜の原料となるＴＭＳガスを導入し、酸化ガス導入部１９からＮ_２Ｏガスを導入する。このとき、ＴＭＳガス制御バルブ１８及び酸化ガス導入部１９の図示しない制御バルブの開度を制御してＴＭＳ／Ｎ_２Ｏ圧力比を調整するとともに、圧力調整バルブにより真空処理室１１を所定の圧力に維持する。
次に、真空処理室１１内の天板１２に、電源１４からマッチングボックス１５を介して高周波電力が印加される。真空処理室１１には原料ガスであるＴＭＳが導入されているので、真空処理室１１中にプラズマが発生する。プラズマが発生することにより、気相中から化学反応によって真空処理室１１内の支持体上に支持された被成膜物１３上にＳｉＯ薄膜が形成される。

次に、上述のように成膜された絶縁膜を有する本発明に係る半導体装置の製法について、ＴＦＴを例として説明する。但し、本発明は下記実施例に何ら限定されるものではない。
図３は、本発明に係る絶縁膜の成膜方法により成膜した絶縁膜を有するＴＦＴの一例を示す断面図である。図４は、図３のＴＦＴの製造過程を示す断面図である。
図３に示すＴＦＴ１００は、基板１、一対のソース・ドレイン電極２、低抵抗導電性薄膜３、半導体薄膜層４、第一ゲート絶縁膜５、第二ゲート絶縁膜６、ゲート電極７を有し、これら各構成を積層して形成されている。このうちの第一ゲート絶縁膜５及び第二ゲート絶縁膜６を、上述の絶縁膜の成膜方法によって形成する。

基板１としては、Ｓｉ基板やプラスチック基板を用いることができる。プラスチック基板などは、一般的に用いられているガラス基板より、軽量、薄型化が可能、大面積化が容易、変形に強い、加工性に優れているといった特性を有するからである。プラスチック基板は耐熱性が弱いといった問題があるが、本発明における絶縁膜の成膜方法を採用することにより、低温でＴＦＴを形成できるので、プラスチック基板への熱による影響を抑えることができる。
一対のソース・ドレイン電極２として、Ｃｒ，Ｔｉなどの金属薄膜を例示することができる。

半導体薄膜層４としては、ＺｎＯ、Ｓｉ、Ｇｅなどが挙げられるが、ＺｎＯを主成分とする酸化物半導体が好ましい。ＺｎＯは優れた電子移動度を有するからである。ＺｎＯを主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Ｌｉ，Ｎａ，Ｎ，Ｃなどのｐ型ドーパント及びＢ，Ａｌ，Ｇａ，Ｉｎなどのｎ型ドーパントがドーピングされた酸化亜鉛及びＭｇ，Ｂｅ，Ｓｎ，Ｉｎなどがドーピングされた酸化亜鉛を含む。
ゲート電極７として、Ｃｒ，Ｔｉなどの金属薄膜を例示することができる。

以下、ＴＦＴ１００の製造工程について図４を用いて説明する。
まず、図４（１）に示すように、低抵抗Ｓｉ基板の基板１上全面に、マグネトロンスパッタリング法によってＣｒ薄膜を５０ｎｍの厚みで形成した後、フォトリソグラフィー法を用いて一対のソース・ドレイン電極２を形成する。
次いで、図４（２）のように一対のソース・ドレイン電極２及び基板１上に、インジウムスズ酸化物（ＩＴＯ）からなる低抵抗導電性薄膜３を５０ｎｍの膜厚でマグネトロンスパッタリング法によって２００℃で被膜し、パターニングする。

次いで、図４（３）に示すように、一対のソース・ドレイン電極２、低抵抗導電性薄膜３及び基板１上全面に、マグネトロンスパッタリング法により、ＺｎＯからなる半導体薄膜層４を例えば１Ｐａ、Ｏ_２流量３０ｓｃｃｍ、Ａｒ流量１０ｓｃｃｍ、１５０℃で、６５ｎｍの膜厚で被膜する。半導体薄膜層４上に、第一ゲート絶縁膜５を１００ｎｍの膜厚で形成する。具体的には、上述のように、図１に示したＩＣＰ−ＣＶＤ装置を用い、基板温度１００℃、成膜圧力を１Ｐａ、ＴＭＳ／Ｎ_２Ｏ圧力比を１／１９、Ｎ_２Ｏ流量を８０ｓｃｃｍ、ＩＣＰコイル投入電力を６００Ｗに設定して絶縁膜を形成し、第一ゲート絶縁膜５とする。
そして、第一ゲート絶縁膜５上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、半導体薄膜層４と一括してエッチング処理する（図４（４））。

次いで、フォトレジストを剥離し、図４（５）のように一対のソース・ドレイン電極２、低抵抗導電性薄膜３、半導体薄膜層４及び第一ゲート絶縁膜５上全面に、３００ｎｍの膜厚以外は第一ゲート絶縁膜５と同様の成膜条件にて、第二ゲート絶縁膜６を形成する。
最後に、図４（６）に示すように、第二ゲート絶縁膜６上にＣｒからなるゲート電極７を１００ｎｍの膜厚で形成する。

図５は、酸化亜鉛を活性層としてもつトップゲート構造トランジスタのＶｄｓ−Ｉｄｓカーブを示すグラフである。
図５では、上述のような製造工程によって、上記成膜条件にて第一ゲート絶縁膜５及び第二ゲート絶縁膜６を成膜して作製したトランジスタの動作特性（Ｖｄｓ−Ｉｄｓカーブ）を示している。電界電子移動度μ_ＦＥ＝１４．３ｃｍ^２／Ｖ・ｓｅｃ、しきい電界強度Ｖｔｈ＝３．８Ｖの優れたトランジスタ特性であることがわかる。

以上のように、本発明に係る半導体装置は、その絶縁膜を、ＰＥ−ＣＶＤ法においてＴＭＳとＮ_２Ｏとを用い、室温から２５０℃までの基板温度にて形成することによって、低温条件下でもＮ_２ＯがＴＭＳを効果的に酸化させ、熱酸化ＳｉＯ薄膜と同等に炭素含有量を低く成膜することができるので、良好な膜質の絶縁膜を有する半導体装置となる。
また、絶縁膜を、ＺｎＯを主成分とする酸化物半導体薄膜層上に形成する場合、酸化物半導体薄膜層の温度上昇を抑制することができるので、酸化物半導体薄膜層中に欠陥が生ずることなく、良好な絶縁膜を有する半導体装置を得ることが可能である。

また、半導体装置がＴＦＴの場合、絶縁膜の直下に位置する半導体薄膜層の温度上昇を抑制することができるので、半導体薄膜層に欠陥が生ずることなく、半導体薄膜層の低抵抗化を防止することが可能となり、リーク電流の増大、電子移動度の低下を防ぐことが可能となる。また、良好な膜質の絶縁膜を有することによって、半導体薄膜層との界面特性が良好なものとなるので、さらにリーク電流が抑制された信頼性に優れたＴＦＴを得ることが可能となる。

本発明は、低温条件下で良質な絶縁膜を成膜する必要がある半導体装置に対して好適に利用されるものである。

絶縁膜の成膜に用いるＩＣＰ−ＣＶＤ装置の一例の概略構成を示す構成図である。 図１におけるＩＣＰコイル、ガス供給配管及び基板部分を拡大して示す部分拡大図である。 本発明に係る絶縁膜の成膜方法により成膜した絶縁膜を有するＴＦＴの一例を示す断面図である。 図３のＴＦＴの製造過程を示す断面図である。 酸化亜鉛を活性層としてもつトップゲート構造トランジスタのＶｄｓ−Ｉｄｓカーブを示すグラフである。

１ 基板
２ 一対のソース・ドレイン電極
３ 低抵抗導電性薄膜
４ 半導体薄膜層
５ 第一ゲート絶縁膜
６ 第二ゲート絶縁膜
７ ゲート電極

Claims (8)

1. テトラメチルシラン（ＴＭＳ）を用いて低温条件下で成膜された絶縁膜を有する半導体装置の製法において、
   前記絶縁膜が、プラズマＣＶＤ法によって、絶縁膜の原料となるガスとしてＴＭＳと、酸化ガスとして亜酸化窒素（Ｎ_２Ｏ）とを用い、室温以上２５０℃以下の基板温度にて形成されることを特徴とする半導体装置の製法。
2. 前記絶縁膜の成膜圧力は、２．０Ｐａ未満であることを特徴とする請求項１記載の半導体装置の製法。
3. 前記原料ガスと酸化ガスとの混合比は、圧力比でＴＭＳ：Ｎ_２Ｏ＝１：１９〜１：７９であることを特徴とする請求項１又は２記載の半導体装置の製法。
4. 前記酸化ガスであるＮ_２Ｏは、流量が４０〜９９ｓｃｃｍであることを特徴とする請求項１乃至３いずれか記載の半導体装置の製法。
5. 前記プラズマＣＶＤ法がＩＣＰ−ＣＶＤ法であって、ＩＣＰコイル投入電力が１００〜３００Ｗであることを特徴とする請求項１乃至４いずれか記載の半導体装置の製法。
6. 前記基板温度は、１００℃以上２５０℃以下であることを特徴とする請求項１乃至５いずれか記載の半導体装置の製法。
7. 前記絶縁膜は、酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体層上に形成されることを特徴とする請求項１乃至６いずれか記載の半導体装置の製法。
8. 前記半導体装置が薄膜トランジスタであることを特徴とする請求項１乃至７いずれか記載の半導体装置の製法。

Images