JP6703186B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP6703186B2
JP6703186B2 JP2019509580A JP2019509580A JP6703186B2 JP 6703186 B2 JP6703186 B2 JP 6703186B2 JP 2019509580 A JP2019509580 A JP 2019509580A JP 2019509580 A JP2019509580 A JP 2019509580A JP 6703186 B2 JP6703186 B2 JP 6703186B2
Authority
JP
Japan
Prior art keywords
metal oxide
oxide layer
thin film
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019509580A
Other languages
English (en)
Other versions
JPWO2019087784A1 (ja
Inventor
亨 菊池
亨 菊池
大園　修司
修司 大園
太田　淳
淳 太田
秀昭 座間
秀昭 座間
伸 浅利
伸 浅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2019087784A1 publication Critical patent/JPWO2019087784A1/ja
Application granted granted Critical
Publication of JP6703186B2 publication Critical patent/JP6703186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、多層構造のゲート絶縁膜を有する薄膜トランジスタ及びその製造方法に関する。
ＬＴＰＳ薄膜トランジスタ（Low Temperature Poly Silicon TFT）は、移動度が高く、有機ＥＬ表示装置や液晶表示装置に用いられる。例えば特許文献１には、ＬＴＰＳを活性層に使用した薄膜トランジスタが開示されている。
特開２０１０−９８１４９号公報
通常、ポリシリコンを使用した薄膜トランジスタは、ポリシリコン上にゲート絶縁膜、ゲート電極の順に作製する。しかしながら、ゲート絶縁膜の被覆率が悪いと、凹凸のあるポリシリコン上にゲート絶縁膜が均一に成膜されない。そのため、ゲート電極とポリシリコンとの間にリーク電流が流れてしまい、画像にムラが出る等の表示装置上の問題が発生する。
以上のような事情に鑑み、本発明の目的は、被覆率が高くトランジスタ特性に優れる薄膜トランジスタ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る薄膜トランジスタの製造方法は、
基板上に活性層を形成することを含む。
ソース領域及びドレイン領域が、上記活性層と電気的に接続可能に形成される。
上記活性層の表面に、酸化ケイ素で構成される第１の金属酸化物層がプラズマＣＶＤで形成される。
上記第１の金属酸化物層の表面に、酸化アルミニウムで構成される第２の金属酸化物層がＡＬＤで形成される。
上記第２の金属酸化物層の表面に、ゲート電極が形成される。
上記製造方法においては、ゲート絶縁膜として、第１及び第２の金属酸化物層が順に形成される。第２の金属酸化物層がＡＬＤで成膜された酸化アルミニウム膜で構成されるので、プラズマＣＶＤで成膜される酸化ケイ素単膜によるゲート絶縁膜と比べて高い被覆率が得られる。これにより、ゲート電極と活性層との間のリーク電流を効果的に防ぐことができ、良好な閾値電圧制御が可能な薄膜トランジスタを製造することが可能となる。
また、このようにゲート絶縁膜を多層に形成することで、酸化ケイ素単膜によるゲート絶縁膜と比べて見かけの誘電率が高くなる。これにより、活性層の電荷移動度が改善される。
上記第１の金属酸化物層と上記第２の金属酸化物層との間に水素リッチな中間層を形成する工程と、上記中間層をアニール処理する工程とをさらに含んでいてもよい。
この製造方法によれば、水素リッチな中間層に含まれる多量の水素原子が、アニールによって、活性層と第１の金属酸化物層との界面に移動する。多量の水素原子は、当該界面に存在するダングリングボンドを終端して、界面準位密度を低下させる。これにより、ゲート電極と活性層との間のリーク電流を防ぎ、良好なスイッチング特性を有する薄膜トランジスタを製造することが可能となる。
また、この製造方法によれば、第２の金属酸化物層がバリア層として働き、第１の金属酸化物層及び中間層に含まれる水素原子が、アニールによって、活性層と第１の金属酸化物層との界面に移動し易くなる。これにより、当該界面の欠陥修復効果を高めることが可能となる。
上記第１の金属酸化物層を水素プラズマ処理することによって、上記中間層を形成してもよい。
上記第１及び第２金属酸化物層の間に窒化ケイ素又は酸窒化ケイ素の層を形成することによって、上記中間層を形成してもよい。
上記第１の金属酸化物層を形成する工程と、上記窒化ケイ素又は酸窒化ケイ素の層を形成する工程とは、同チャンバ内で行われてもよい。このように、基板処理を同チャンバ内で行うことにより、基板の入れ替えに伴う基板表面の汚染を防ぐことが可能となる。また、基板入れ替えの手間や機器のコストを削減することが可能となる。
上記第１の金属酸化物層を形成する工程と、上記第２の金属酸化物層を形成する工程とは、真空雰囲気中で連続して行われてもよい。
このように、基板処理を真空一貫とすることで、ガスや空気による基板表面の汚染を防ぐことが可能となる。
本発明の一形態に係る薄膜トランジスタは、ゲート電極と、活性層と、ソース領域及びドレイン領域と、ゲート絶縁膜とを具備する。
上記活性層はポリシリコンで構成される。
上記ソース領域及びドレイン領域は、上記活性層と電気的に接続される。
上記ゲート絶縁膜は、第１の金属酸化物層と、第２の金属酸化物層とを含む。
上記第１の金属酸化物層は、酸化ケイ素で構成され、上記ゲート電極と上記活性層との間に配置される。
上記第２の金属酸化物層は、酸化アルミニウムで構成され、上記第１の金属酸化物層と上記ゲート電極との間に配置される。
上記ゲート絶縁膜は、上記第１の金属酸化物層と上記第２の金属酸化物層との間に、窒化ケイ素を含む中間層をさらに含んでいてもよい。
上記ゲート絶縁膜は、上記第１の金属酸化物層と上記第２の金属酸化物層との間に、酸窒化ケイ素を含む中間層をさらに含んでいてもよい。
上記中間層の厚みは、３ｎｍ以上１０ｎｍ以下であってもよい。
中間層は水素原子の供給源としてのみ働くため、３ｎｍ以上１０ｎｍ以下の厚みで十分な量の水素を界面に供給することが可能となる。
以上述べたように、本発明によれば、被覆率が高くトランジスタ特性に優れるゲート絶縁膜を有する薄膜トランジスタ及びその製造方法を提供することができる。
本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 本発明の一形態に係る薄膜トランジスタの製造に用いられるプラズマＣＶＤ装置の概略図である。 本発明の一形態に係る薄膜トランジスタの製造に用いられるＡＬＤ装置の概略図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 各金属酸化物薄膜のフラットバンド電圧を示す一実験結果である。 Ａｌ２Ｏ３薄膜のＣＶカーブを示す一実験結果である。 ＴＥＯＳ−ＳｉＯｘとＡｌ２Ｏ３との二層構造の薄膜のＣＶカーブを示す一実験結果である。 上記薄膜トランジスタの第１の金属酸化物層の膜厚とフラットバンド電圧との関係を示す図である。 上記薄膜トランジスタの第１の金属酸化物層の膜厚とヒステリシス特性との関係を示す図である。 上記薄膜トランジスタの第１の金属酸化物層の膜厚と界面準位密度との関係を示す図である。 本発明の第２の実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 上記薄膜トランジスタの中間層の膜厚と界面準位密度との関係を示す図である。 本発明の第３の実施形態に係る薄膜トランジスタの構成を示す概略断面図である。
［ＬＴＰＳ−ＴＦＴの概要］
ＬＴＰＳに用いられるゲート絶縁膜には、一般的に、ＴＥＯＳ−ＳｉＯＸが用いられている。ＴＥＯＳ−ＳｉＯＸに用いられるゲート絶縁膜は、ＳｉＨ４−ＳｉＯで作成されたゲート絶縁膜に比べ、薄膜トランジスタ特性が優れている。具体的には、ＴＥＯＳ−ＳｉＯＸではフラットバンド電圧が理想値に近く、薄膜トランジスタの閾値電圧制御が比較的容易である、薄膜トランジスタ特性の長期安定性に優れる、界面の欠陥準位密度が小さい、等という特長がある。
ところが、ＴＥＯＳ−ＳｉＯＸ膜は、デバイスパターンに対する良好な被覆率が得られにくいという問題がある。トップゲート型のＬＴＰＳ−ＴＦＴの膜構造は、活性層としてのポリシリコン上にゲート絶縁膜及びゲート電極が順に形成される。凹凸のあるポリシリコン上に形成されるゲート絶縁膜の被覆率が悪いと、ゲート絶縁膜が均一に成膜されずに、ゲート電極とポリシリコンとの間にリーク電流が流れてしまい、画像にムラが発生してしまう等の表示装置上の問題となってしまう。
表示装置の画素部分の開口率を上げるため、また画素以外の周辺回路の消費電力を下げるためには、動作電圧を下げる必要がある。これらの対策を行うためには、薄膜トランジスタの移動度を大きくする必要があり、そのためにはゲート絶縁膜の薄膜化が必要である。しかし、ゲート絶縁膜の薄膜化はリーク電流の増加を招くことから、ゲート絶縁膜の薄膜化には限界がある。
そこで近年、トランジスタ特性に優れ、かつ、凹凸に対する被覆率に優れたゲート絶縁膜特性が、表示装置の特性改善に必要な技術として注目されている。
凹凸に対する被覆率に優れた絶縁膜成膜技術として、原子層堆積法（ＡＬＤ）が知られている。これは、２種類以上の原料ガスを順番に基板表面に供給し、原子層制御された薄膜を形成する手法である。ＡＬＤは、原料を基板表面に供給した際に、一分子層で吸着・反応が自己停止する機能を用いており、これにより基板の凹凸に対する付き回りが非常に優れ、被覆率としてはほぼ１００％である絶縁膜の形成方法である。
ところが、ＡＬＤ技術で成膜されたＡｌ２Ｏ３薄膜についてＣＶ（容量−電圧）特性を評価すると、後述するように、フラットバンド電圧がプラス側に大きくシフトする傾向がある。ＣＶカーブ測定時の開始電圧がプラスの時とマイナスの時とでフラットバンド電圧に違いが生じるような、ヒステリシスが発生すると、トランジスタ特性の閾値電圧が不安定になり、このままではゲート絶縁膜としては使用することができない。
以上の問題を解決するため、本実施形態においては、ゲート絶縁膜の構造及び作製法を工夫することで、ＣＶカーブのヒステリシス特性を抑えつつ、ポリシリコンの被覆率を高め、良好なトランジスタ特性を得るようにしている。
以下、図面を参照しながら本発明の実施形態を説明する。
＜第１の実施形態＞
図１は、本発明の一実施形態に係る薄膜トランジスタ１の概略断面図である。
［薄膜トランジスタの構成］
本実施形態に係る薄膜トランジスタ１は、活性層１１と、ソース領域１４Ｓ及びドレイン領域１４Ｄと、ゲート絶縁膜１２と、ゲート電極１３とを有する。
薄膜トランジスタ１は、基板１０上に形成された活性層１１、ソース領域１４Ｓ及びドレイン領域１４Ｄを被覆するようにゲート絶縁膜１２が形成され、ゲート絶縁膜１２上にゲート電極１３が形成された、トップゲート型の薄膜トランジスタで構成される。
以下、薄膜トランジスタ１の各部の構成について説明する。
（活性層）
活性層１１は、基板１０上の絶縁膜（例えばシリコン酸化膜）１０ａに形成されたポリシリコンからなり、薄膜トランジスタ１のチャネル層として機能する。基板１０は、典型的には透明なガラス基板であるが、シリコン基板等の半導体基板やプラスチックフィルム等の樹脂基板でもよい。活性層１１は、後述するように、基板１０上に形成されたアモルファスシリコンをアニール処理によって結晶化させることで形成される。活性層１１の厚みは特に限定されず、例えば、４０ｎｍ〜５０ｎｍである。
（ソース領域及びドレイン領域）
ソース領域１４Ｓ及びドレイン領域１４Ｄは、活性層１１を挟むように相互に離間して形成される。ソース領域１４Ｓ及びドレイン領域１４Ｄは、後述するように、例えば、活性層１１を構成するポリシリコン膜に不純物イオンを注入することで形成される。
（ゲート絶縁膜）
ゲート絶縁膜１２は、活性層１１とゲート電極１３との間に配置され、これらの間を電気的に絶縁するとともに、ゲート電極１２に印加された電圧により、活性層１１内に電荷の反転した層（反転層）を形成する機能を有する。ゲート絶縁膜１２は、第１の金属酸化物層１２Ａと、第２の金属酸化物層１２Ｂとを有する。
第１の金属酸化物層１２Ａは、活性層１１と、ソース領域１４Ｓ及びドレイン領域１４Ｄとを被覆するように、基板１０上に形成される。
第１の金属酸化物層１２Ａは、酸化ケイ素（ＳｉＯｘ）で構成され、本実施形態では、シラン（ＳｉＨ４）やＴＥＯＳを成膜材料として形成された酸化ケイ素で構成される。これにより、薄膜トランジスタ１は、閾値電圧制御が比較的容易となり、トランジスタ特性の長期安定性に優れる、界面準位密度が小さい、等の優れた特性を得ることができる。第１の金属酸化物層１２Ａの厚みは、例えば、１０ｎｍ〜１２０ｎｍとすることができる。
第１の金属酸化物層１２Ａの形成方法としては、後述するようにプラズマＣＶＤ（Plasma-enhanced Chemical Vapor Deposition）が用いられる。プラズマＣＶＤの原料ガスとしては、例えば、シラン（ＳｉＨ４）、テトラエトキシシラン（ＴＥＯＳ）等のケイ素化合物を用いることができる。本実施形態では、プラズマＣＶＤの原料ガスとして、ＴＥＯＳ及び酸素（Ｏ２）が用いられる。
第２の金属酸化物層１２Ｂは、第１の金属酸化物層１２Ａの上に形成される。第２の金属酸化物層１２Ｂは、酸化アルミニウム（Ａｌ２Ｏ３）で構成される。第２の金属酸化物層１２Ｂの形成方法としては、ＡＬＤ（Atomic Layer Deposition）が用いられる。ＡＬＤの原料ガスとしては、種々のアルミニウム化合物を用いることができ、本実施形態では、トリメチルアルミニウム（ＴＭＡ）が用いられる。また、ＡＬＤの反応ガスとしては、酸素、オゾン（Ｏ３）等の酸化ガスを用いることができ、本実施形態では、水蒸気（Ｈ２Ｏ）が用いられる。また、ＡＬＤのパージガスとしては、特に限定されず、本実施形態では、窒素（Ｎ２）が用いられる。
ＡＬＤは段差被覆性及び膜厚制御性に優れており、ＡＬＤによって作製されたＡｌ２Ｏ３層は、優れた被覆率を有し、リーク電流を効果的に防ぐことが可能となる。その反面、Ａｌ２Ｏ３薄膜の単一層でゲート絶縁膜を構成した場合、フラットバンド電圧が正方向にシフトする傾向があり、これによりヒステリシス特性が発生し、当該ヒステリシス特性の大きさによっては、薄膜トランジスタの閾値電圧が不安定になるおそれがある。
本実施形態では、ゲート絶縁膜１２が、ＴＥＯＳ−ＳｉＯｘで構成される第１の金属酸化物層１２Ａと、Ａｌ２Ｏ３で構成される第２の金属酸化物層１２Ｂとが順に積層した二層構造となっている。この構造により、Ａｌ２Ｏ３層に起因するヒステリシス特性を抑え、かつ優れた被覆率を得ることが可能となる。これにより、薄膜トランジスタ１は、リーク電流を防ぎつつ良好な閾値電圧制御が可能となる。
第２の金属酸化物層１２Ｂの厚みは、例えば、１０ｎｍ〜１２０ｎｍとすることができる。これにより、ヒステリシス特性を抑えつつ優れた被覆率を得ることが可能となる。
ゲート絶縁膜１２の厚み（第１の金属酸化物層１２Ａの厚みと第２の金属酸化物層１２Ｂの厚みの和）を、合計１３０ｎｍ以内とすることで、薄膜トランジスタ１の小型化を図りつつ、上記の各効果を得ることが可能となる。
（ゲート電極）
ゲート電極１３は、ゲート絶縁膜１２の上に形成された導電膜からなる。ゲート電極１３は、典型的には、Ａｌ，Ｍｏ，Ｃｕ，Ｔｉ等の金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。ゲート電極１３の厚みは特に限定されず、例えば、２００ｎｍ〜３００ｎｍである。
（その他）
ゲート絶縁膜１２及びゲート電極１３の上には、層間絶縁膜１５が形成されている。層間絶縁膜１５は、電極間の絶縁を保つためのものである。層間絶縁膜１５は、電気絶縁性材料で構成され、典型的には、酸化ケイ素、窒化珪素等で構成される。層間絶縁膜１５の厚みは特に限定されず、例えば、２００ｎｍ〜５００ｎｍである。
薄膜トランジスタ１は、ソース電極１６Ｓ及びドレイン電極１６Ｄをさらに有する。ソース電極１６Ｓ及びドレイン電極１６Ｄは、層間絶縁膜１５及びゲート絶縁膜１２を貫通し、ソース領域１４Ｓ及びドレイン領域１４Ｄにそれぞれ電気的に接続される。ソース電極１６Ｓ及びドレイン電極１６Ｄは、ソース領域１４Ｓ及びドレイン領域１４Ｄを、図示しない周辺回路へ接続するための引出し電極として構成される。
［薄膜トランジスタの製造方法］
次に、以上のように構成される本実施形態の薄膜トランジスタ１の製造方法について説明する。図２〜８は、薄膜トランジスタ１の製造方法を説明する各工程の断面図および成膜装置の概略断面図である。
（ゲート電極の形成）
まず、図２に示すように、基板１０上に絶縁膜１０ａ及びアモルファスシリコン膜Ａを形成する。絶縁膜１０ａは、典型的にはシリコン酸化膜で構成されるが、勿論他の材料で構成されてもよく、また必要に応じて省略されてもよい。アモルファスシリコン膜Ａの原料は、特に限定されず、例えばプラズマＣＶＤによる形成であれば、原料ガスとしてシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）等のケイ素化合物を用いることができる。
（ゲート絶縁膜の形成）
次に、基板１０上に形成されたアモルファスシリコン膜Ａを結晶化するために熱処理が施される。その後、所定形状にパターニングされることにより、ポリシリコンからなる活性層１１が形成される。
続いて、図３に示すように、活性層１１の表面を被覆するように基板１０上にゲート絶縁膜１２が形成される。ゲート絶縁膜１２の形成工程は、第１の金属酸化物層１２Ａを形成するステップと、第２の金属酸化物層１２Ｂを形成するステップとを有する。
〔第１の金属酸化物層の形成工程〕
第１の金属酸化物層１２Ａは、活性層１１の表面を被覆するように基板１０上に形成される。第１の金属酸化物層１２Ａは、プラズマＣＶＤによって形成される。プラズマＣＶＤ装置は特に限定されず、本実施形態では図４に概略的に示すプラズマＣＶＤ装置１００が用いられる。
プラズマＣＶＤ装置１００は、真空チャンバ１１０と、真空チャンバ１１０内部に設置された基板支持用のステージ１１１とを備える。ステージ１１１は、内部にヒータ１１２を有する。真空チャンバ１１０の内部には、ヒータステージ１１１と対向する位置に高周波電極１１３が配置されている。高周波電極１１３は、シャワーヘッド１１４を有し、シャワーヘッド１１４にはガス導入系から導入されたガスを均一に拡散させるためのガス拡散板１１５及びガスを噴出する複数の噴出孔１１６が設けられている。真空チャンバ１１０には、真空排気系１２０、高周波電源を有する電力供給系１３０、コントローラ１４０及び図示しないガス導入系が接続されている。コントローラ１４０は、ヒータ１１２、電力供給系１３０、真空排気系１２０及びガス導入系をそれぞれ制御する。
本実施形態では、プラズマＣＶＤの原料ガス（ＣＶＤガス）として、ＴＥＯＳ及びＯ２が用いられる。ＴＥＯＳとＯ２との流量比は、特に限定されず、例えば、Ｏ２／ＴＥＯＳ＝５０とすることができる。
成膜条件は特に限定されず、例えばガラス基板サイズ７３０ｍｍ×９２０ｍｍの時は、以下の条件で実施される。
ＴＥＯＳ流量：３６０［ｓｃｃｍ］
Ｏ２流量：１６０００［ｓｃｃｍ］
プロセス圧力：１７５［Ｐａ］
ＲＦ周波数：２７．１２［ＭＨｚ］
ＲＦ電力：４０００［Ｗ］
ヒータ温度：３５０［℃］
〔第２の金属酸化物層の形成〕
第２の金属酸化物層１２Ｂは、第１の金属酸化物層１２Ａを被覆するように形成される。第２の金属酸化物層１２Ｂは、ＡＬＤによって形成される。ＡＬＤ装置は特に限定されず、本実施形態では図５に概略的に示すＡＬＤ装置２００が用いられる。
ＡＬＤ装置２００は、真空チャンバ２１０と、真空チャンバ２１０の内部に設置された基板支持用のステージ２１１とを備える。ステージ２１１は、内部にヒータ２１２を有する。真空チャンバ２１０には、コントローラ２２０と、図示しないガス導入系及び真空排気系が配置されている。コントローラ２２０は、ヒータ２１２、ガス導入系及び真空排気系をそれぞれ制御する。
ガス導入系は、原料ガス、反応ガス及びパージガスをそれぞれ独立して、あるいは混合して真空チャンバ２１０内部に導入することが可能に構成される。本実施形態では、原料ガスとしてＴＭＡガスが、反応ガスとして水蒸気が、パージガスとしてＮ２ガスがそれぞれ用いられる。
第２の金属酸化物層１２Ｂの形成に際しては、第一の工程として、ガス導入系から原料ガスとしてＴＭＡガスを真空チャンバ２１０に導入する。真空チャンバ２１０内に導入されたＴＭＡガスの分子は、基板１０の表面に吸着（化学吸着）する。基板１０の表面にＴＭＡガスの分子を吸着させた後、ガス導入系からのＴＭＡガスの導入を停止する。
被覆条件は、例えばガラス基板サイズ７３０ｍｍ×９２０ｍｍの時は、基板１０の温度を２５０℃、真空チャンバ２１０内の圧力を１００Ｐａ、ＴＭＡガスの導入量を３ｃｃ／ｃｙｃｌｅとすることができる。尚、以降の処理においても、基板１０の温度は２５０℃に設定している。
次に、第二の工程として、ガス導入系からパージガスとしてＮ２ガスを導入する。パージガスにより真空チャンバ２１０内の圧力が高まり、原料ガスが押し出される。真空チャンバ２１０内に拡散していた原料ガスは、排気ポンプにより真空排気される。
パージ条件は、Ｎ２ガスの導入時間を１秒、真空チャンバ２１０内の圧力を１００Ｐａ、Ｎ２ガスの流量を１０００ｓｃｃｍとした。
次に、第三の工程として、ガス導入系から反応ガスとして水蒸気を導入する。真空チャンバ２１０に導入された水蒸気は、基板１０の表面に付着していたＴＭＡガスの分子と反応してＴＭＡを酸化し、基板１０表面に酸化アルミニウム（Ａｌ２Ｏ３）の薄膜が形成される。反応後、ガス導入系からの反応ガスの導入を停止する。
酸化条件は、真空チャンバ２１０内の圧力を１００Ｐａ、水蒸気の導入量を３ｃｃ／ｃｙｃｌｅとした。
次に、第四の工程として、ガス導入系からパージガスとしてＮ２ガスを導入する。パージガスにより真空チャンバ２１０内の圧力が高まり、水蒸気が押し出される。真空チャンバ２１０内に拡散していた水蒸気は、排気ポンプにより真空排気される。
パージ条件は、Ｎ２ガスの導入時間を１秒、真空チャンバ２１０内の圧力を１００Ｐａ、Ｎ２ガスの流量を１０００ｓｃｃｍとした。
薄膜が所望の厚みとなるまで上記第一〜第四の工程を順に複数サイクル繰り返すことで、Ａｌ２Ｏ３薄膜からなる第２の金属酸化物層１２Ｂが形成される。
（ゲート電極の形成工程）
次に、図６に示すように、第２の金属酸化物層１２Ｂの上にゲート電極１３を形成する。
ゲート電極１３は、典型的には、アルミニウム、モリブデン、銅、チタン等の金属単層膜又は金属多層膜で構成され、例えば、スパッタリング法によって形成される。ゲート電極１３は、上記金属膜を所定形状にパターニングすることによって形成される。
（ソース領域及びドレイン領域の形成工程）
続いて、図７に示すように、ソース領域１４Ｓ及びドレイン領域１４Ｄがそれぞれ形成される。
ソース領域１４Ｓ及びドレイン領域１４Ｄの形成方法は特に限定されず、本実施形態では、ゲート電極１３をマスクとしたイオン注入技術によって、活性層１１を構成するポリシリコン膜の所定領域にソース領域１４Ｓ及びドレイン領域１４Ｄがそれぞれ形成される。注入される不純物イオン（ドーパント）は、活性層１１の導電タイプ（Ｎ型、Ｐ型）に応じて適宜選択され、典型的には、ボロン（Ｂ）やリン（Ｐ）が用いられる。
（層間絶縁膜及びソース／ドレイン電極の形成工程）
次に、図８に示すように、ゲート電極１３及び第２の金属酸化物層１２Ｂを覆うように層間絶縁膜１５を形成する。
層間絶縁膜１５は、電気絶縁性材料で構成される。典型的には、シリコン酸化膜、シリコン窒化膜等の酸化膜又は窒化膜、さらにこれらの積層膜等で構成される。層間絶縁膜１５は、例えば、ＣＶＤ法、スパッタリング法によって形成される。
続いて、ソース領域１４Ｓ及びドレイン領域１４Ｄに到達する開口部Ｄ１及びＤ２が、層間絶縁膜１５及びゲート絶縁膜１２を貫通するように形成される。開口部Ｄ１及びＤ２の形成方法は、特に限定されず、例えばレーザ加工技術やエッチング法等が用いられる。
その後、開口部Ｄ１及びＤ２を充填する金属膜が層間絶縁膜１５の上に形成され、当該金属膜を所定形状にパターニングすることで、ソース電極１６Ｓ及びドレイン電極１６Ｄが形成される。以上のようにして、図１に示す薄膜トランジスタ１が製造される。
［本実施形態の作用］
本実施形態において、ゲート絶縁膜１２は、第１の金属酸化物層１２Ａと第２の金属酸化物層１２Ｂとの積層膜で構成される。第２の金属酸化物層１２ＢがＡＬＤで成膜された酸化アルミニウム層で構成されるので、プラズマＣＶＤで成膜される酸化ケイ素単膜によるゲート絶縁膜と比べて、活性層１１に対する高い被覆率が得られる。
ここで、上述のように、Ａｌ２Ｏ３薄膜の単一層でゲート絶縁膜が構成される場合、フラットバンド電圧が正方向にシフトする傾向がある。また、ヒステリシス特性が発生しやすい。ヒステリシス特性を有するゲート絶縁膜を薄膜トランジスタに適用すると、薄膜トランジスタの閾値電圧が不安定になるおそれがある。
発明者らは、ゲート絶縁膜の構成が異なる複数のサンプルをシリコンウェハ上に作製し、これらのフラットバンド電圧及びヒステリシス特性を評価した。
まず、ＡＬＤによって成膜されたＡｌ２Ｏ３薄膜の単一層からなるゲート絶縁膜を有するサンプル１と、プラズマＣＶＤによって成膜されたＴＥＯＳ−ＳｉＯｘ薄膜の単一層からなるゲート絶縁膜を有するサンプル２とを作製した。本実験例では、成膜装置に図４及び図５にそれぞれ示したプラズマＣＶＤ装置１００及びＡＬＤ装置２００を用いた。
図９及び表１に、サンプル１，２におけるゲート絶縁膜の膜厚とフラットバンド電圧（Ｖfb）との関係を示す測定結果を示す。図９中、白抜き菱形記号はＡｌ２Ｏ３薄膜を、黒四角はＴＥＯＳ−ＳｉＯｘ薄膜をそれぞれ示す。
Figure 0006703186
図１１及び表１より、ゲート絶縁膜がＴＥＯＳ−ＳｉＯｘ薄膜で構成されたサンプル２と比較して、ゲート絶縁膜がＡｌ２Ｏ３薄膜で構成されたサンプル１は、フラットバンド電圧が＋３Ｖ以上と正方向に大きくシフトしていることが確認される。
次に、プラズマＣＶＤによって成膜された厚み５０ｎｍのＴＥＯＳ−ＳｉＯｘ薄膜とＡＬＤによって成膜された厚み５０ｎｍのＡｌ２Ｏ３薄膜との積層膜からなるゲート絶縁膜（本実施形態のゲート絶縁膜１２の構成に相当）を有するサンプル３を作製し、サンプル１とサンプル３のＣＶカーブを比較した。図１０及び図１１に、サンプル１，３のＣＶカーブ測定結果を示す。
図１０より、ゲート絶縁膜がＡｌ２Ｏ３薄膜で構成されたサンプル１では、上述のようにフラットバンド電圧がプラスにシフトしている。また、ＣＶカーブ測定時の開始電圧がプラスの時とマイナスの時とでフラットバンド電圧に違いが生じ、ヒステリシス特性が発生していることが確認される。ＣＶカーブにヒステリシス特性が発生するということは、トランジスタ特性の閾値電圧が不安定にあることを意味するため、ゲート絶縁膜としては好ましくない。
一方、図１１より、ゲート絶縁膜がＴＥＯＳ−ＳｉＯｘ薄膜の上にＡｌ２Ｏ３薄膜を形成したサンプルでは、上記のＡｌ２Ｏ３薄膜のみのサンプルのようなヒステリシス特性は発生していないことが確認される。このように、シリコン基板上にＴＥＯＳ−ＳｉＯｘ薄膜とＡｌ２Ｏ３薄膜とが順に形成された二層構造の薄膜においては、ＣＶカーブのヒステリシス特性がほとんど発生しなくなることが確認された。
以上の実験結果により、本実施形態の薄膜トランジスタ１においても、ゲート絶縁膜１２が、活性層１１の上にＴＥＯＳ−ＳｉＯｘで構成される第１の金属酸化物層１２Ａと、Ａｌ２Ｏ３で構成される第２の金属酸化物層１２Ｂとが順に形成された構造となっているため、ヒステリシス特性の発生を抑えることができる。これにより、薄膜トランジスタ１は、良好な閾値電圧制御が可能となる。
続いて、本実施形態に係る薄膜トランジスタ１において、第２の金属酸化物層１２Ｂの膜厚を５０ｎｍに固定して、第１の金属酸化物層１２Ａの膜厚を０ｎｍ〜８０ｎｍとした時におけるフラットバンド電圧Ｖｆｂ（Ｖ）、ヒステリシス（Ｖ）及び界面準位密度Ｄｉｔ（ｅＶ−１・ｃｍ−２）をそれぞれ測定した。上記各測定は、成膜直後及びアニール処理（５００℃）後にそれぞれ行った。
図１２〜１４及び表２に、上記各測定により得られたフラットバンド電圧、ヒステリシス及び界面準位密度をそれぞれ示す。
Figure 0006703186
図１２より、第１の金属酸化物層１２Ａ（ＴＥＯＳ−ＳｉＯｘ）の膜厚が２０ｎｍ以上８０ｎｍ以下のとき、フラットバンド電圧の絶対値はサンプル２と比較して低く、膜厚が大きくなるに従い、フラットバンド電圧が０に近づくことが確認される。
また、図１３より、第１の金属酸化物層１２Ａ（ＴＥＯＳ−ＳｉＯｘ）の膜厚が２０ｎｍ以上８０ｎｍ以下のとき、アニール後においてはヒステリシス特性がほとんど発生していないことが確認される。
なお、第１の金属酸化物層１２Ａが０ｎｍの時、ヒステリシス特性が発生していることが確認される。これは、上述したサンプル１に実質的に相当するものである。
さらに、図１４より、第１の金属酸化物層１２Ａ（ＴＥＯＳ−ＳｉＯｘ）の膜厚が２０ｎｍ以上８０ｎｍ以下の時について、アニール処理後における界面準位密度が大きく低下していることが確認される。この結果については、次のように考えられる。第１の金属酸化物層１２Ａは、プラズマＣＶＤにより形成されるため、第１の金属酸化物層１２Ａ中に水素原子が含有される。当該水素原子は、アニール処理によって活性層１１と第１の金属酸化物層１２Ａとの界面に移動し、当該界面に存在するダングリングボンドを終端することで、界面準位密度を低下させたものと考えられる。
以上のように、本実施形態の薄膜トランジスタ１においては、ゲート絶縁膜１２がＴＥＯＳ−ＳｉＯｘ薄膜からなる第１の金属酸化物層１２ＡとＡｌ２Ｏ３薄膜からなる第２の金属酸化物層１２Ｂとの積層構造を有するため、Ａｌ２Ｏ３のヒステリシス特性を発生させることなく、優れた閾値電圧制御が確保される。また、活性層１１に対して非常に高い被覆率でゲート絶縁膜１２を形成することができるため、ゲート電極１３と活性層１１との間のリーク電流を防いで、良好なスイッチング特性が得られる。
さらに本実施形態によれば、活性層１１に対するゲート絶縁膜１２の良好な被覆率が得られるため、ゲート絶縁膜の薄膜化が可能となる。これにより、薄膜トランジスタの小型化、薄型化を図れるようになるため、表示装置の画素部分の開口率を上昇させることができる。また、薄膜トランジスタの動作電圧を下げることができるため、表示装置の消費電力を低減させることが可能となる。
＜第２の実施形態＞
図１５は、本発明の第２の実施形態に係る薄膜トランジスタ２の概略断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略又は簡略化する。
本実施形態の薄膜トランジスタ２は、ゲート絶縁膜２２の構成が第１の実施形態と異なる。具体的には、ゲート絶縁膜２２は、第１の金属酸化物層１２Ａと第２の金属酸化物層１２Ｂとの間に配置された中間層１２Ｃをさらに有する。
中間層１２Ｃは、多量の水素原子を含んだ水素リッチな層であり、例えば、プラズマＣＶＤ法で形成された窒化ケイ素（ＳｉＮｘ）あるいは酸窒化ケイ素（ＳｉＯｘＮｙ）から構成される。
中間層１２Ｃは、後述するアニール処理により、中間層１２Ｃ中に含まれる多量の水素原子が活性層１１と第１の金属酸化物層１２Ａとの界面に移動する。多量の水素原子が、当該界面に存在するダングリングボンドを終端し、界面準位密度を低下させる効果が得られる。
中間層１２Ｃは、上記のように水素原子をダングリングボンドに供給する機能を有していれば、膜厚は特に限定されず、例えば、３ｎｍ以上３０ｎｍ以下である。
次に、中間層１２Ｃの形成方法について説明する。本実施形態では、ゲート絶縁膜の形成工程において、第１の金属酸化物層の形成工程の後に、中間層の形成工程を有する。なお、活性層の形成工程、ソース領域及びドレイン領域の形成工程、ゲート電極の形成工程、層間絶縁膜の形成工程、ソース電極及びドレイン電極の形成工程については第１の実施形態と同様であるため、ここでは説明を省略する。
中間層１２Ｃは、第１の金属酸化物層１２Ａの上に形成される。中間層１２Ｃの形成方法としては、中間層１２Ｃ中に水素原子が含有される方法であれば特に限定されず、例えば、プラズマＣＶＤが用いられる。本実施形態では、プラズマＣＶＤの原料ガスとして、ＳｉＨ４、ＮＨ３及びＮ２が用いられ、ＳｉＮｘから構成される中間層１２Ｃが形成される。中間層１２Ｃは成膜後、所定温度（例えば５００℃）でアニール処理される。アニール処理は、第２の金属酸化物層１２Ｂの形成前であってもよいし、その形成後であってもよい。ただし、中間層１２Ｃ中に含まれる水素原子を効率よく活性層１１と第１の金属酸化物層１２Ａとの界面に供給するためには、第２の金属酸化物層１２Ｂの成膜後にアニール処理を実施するのが望ましい。
中間層１２Ｃを形成するプラズマＣＶＤ装置としては、特に限定されず、例えば図４を参照して説明したプラズマＣＶＤ装置１００が採用可能である。
中間層１２Ｃの成膜条件は特に限定されず、例えばガラス基板サイズ７３０ｍｍ×９２０ｍｍの時は、以下の条件で実施される。
ＳｉＨ４流量：５００［ｓｃｃｍ］
ＮＨ３流量：５０００［ｓｃｃｍ］
Ｎ２流量：７０００［ｓｃｃｍ］
プロセス圧力：２００［Ｐａ］
ＲＦ周波数：２７．１２［ＭＨｚ］
ＲＦ電力：４０００［Ｗ］
ヒータ温度：３５０［℃］
本実施形態によれば、上述の第１の実施形態と同様の作用効果を得ることができる。本実施形態においては、水素リッチな中間層１２Ｃに含まれる多量の水素原子が、アニール処理によって、活性層１１と第１の金属酸化物層１２Ａとの界面に移動する。多量の水素原子は、当該界面に存在するダングリングボンドを終端して、界面準位密度を低下させる。これにより、ゲート電極１３と活性層１１との間のリーク電流を防ぎ、良好なスイッチング特性を得ることが可能となる。
また、本実施形態によれば、第２の金属酸化物層１２Ｂが水素バリア層として働き、中間層１２Ｃに含まれる水素原子が、アニール処理によって、活性層１１と第１の金属酸化物層１２Ａとの界面に移動し易くなる。これにより、当該界面の欠陥修復効果を高めることが可能となる。
本実施形態では、第１の金属酸化物層１２Ａの形成工程と、中間層１２Ｃの形成工程とは、同一チャンバ内で行われてもよい。これにより、被処理基板の入れ替えに伴う第１の金属酸化物層１２Ａ表面の汚染を防ぐことが可能となる。また、基板入れ替えの手間や機器のコストを削減することが可能となる。
本実施形態に係る薄膜トランジスタ２の特性を評価するため、ゲート絶縁膜の構造を次のように変えて、界面準位密度Ｄｉｔ（ｅＶ−１・ｃｍ−２）を測定した。
実験に用いた各薄膜トランジスタのゲート絶縁膜の構造は、第１の金属酸化物層１２Ａ（膜厚８０ｎｍ）のみの構造、第２の金属酸化物層１２Ｂ（膜厚８０ｎｍ）のみの構造、第１の金属酸化物層１２Ａ（膜厚５０ｎｍ）と第２の金属酸化物層１２Ｂ（膜厚５０ｎｍ）との二層構造、及び第１の金属酸化物層１２Ａ（膜厚５０ｎｍ）と第２の金属酸化物層１２Ｂ（膜厚５０ｎｍ）との間に中間層１２Ｃ（膜厚３ｎｍ）が配置された三層構造とした。界面準位密度の測定は、成膜直後及びアニール処理（５００℃）後にそれぞれ行った。
表３に、上記測定により得られた界面準位密度を示す。
Figure 0006703186
表３より、ゲート絶縁膜が単膜である時と比べて、上記二層構造、及び上記三層構造では、アニール処理後の界面準位密度が低く、薄膜トランジスタ特性としては好ましい値となっていることが確認される。ゲート絶縁膜が上記三層構造の時の界面準位密度は、上記二層構造の時よりも低く、より好ましい値となっていることが確認される。これは、中間層１２Ｃに含まれる多量の水素原子が、アニール処理によって活性層１１と第１の金属酸化物層１２Ａとの界面に移動し、ダングリングボンドを終端することで、より一層界面準位密度を低下させたものと考えられる。これにより、薄膜トランジスタ２は、より優れたスイッチング特性を得ることができる。
また、この結果には、第２の金属酸化物層１２Ｂが水素バリア層として関与したことも考えられる。具体的には、第２の金属酸化物層１２Ｂが水素バリア層として働き、中間層１２Ｃに含まれる水素原子が、アニール処理によって、活性層１１と第１の金属酸化物層１２Ａとの界面に移動し易くなる。これにより、当該界面の欠陥修復効果を高めることが可能となる。
次に、中間層１２Ｃの膜厚について考察する。本実施形態に係る薄膜トランジスタ２において、第１の金属酸化物層１２Ａ及び第２の金属酸化物層１２Ｂの膜厚をそれぞれ５０ｎｍに固定し、中間層１２Ｃの膜厚を０ｎｍ〜３０ｎｍとした時について、界面準位密度Ｄｉｔ（ｅＶ−１・ｃｍ−２）を測定した。
図１６及び表４に、上記測定により得られた界面準位密度を示す。
Figure 0006703186
図１６より、中間層１２Ｃは、３ｎｍであっても界面準位密度が低下することが確認される。中間層１２Ｃの膜厚が厚くなると共に、界面準位密度はさらに低下していき、実施例３−３の膜厚１０ｎｍで界面準位密度が最低値となることが確認される。一方、中間層１２Ｃの膜厚が１０ｎｍを超えてしまうと、界面準位密度は低下しなくなることが確認される。よって、中間層１２Ｃは、３ｎｍ以上１０ｎｍ以下の極薄い膜厚で十分に水素原子を供給する機能を有することが分かる。
続いて、ゲート絶縁膜の構造を次のように変えた薄膜トランジスタにおいて、薄膜トランジスタ特性（ＴＦＴ特性）値の測定を行った。各薄膜トランジスタのゲート絶縁膜の構造は、第１の金属酸化物層１２Ａ（膜厚１００ｎｍ）のみの構造、第１の金属酸化物層１２Ａ（膜厚５０ｎｍ）と第２の金属酸化物層１２Ｂ（膜厚５０ｎｍ）との二層構造（薄膜トランジスタ１）、及び第１の金属酸化物層１２Ａ（膜厚５０ｎｍ）と第２の金属酸化物層１２Ｂ（膜厚５０ｎｍ）との間に中間層１２Ｃ（膜厚１０ｎｍ）が配置された三層構造（薄膜トランジスタ２）とした。
ＴＦＴ特性値としては、移動度（ｃｍ２／Ｖｓ）及びサブスレッショルドスイング値（Ｓ値）（Ｖ／ｄｅｃ）を測定した。ＴＦＴ特性の測定は、上記各薄膜トランジスタのアニール処理（５００℃）後に行った。
表５に、上記測定により得られた移動度及びＳ値を示す。
Figure 0006703186
表５より、ゲート絶縁膜が単層構造である時に比べて、二層構造あるいは三層構造では移動度が向上し、かつＳ値が小さくなることが確認される。
移動度が向上した理由は、ＡＬＤで成膜されたＡｌ２Ｏ３の誘電率（約７．５）がＴＥＯＳ−ＳｉＯＸの誘電率（約４．５）よりも高いため、ＴＥＯＳ−ＳｉＯＸ単膜と比較して、酸化膜換算膜厚が薄くなり、同一電圧においてより多くのキャリアを生成することができるためと考えられる。また、ＡＬＤで成膜されたＡｌ２Ｏ３の水素バリア効果により、膜中の水素が界面のみならず膜中の欠陥を終端することで、ＴＥＯＳ−ＳｉＯＸ膜中の不要な電荷が無くなり、同様に同一電圧においてより多くのキャリアを生成するためと考えられる。
次に、Ｓ値が改善した理由については、上述のように第２の金属酸化物層１２Ｂが水素バリア層として機能し、第１の金属酸化物層１２Ａ中の水素原子が、活性層−ゲート絶縁膜界面の欠陥を効果的に修復することで界面準位密度が低下することに起因している。
特に、ゲート絶縁膜が三層構造の時については、中間層１２Ｃを有することから、中間層１２Ｃ中の多量の水素原子により界面準位密度がさらに低下し、Ｓ値が特に好ましい値となっている。
以上のように、本実施形態によれば、ゲート絶縁膜の良好な被覆率及び均一性が得られるため、ＴＦＴ特性に優れた薄膜トランジスタを得ることができる。
＜第３の実施形態＞
図１７は、本発明の第３の実施形態に係る薄膜トランジスタ３の概略断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略又は簡略化する。
本実施形態の薄膜トランジスタ３において、ゲート絶縁膜３２は、第１の金属酸化物層１２Ａと第２の金属酸化物層１２Ｂとの間に配置された中間層１２Ｄをさらに有する点で、第１の実施形態と異なる。
中間層１２Ｄは、多量の水素原子を含んだ水素リッチな層であり、第１の金属酸化物層１２Ａを水素プラズマ処理することで形成される。中間層１２Ｄは、第２の実施形態の中間層１２Ｃと同様の効果を有する。中間層１２Ｄの厚みは特に限定されず、例えば、３ｎｍ以上１０ｎｍ以下である。
次に、中間層１２Ｄの形成方法について説明する。本実施形態では、ゲート絶縁膜の形成工程において、第１の金属酸化物層の形成工程の後に、中間層の形成工程を有する。なお、活性層の形成工程、ソース領域及びドレイン領域の形成工程、ゲート電極の形成工程、層間絶縁膜の形成工程、ソース電極及びドレイン電極の形成工程については第１の実施形態と同様であるため、ここでは説明を省略する。
中間層１２Ｄは、第１の金属酸化物層１２Ａの表面を水素プラズマ処理することで形成される。中間層１２Ｄの形成後、所定温度（例えば５００℃）でアニール処理される。アニール処理は、第２の金属酸化物層１２Ｂの形成前であってもよいし、その形成後であってもよい。ただし、中間層１２Ｄ中に含まれる水素原子を効率よく活性層１１と第１の金属酸化物層１２Ａとの界面に供給するためには、第２の金属酸化物層１２Ｂの成膜後にアニール処理を実施するのが望ましい。中間層１２Ｄは、アニール処理後、第１の金属酸化物層１２Ａに拡散する等して、消失してもよい。
水素プラズマ処理するための装置としては、第１の金属酸化物層１２Ａの表面を水素プラズマ処理可能なプラズマ装置であれば特に限定されない。また、当該プラズマ装置は、水素プラズマ処理時に、被処理基板側の電極にバイアス電位を印加可能に構成されていてもよい。
成膜条件は特に限定されず、例えばガラス基板サイズ７３０ｍｍ×９２０ｍｍの時は、以下の条件で実施される。
Ｈ２流量：１０００［ｓｃｃｍ］
プロセス圧力：２００［Ｐａ］
ＲＦ周波数：２７．１２［ＭＨｚ］
ＲＦ電力：５００［Ｗ］
ヒータ温度：３５０［℃］
本実施形態においても、上述の第１及び第２の実施形態と同様の作用効果を得ることができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、以上の実施形態に用いられたプラズマＣＶＤ装置及びＡＬＤ装置は、上述の装置に限定されず、他の装置を用いてもよい。
また、以上の実施形態において、第１の金属酸化物層の形成工程と、第２の金属酸化物層の形成工程とは、枚葉式マルチチャンバシステムあるいはインラインシステムにより行ってもよい。
上記各工程を枚葉式マルチチャンバシステムにより行う場合は、第１のチャンバ（第１の金属酸化物層形成のためのプラズマＣＶＤチャンバ）で第１の金属酸化物層の形成後、プラズマＣＶＤチャンバから被処理基板を取出し、次の第２のチャンバ（第２の金属酸化物層形成のためのＡＬＤチャンバ）に搬送して、基板処理を一枚ずつ行う。
あるいは、上記各工程をインラインシステムにより行う場合は、例えば、ウォーキングビームや種々のコンベア等の搬送手段により被処理基板を搬送しながら、搬送方向に区画された第１の処理室（第１の金属酸化物層形成のためのプラズマＣＶＤ装置を有する）及び次の第２の処理室（第２の金属酸化物層形成のためのＡＬＤ装置を有する）でそれぞれ基板処理を行う。
上記の枚葉式マルチチャンバシステムあるいはインラインシステムにおいて、第１の金属酸化物層の形成工程と、第２の金属酸化物層の形成工程とは、真空雰囲気下で連続して行われてもよい。このように、基板処理工程を真空一貫とすることで、ガスや空気による基板表面の汚染を防ぐことが可能となる。
また、以上の実施形態では、トップゲート型（スタガ型）構造の薄膜トランジスタを例として本発明を説明したが、ゲート電極が基板上に配置され、当該ゲート電極の上にゲート絶縁膜を挟んで活性層が配置された、ボトムゲート型（逆スタガ型）構造の薄膜トランジスタであっても本発明は適用可能である。
また、上述した薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等のアクティブマトリクス型表示パネル用のＴＦＴとして用いることができる。これ以外に、上記トランジスタは、各種半導体装置あるいは電子機器のトランジスタ素子として用いることができる。
１，２，３…薄膜トランジスタ
１０…基板
１１…活性層
１２，２２，３２…ゲート絶縁膜
１２Ａ…第１の金属酸化物層
１２Ｂ…第２の金属酸化物層
１２Ｃ，１２Ｄ…中間層
１３…ゲート電極
１４Ｓ…ソース領域
１４Ｄ…ドレイン領域

Claims (10)

  1. 基板上に活性層を形成し、
    ソース領域及びドレイン領域を、前記活性層と電気的に接続可能に形成し、
    前記活性層の表面に、酸化ケイ素で構成される第１の金属酸化物層をプラズマＣＶＤで形成し、
    前記第１の金属酸化物層の表面に、酸化アルミニウムで構成される第２の金属酸化物層をＡＬＤで形成し、
    前記第２の金属酸化物層の表面に、ゲート電極を形成する
    薄膜トランジスタの製造方法。
  2. 請求項１に記載の薄膜トランジスタの製造方法であって、
    前記第１の金属酸化物層と前記第２の金属酸化物層との間に水素リッチな中間層を形成する工程と、
    前記中間層をアニール処理する工程と、をさらに含む
    薄膜トランジスタの製造方法。
  3. 請求項２に記載の薄膜トランジスタの製造方法であって、
    前記第１の金属酸化物層を水素プラズマ処理することによって、前記中間層を形成する
    薄膜トランジスタの製造方法。
  4. 請求項２に記載の薄膜トランジスタの製造方法であって、
    前記第１及び第２の金属酸化物層の間に窒化ケイ素又は酸窒化ケイ素の層を形成することによって、前記中間層を形成する
    薄膜トランジスタの製造方法。
  5. 請求項４に記載の薄膜トランジスタの製造方法であって、
    前記第１の金属酸化物層を形成する工程と、前記窒化ケイ素又は酸窒化ケイ素の層を形成する工程とは、同チャンバ内で行われる
    薄膜トランジスタの製造方法。
  6. 請求項１〜５のいずれか１つに記載の薄膜トランジスタの製造方法であって、
    前記第１の金属酸化物層を形成する工程と、前記第２の金属酸化物層を形成する工程とは、真空雰囲気中で連続して行われる
    薄膜トランジスタの製造方法。
  7. ゲート電極と、
    ポリシリコンで構成された活性層と、
    前記活性層と電気的に接続されるソース領域及びドレイン領域と、
    前記ゲート電極と前記活性層との間に配置され、酸化ケイ素で構成された第１の金属酸化物層と、前記第１の金属酸化物層と前記ゲート電極との間に前記第１の金属酸化物層を被覆するように配置され、酸化アルミニウムのＡＬＤ膜で構成された第２の金属酸化物層と、を含むゲート絶縁膜と
    を具備する薄膜トランジスタ。
  8. 請求項７に記載の薄膜トランジスタであって、
    前記ゲート絶縁膜は、前記第１の金属酸化物層と前記第２の金属酸化物層との間に、窒化ケイ素を含む中間層をさらに含む
    薄膜トランジスタ。
  9. 請求項７に記載の薄膜トランジスタであって、
    前記ゲート絶縁膜は、前記第１の金属酸化物層と前記第２の金属酸化物層との間に、酸窒化ケイ素を含む中間層をさらに含む
    薄膜トランジスタ。
  10. 請求項８又は９に記載の薄膜トランジスタであって、
    前記中間層の厚みは、３ｎｍ以上１０ｎｍ以下である
    薄膜トランジスタ。
JP2019509580A 2017-10-31 2018-10-17 薄膜トランジスタ及びその製造方法 Active JP6703186B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017210449 2017-10-31
JP2017210449 2017-10-31
PCT/JP2018/038616 WO2019087784A1 (ja) 2017-10-31 2018-10-17 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019087784A1 JPWO2019087784A1 (ja) 2019-11-14
JP6703186B2 true JP6703186B2 (ja) 2020-06-03

Family

ID=66333160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509580A Active JP6703186B2 (ja) 2017-10-31 2018-10-17 薄膜トランジスタ及びその製造方法

Country Status (5)

Country Link
JP (1) JP6703186B2 (ja)
KR (1) KR102317441B1 (ja)
CN (1) CN111052397B (ja)
TW (1) TWI773844B (ja)
WO (1) WO2019087784A1 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228042A (ja) * 1989-02-28 1990-09-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH05251701A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd 薄膜トランジスタの形成方法
JP2001284600A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
TW502450B (en) * 2001-08-10 2002-09-11 Ind Tech Res Inst Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
TW200537573A (en) * 2004-04-23 2005-11-16 Ulvac Inc Thin-film transistor and production method thereof
JP5243046B2 (ja) * 2006-01-25 2013-07-24 シャープ株式会社 半導体装置の製造方法、及び、半導体装置
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
JP2010098149A (ja) 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置およびその製造方法
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5506036B2 (ja) * 2010-03-02 2014-05-28 古河電気工業株式会社 半導体トランジスタ
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104716193A (zh) * 2013-12-11 2015-06-17 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構

Also Published As

Publication number Publication date
JPWO2019087784A1 (ja) 2019-11-14
CN111052397A (zh) 2020-04-21
TWI773844B (zh) 2022-08-11
KR102317441B1 (ko) 2021-10-25
CN111052397B (zh) 2023-07-14
TW201931610A (zh) 2019-08-01
KR20200040887A (ko) 2020-04-20
WO2019087784A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
TWI514475B (zh) 形成無氫含矽介電層的方法
KR20160100263A (ko) 저 저항 및 얕은 접합 깊이를 갖는 막 형성 방법
KR20110028385A (ko) 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
JP2007287890A (ja) 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置
TW201442238A (zh) 金屬氧化物薄膜電晶體及其製作方法
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
KR20180125623A (ko) 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
JP6703186B2 (ja) 薄膜トランジスタ及びその製造方法
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
KR102601596B1 (ko) 박막 트랜지스터들을 형성하는 방법
JP5112668B2 (ja) 半導体装置の製法
US10748759B2 (en) Methods for improved silicon nitride passivation films
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
JP2020004913A (ja) 半導体装置の製造方法
US11670722B2 (en) Process to reduce plasma induced damage
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
JP4500538B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2007048968A (ja) ゲート絶縁膜及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200507

R150 Certificate of patent or registration of utility model

Ref document number: 6703186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250