TWI840259B - 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構 - Google Patents

薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構 Download PDF

Info

Publication number
TWI840259B
TWI840259B TW112122940A TW112122940A TWI840259B TW I840259 B TWI840259 B TW I840259B TW 112122940 A TW112122940 A TW 112122940A TW 112122940 A TW112122940 A TW 112122940A TW I840259 B TWI840259 B TW I840259B
Authority
TW
Taiwan
Prior art keywords
layer
zirconium
precursor
dielectric constant
capacitor
Prior art date
Application number
TW112122940A
Other languages
English (en)
Other versions
TW202339264A (zh
Inventor
芮祥新
趙來
志堅 陳
壽永 崔
翟羽佳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202339264A publication Critical patent/TW202339264A/zh
Application granted granted Critical
Publication of TWI840259B publication Critical patent/TWI840259B/zh

Links

Abstract

薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構。薄膜電晶體結構包括形成於基板上的介電層、以及形成於基板上的閘極、源極和汲極。介電層包括由包括矽之含鋯材料所形成的第一層與由結晶之含鋯材料所形成的第二層。閘極、源極和汲極形成於介電層之上方或下方。

Description

薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
本揭露之數個實施例一般係有關於形成用於數個顯示裝置之具有一高介電常數之一介電層。更特別是，本揭露之數個實施例係有關於數種用以藉由一原子層沈積(atomic layer deposition，ALD)製程形成用於數個顯示應用之一高介電常數膜層之方法，此高介電常數膜層包括氧化鋯。
顯示裝置已經廣泛地應用於廣大範圍之電子應用，例如是電視、螢幕、行動電話、MP3播放器、電子書(e-book)閱讀器、個人數位助理(personal digital assistants，PDAs)及類似者。藉由供應電場於液晶，液晶係填充於兩個基板(舉例為像素電極及共同電極)之間的縫隙且具有控制介電場之強度的非等向(anisotropic)介電常數，顯示裝置一般係設計而用於產生所需之影像。藉由調整穿透基板之光的總量，光及影像強度、品質及功率損耗可有效地控制。
數種不同之顯示裝置可應用而作為顯示之光源，顯示裝置例如是主動矩陣液晶顯示器(active matrix liquid crystal display，AMLCD)或主動矩陣有機發光二極體(active matrix organic light emitting diode，AMOLED)。在製造顯示裝置中，具有高電子遷移率、低漏電流(leakage current)及高崩潰電壓之電子裝置會提供更多之像素面積給光穿透及電路之整合，因而產生較亮之顯示、較高之整體電效率、較快之反應時間及較高之解析度顯示。形成於裝置中之材料層的低膜品質時常導致裝置之不良的裝置之電性表現及短使用壽命，材料層之低膜品質例如是具有雜質或低膜密度之介電層。因此，用以於薄膜電晶體(TFT)及有機發光二極體(OLED)裝置中形成及整合數個膜層之穩定及可靠的方法係變成提供具有低膜漏(film leakage)、及高崩潰電壓之裝置結構之關鍵，此方法係用以使用於製造數個電子裝置，具有較低之臨界電壓偏移及改善整體表現的電子裝置。
特別是，金屬電極層及附近之絕緣材料之間的界面管理係成為關鍵，因為在金屬電極層及附近之絕緣材料之間的界面的不適當之材料選擇可能不利地產生擴散至相鄰材料中之不需要的元素，而最終導致電流短路、漏電流或裝置失效。再者，具有不同之較高介電常數之絕緣材料係時常提供不同之電性表現，例如是在裝置結構中提供不同之電容。絕緣材料之材料的選擇不但影響裝置之電性表現，絕緣材料之材料對電極之不相容性可能亦導致膜結構剝落、不良之界面黏附、或界面材料擴散，而可能最終致使裝置失效及低產量。
於一些裝置中，電容器時常利用且形成，以在顯示裝置操作時儲存電荷，電容器舉例為置於兩個電極之間的介電層。形成之電容器係需要具有高電容來用於顯示裝置。藉由改變介電材料及形成於電極之間的介電層之尺寸及/或介電層之厚度，電容可進行調整。舉例來說，當介電層係以具有較高之介電常數之材料取代時，電容器之電容也將增加。當用於顯示裝置之解析度需求係日益地具挑戰性，舉例為大於800 ppi之顯示解析度時，於顯示裝置中只有有限區域仍允許形成電容器於其中來增加電性表現。因此，保持形成於顯示裝置中之電容器於侷限位置而具有相對小之面積已經變得關鍵。
因此，用以形成具有高介電常數之介電層之改善方法係有需求的，具有高介電常數之介電層具有用於顯示裝置所需之膜品質及低漏，而產生改善之裝置電性表現。
本揭露之數個實施例一般係提供數種藉由一原子層沈積製程形成應用於顯示應用之具有一高介電常數及所需之膜品質及低膜漏之一介電層之方法。於一實施例中，薄膜電晶體結構包括形成於基板上的介電層、以及形成於基板上的閘極、源極和汲極，其中介電層包括由包括矽之含鋯材料所形成的第一層與由結晶之含鋯材料所形成的第二層，其中閘極、源極和汲極形成於介電層之上方或下方。
於另一實施例中，用以形成用於顯示裝置之複合膜層之方法包括執行原子層沈積(ALD)製程以形成設置於透明基板上之包括第一層及第二層之複合膜層，第一層包括形成於透明基板上之摻雜非晶質矽的含鋯層，第二層包括結晶之含鋯層。
於再另一實施例中，用於顯示裝置中的裝置結構包括電容器結構，電容器結構具有形成於顯示裝置中的二電極之間的電容層，其中電容層包括含矽ZrO 2層與ZrO 2層，含矽ZrO 2層具有非晶質結構且具有介於15和25之間的介電常數，ZrO 2層具有一結晶結構。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本揭露之數個實施例一般係有關於提供數種形成具有提高之電性表現的高介電常數膜層之方法，提高之電性表現例如是用於顯示裝置之高電容及低漏。此種高介電常數膜層(舉例為大於10之介電常數)可形成而作為顯示裝置中之電容器或任何合適的結構。介電層可由原子層沈積(atomic layer deposition，ALD)製程製造，而可提供具有低缺陷密度、低雜質、低膜漏及高介電常數之膜層。由ALD製程形成之高介電常數膜層可使用於薄膜電晶體(TFT)裝置或有機發光二極體(OLED)裝置中之任何絕緣結構及/或電容器結構中。於一例子中，高介電常數膜層包括含鋯材料，含鋯材料例如是氧化鋯(ZrO 2)，具有大於10之介電常數，例如是至少約15及45之間，例如是約15及25之間。於高介電常數膜層中之含鋯材料可更包括摻雜劑，以致使高介電常數膜層作為非晶質結構。一個範例之摻雜劑可為含鋁摻雜劑。包括鋁摻雜劑之含鋯材料可具有相對低範圍(舉例為約15及25之間)之介電常數，而同時維持低膜漏。包括鋁摻雜劑之含鋯材料可使用於顯示裝置中之任何適合之層中來提高及改善電性表現，任何適合之層例如是閘極絕緣層、形成於兩個電極之間的電容層、中間絕緣(inter-insulating)層、蝕刻終止層或界面保護層。
於一些例子中，本揭露中所述之含鋯材料可以含鉿(hafnium(Hf))材料交換或取代。含鉿材料包括氧化鉿、摻雜鉿、摻雜鉿之氧化物或類似者。於一些其他例子中，本揭露中所述之含鋯材料可以含鋁材料交換或取代。含鋁材料包括氧化鋁、摻雜鋁、摻雜鋁之氧化物或類似者。
本揭露之一些其他實施例係提供形成具有高介電常數之複合膜層之方法，具有高介電常數之複合膜層係具有用於顯示裝置之提高之電性表現，例如是高電容及低漏。此種高介電常數複合膜層(舉例為大於10及/或25之介電常數)可形成而作為顯示裝置中之電容器或任何合適之結構。具有高介電常數之複合膜層可由ALD製程製造，而可提供具有低缺陷密度、低雜質、低膜漏及高介電常數之膜層。以ALD製程形成之具有高介電常數之複合膜層可使用於TFT裝置或OLED裝置中之任何絕緣結構及/或電容器結構中。於一例子中，具有高介電常數之複合膜層包括膜層之第一部份，膜層之第一部份具有含鋯材料。合鋯材料例如是為立方體、四方結構或立方體與四方結構之混合的氧化鋯(ZrO 2)，提供具有大於25之高介電常數的複合膜層。具有高介電常數之複合膜層更包括膜層之第二部份，膜層之第二部份係具有包括摻雜劑之含鋯材料，以讓含鋯材料作為非晶質結構，而提供摻雜的含鋯材料以具有低膜漏之情況具有大於10之介電常數。一範例之摻雜劑可為含鋁摻雜劑。具有高介電常數之複合膜層可使用於顯示裝置中之任何適合之層中來加強或改善電性表現，任何適合之層例如是閘極絕緣層、形成於兩個電極之間的電容層、中間絕緣層、蝕刻停止層、或界面保護層。
第1圖繪示ALD之腔室100的剖面圖，腔室100可使用以執行此處所述之沈積。可預期的是，其他沈積系統可選擇地使用。ALD沈積製程可利用以於此處所述之顯示裝置中形成介電層，例如是絕緣層、閘極絕緣層、蝕刻停止層、中間絕緣器、用於電容器之介電層或保護層。腔室100一般包括腔室主體101、上蓋組件104、基板支撐件組件106、及處理套組150。上蓋組件104設置於腔室主體101上，及基板支撐件組件106至少部份地設置於腔室主體101中。腔室主體101包括流量閥開孔108，形成於其之側壁中，以進出腔室100之內部體積。於一些實施例中，腔室主體101包括一或多個孔，流體連通於真空系統(舉例為真空泵)。孔係提供出口，用於腔室100中之氣體。真空系統係由處理控制器控制，以維持適合ALD製程之腔室100中之壓力。上蓋組件104可包括一或多個差動之泵及淨化組件120。差動之泵及淨化組件120係固定於上蓋組件104，而具有波紋管(bellows)122。波紋管122在仍保持密封而沒有氣體洩漏的情況下，提供泵及淨化組件120相對於上蓋組件140垂直地移動。當處理套組150係升起至處理位置時，在處理套組150上之順應式(compliant)第一密封件186及順應式第二密封件188係帶動而與差動之泵及淨化組件120接觸。差動之泵及淨化組件120係連接於真空系統(未繪示)及維持於低壓。
如第1圖中所示，上蓋組件104包括射頻(RF)陰極110，射頻陰極110可於腔室100中及/或處理套組150中產生反應物種(reactive species)之電漿。射頻陰極110可舉例由電熱元件(未繪示)加熱，且舉例由冷卻流體之循環冷卻。能夠活化氣體成反應物種且維持反應物種之電漿之任何電源可使用。舉例來說，可使用基於射頻或微波(microwave，MW)之功率放電技術。活化可亦藉由基於熱技術、氣體崩潰技術、高強度光源(舉例為紫外線(UV)能量)、或暴露於X射線源產生。
基板支撐件組件106可至少部份地設置於腔室主體101中。基板支撐件組件106可包括基板支撐膜或基座130，以支撐基板102來於腔室主體中進行處理。基座130可藉由一個軸124或數個軸124耦接於基板升舉機構(未繪示)，此軸124或此些軸124可延伸通過形成於腔室主體101之底表面中的一或多個開孔126。基板升舉機構可藉由波紋管128可彎曲地密封於腔室主體101，波紋管128係避免在軸124附近之真空洩漏。基板升舉機構係提供基座130於ALD之腔室100中圖式所示之較低機器人進入位置、及處理、處理套組傳送、及基板傳送位置之間垂直地移動。於一些實施例中，基板升舉機構係於較該些所述之位置少的位置之間移動。
於一些實施例中，基板102可使用真空吸座(未繪示)、靜電吸座(未繪示)、或機械夾持件(未繪示)固定於基座。基座130之溫度可於在ALD之腔室100中(藉由舉例為處理控制器)進行控制，以影響基板102及處理套組150之溫度來改善ALD製程之表現。基座130可藉由舉例為在基座130中的電熱元件(未繪示)加熱。基座130之溫度可舉例為由腔室100中之高溫計(pyrometers)(未繪示)決定。
如第1圖中所示，基座130可包括一或多個擴孔134，通過基座130以容置一或多個升舉銷136。各升舉銷136係安裝，使得升舉銷136可於擴孔134中自由地滑動。基板支撐件組件106係為可移動的，使得升舉銷136之上表面可在基板支撐件組件106位於較低位置時位於基座130之基板支撐表面138之上方。反過來說，升舉銷136之上表面係於基板支撐件組件106位於升起位置時位於基座130之基板支撐表面138之下方。當接觸腔室主體101時，升舉銷136係推抵基板102之下表面而升舉基板離開基座130。反過來說，基座130可升起基板102離開升舉銷136。
於一些實施例中，基座130包括處理套組絕緣按鍵137，處理套組絕緣按鍵137可包括一或多個順應式密封件139。處理套組絕緣按鍵137可使用，以運載處理套組150於基座130上。當基座升舉處理套組至處理位置時，於處理套組絕緣按鍵137中的此一或多個順應式密封件139係壓縮。
第2圖繪示用以形成高介電常數材料層之製程200之一實施例的流程圖，高介電常數材料層適用於使用在顯示裝置中，顯示裝置例如是薄膜電晶體裝置或OLED裝置。此種高介電常數材料層可形成而作為電容層，設置於兩個金屬層之間，以形成電容器。使用於顯示裝置中之高介電常數材料層之適合例子包括閘極絕緣層、設置於兩個金屬層之間的電容層、界面層、使用以形成電容器之介電層、蝕刻終止層或需要絕緣材料之處的保護層。高介電常數材料層可藉由原子層沈積(ALD)製程或電漿輔助原子層沈積(plasma assisted atomic layer deposition，PE-ALD)製程形成，ALD製程或PE-ALD製程可於如第1圖中所示之腔室100、或其他合適之處理腔室、或其之組合中實行。
製程200藉由傳送基板102至處理腔室中來開始於操作202，處理腔室例如是繪示於第1圖中之腔室100(ALD腔室)，以形成高介電常數材料層，如第3A圖中所示。基板102可具有先前形成於其上之膜、結構或層之不同組合，以有助於形成不同之裝置結構或不同之膜堆疊於基板102上。基板102可為適合用以形成薄膜電晶體於其上之玻璃基板、塑膠基板、聚合物基板、金屬基板、單基板、卷對卷基材、或其他合適之透明基板之任一者。
於操作204，ALD製程係接著執行於基板102上，以藉由形成第一層304於基板102之表面302上來形成高介電常數材料層308(繪示於第3C圖中)於基板102上。藉由提供第一前驅物且具有或不具有反應氣體物種來執行第一反應，第一層304係形成於基板102之上表面上，如第3A圖中所示。第一層304可為含無機材料之金屬。ALD製程係具有自終止(self-terminating)/限制生長(limiting growth)之沈積製程。ALD製程於各沈積之週期係生產僅數埃(angstroms)或數個單層(monolayer)等級之厚度。ALD製程係由週期重複之相繼分佈化學及反應物至處理腔室中來控制。藉由ALD製程形成於基板102上之高介電常數材料層的厚度係決定於反應週期之數量。第一前驅物之第一反應係提供被吸收於基板102上之分子層之第一原子層，例如是第一層304，且第二反應(將於下方之操作206進一步說明)提供被吸收於第一層304上之分子層之第二原子層，例如是繪示於第3B圖中之第二層306。
第一反應可沈積高介電常數材料層308之第一層304，具有約0.5 及約3 之間的厚度。
於一例子中，利用於第一反應脈衝(pulse)中形成第一層304之第一前驅物包括含鋯前驅物。含鋯前驅物之適合例子包括鋯-有機金屬(Zr-organometallic)前驅物，例如是四(乙基甲基氨基)鋯(tetrakis(ethylmethylamino)zirconium，TEMAZ)、三(二甲氨基)環戊二烯基鋯(C 5H 5)Zr[N(CH 3) 2] 3(tris(dimethylamino)cyclopentadienyl zirconium (C 5H 5)Zr[N(CH 3) 2] 3)、或類似者。於此處使用之特定例子中，第一前驅物係為TEMAZ。
可相信的是，利用含Zr前驅物以藉由ALD製程形成含Zr層來作為高介電常數材料層308可提供良好的膜性質，例如是高熱穩定性、高沈積率、低膜漏、低缺陷密度及類似者。各層中之原子之強附著性及原子層於基板之表面上之吸收性係在膜結構中提供緊密及穩固之接合結構，以讓膜性質具有高膜密度(相較於化學氣相沈積製程)，而可有效地除去於介電層中之鬆散之膜結構。鬆散之膜結構可能導致漏電流。再者，高膜密度可亦避免濕氣或污染穿透膜結構。再者，形成於基板上之數個單層之緩慢ALD沈積率亦提供來自各單層之原子逐步地填充於可能存在於基板表面上之針孔、氣孔(pores)、凹點(pits)或缺陷中，以有助於修復基板表面上之膜缺陷。
第一反應脈衝持續預定之時間間隔。如此處所使用之名稱脈衝意指注入處理腔室中之一劑材料。第一前驅物或/及第二前驅物及/或反應氣體物種之各脈衝之間，淨化混合氣體可在第一前驅物或/及第二前驅物及/或反應氣體物種(舉例為不同含金屬氣體及含氧氣體之間)之各個或數個脈衝之間脈衝至處理腔室中，以移除副產品、雜質或殘餘之前驅物混合氣體，所以副產品、雜質或殘餘之前驅物混合氣體可排出處理腔室之外。淨化混合氣體例如是氮氣、惰性氣體(舉例為He或Ar)。殘餘前驅物混合氣體係沒有被基板表面反應/吸收(舉例為來自反應混合氣體或其他者之未反應雜質)。
在包括含Zr前驅物之第一前驅物之脈衝期間，反應氣體物種可與第一前驅物(舉例為含Zr前驅物作為一例子)同時、擇一、或接續提供來在沈積製程期間形成第一層304。於一實施例中，與第一前驅物同時、擇一、或接續提供之反應氣體物種可為含氧氣體，例如是H 2O、O 2、O 3、CO 2、H 2O 2、NO 2、N 2O、及類似者。於一例子中，含氧氣體係為O 2或O 3。或者，在泵進/淨化氣體之脈衝係執行以淨化掉殘留在腔室100中之殘餘之第一前驅物之後，可提供反應氣體物種。
在具有或不具有反應氣體物種時脈衝第一前驅物期間(舉例為在第一前驅物之後提供反應氣體物種)，數個製程參數係亦調整。於一實施例中，製程壓力係控制在約0.1 Torr及約1 Torr之間。製程溫度係約攝氏40度及約攝氏300度之間，例如是約攝氏200度。於一例子中，射頻源功率係控制於約500 Watts及約3500 Watts之間，例如是約3000 Watts。
因此，在第一前驅物及反應氣體物種之第一脈衝之後，繪示於第3A圖中之第一層304可包括Zr元素及氧元素。第一層304包括Zr及氧元素，Zr及氧元素係形成高介電常數材料層308之第一部份。
在操作206，在第一反應及泵進/淨化製程之後，位於第一層304上之包括第二前驅物且具有或不具有反應氣體物種之第二反應係執行，以形成第二層306於基板102上，如第3B圖中所示。第二前驅物亦為含金屬前驅物，但不同於第一前驅物。於一例子中，第二前驅物包括鋁。包括鋁之第二前驅物之合適例子可具有R xAl yR’ zR’’ v或R xAl y(OR’) z之化學式，其中R、R’及R’’係為H、CH 3、C 2H 5、C 3H 7、CO、NCO、烷基或芳基，及x、y、z及v係具有1及8之間的範圍之整數。於另一實施例中，含鋁化合物具有 Al(NRR’) 3之化學式，其中R及R’可為H、CH 3、C 2H 5、C 3H 7、CO、NCO、烷基或芳基，及R’可為H、CH 3、C 2H 5、C 3H 7、CO、NCO、 烷基或芳基。適合之含鋁化合物之例子係二乙氧基乙基鋁(diethylalumium ethoxide，Et 2AlOEt)、三乙基三二級丁氧基二鋁(triethyl- tri-sec-butoxy dialumium，Et 3Al 2OBu 3、或EBDA)、三甲基鋁(trimethylaluminum，TMA)、三甲氧基乙基鋁(trimethyldialumium ethoxide)、異丙氧化二甲基鋁(dimethyl aluminum isupropoxide)、二仲丁氧基乙氧基鋁(disecbutoxy aluminum ethoxide)、(OR) 2AlR’，其中R、R’及R’’可為甲基(methyl)、乙基(ethyl)、丙基(propyl)、異丙基(isopropyl)、丁基(butyl)、異丁基(isobutyl)、叔丁基(tertiary butyl)、及具有較高數量之碳原子的其他烷基，及類似物。
於一特定例子中，包括鋁之第二前驅物係為TMA。
各反應可沈積高介電常數材料層308之第二層306，具有約0.5 及約3 之間的厚度。
可相信的是，從第二前驅物提供之第二金屬元素可視為摻雜於高介電常數材料層308中之摻雜劑，以讓生成之高介電常數材料層308成為非晶質結構。由原子層沈積製程形成之ZrO 2層係時常提供成立方體或四方相之結晶結構之生成物ZrO 2，而提供至少為約25及約50之間的介電常數。然而，當材料之介電常數增加時，材料之能隙係減少，而導致裝置中之高漏電流。因此，藉由提供例如第二元素之第二摻雜劑於材料中，材料之結晶結構可調整成非晶質狀態，而降低介電常數之特定預定程度，以保持漏電流於所需之低程度。舉例來說，藉由提供摻雜劑至ZrO 2結構中，且摻雜劑例如是包括鋁之第二金屬元素，可讓生成之ZrO 2結構成非晶質，而因此保持非晶質之摻雜鋁的ZrO 2之介電常數於約15及約25之間的範圍。
第二反應持續預設之時間間隔，以形成包括鋁之第二層306。在包括含Al前驅物之第二前驅物之脈衝期間，反應氣體物種可與第二前驅物(舉例為含Al前驅物作為一例子)同時、擇一、或接續提供來在沈積製程期間形成第二層306。於一例子中，與第二前驅物同時、擇一或接續提供之反應氣體物種可為含氧氣體，例如是H 2O、O 2、O 3、CO 2、H 2O 2、NO 2、N 2O、及類似者。於一例子中，含氧氣體係為O 2或O 3。或者，在泵進/淨化氣體之脈衝係執行以淨化掉殘留在腔室100中之殘餘之第二前驅物之後，可提供反應氣體物種。
在具有或不具有反應氣體物種時供應第二前驅物期間(舉例為在供應第二前驅物之後提供反應氣體物種)，數個製程參數亦調整。於一實施例中，製程壓力係控制在約0.1 Torr及約1 Torr之間。製程溫度係約攝氏40度及約攝氏300度之間，例如是約攝氏200度。於一例子中，射頻源功率係控制於約500 Watts及約3500 Watts之間，例如是約3000 Watts。
因此，在第二前驅物及反應物氣體物種之第二脈衝之後，繪示於3B圖中之第二層306可包括Al元素及氧元素。第二層306包括Al及氧元素，Al及氧元素隙形成高介電常數材料層308之第二部份。
值得注意的是，在操作204之第一反應及在操作206之第二反應可重複執行，如迴圈207所示，以形成最上面之第一層304’及最上面之第二層306’，直到整個高介電常數材料層308之所需厚度達到為止。
在操作208，在許多操作204及206之第一反應脈衝及第二反應脈衝的重複週期之後，高介電常數材料層308係接著形成於基板上，如第3C圖中所示。於一例子中，可執行總共約200個週期之操作204及206，以形成高介電常數材料層308。生成之高介電常數材料層308可包括數層重複之第一及第二層(底部之第一及第二層304、306及繪示成304’、306’之最上面之第一及第二層)，直到所需之厚度310達成。於一例子中，所需之厚度310可為約25 nm及約90 nm之間。高介電常數材料層308可具有約15及25之間的介電常數及約1E-8A/cm 2或以下之膜漏。高介電常數材料層308於ZrO 2結構中具有鋁摻雜劑，具有6 atm. %及約20 atm. %之間的摻雜濃度(Zr及Al之元素之間)。
製程200形成具有一介電常數之高介電常數材料層，此介電常數係大於10，例如是大於15，舉例為約15及25之間。於一例子中，生成之高介電常數材料層308係為ZrO 2層，具有為非晶質結構之Al摻雜劑。
值得注意的是，摻雜劑可能影響高介電常數材料層308中之介電常數的範圍。於一例子中，在ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制在少於5 atm. %(Zr及Al之元素之間)，而可致使高介電常數材料層308具有為實質上結晶結構之結構，具有約25及45之間的介電常數。於另一例子中，在ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制在6 atm. %至約20 atm. %之間(Zr及Al之元素之間)，而可致使高介電常數材料層308具有為非晶質結構之結構，具有約15及25之間之介電常數。於再另一例子中，於ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制在20 atm. %及約100 atm. %之間(Zr及Al之元素之間)，而可致使高介電常數材料層308具有非晶質結構，具有約9及15之間之介電常數。
於一些例子中，在高介電常數材料層308中之Al摻雜劑可亦置換成矽摻雜劑。舉例來說，例如是SiO 2之含矽摻雜劑可亦使用於ZrO 2材料中，以形成具有介電常數高於15之膜層，此介電常數舉例為約15及25之間。
第4圖繪示用以形成具有高介電常數及低膜漏之複合膜層之製程400之一實施例的流程圖，此複合膜層適用於使用在顯示裝置中，顯示裝置例如是薄膜電晶體裝置或OLED裝置。此種具有高介電常數之複合膜層可形成而作為電容層，設置於兩個金屬層之間，以形成電容器。使用於顯示裝置中之具有高介電常數之複合膜層的合適例子包括閘極絕緣層、設置於兩個金屬層之間的電容層、界面層、使用以形成電容器之介電層、蝕刻終止層或需要絕緣材料之處的保護層。具有高介電常數之複合膜層可由ALD製程或PE-ALD製程形成，ALD製程或PE-ALD製程可於如第1圖中所示之腔室100、或其他合適之處理腔室、或其之組合中實行。
製程400藉由傳送基板102至處理腔室中來開始於操作402，處理腔室例如是繪示於第1圖中之腔室100(ALD腔室)，以形成具有高介電常數之複合膜層502於基板102上，如第5A圖中所示。
於操作404，ALD製程係接著執行於基板102上，以形成複合膜層502之第一層510，如第5A圖中所示。複合膜層502之第一層510可由ALD製程形成。藉由持續地脈衝前驅物混合氣體(多於一種形式之前驅物混合氣體)且具有或不具有反應氣體物種來執行ALD製程之第一反應形式，第一層510可形成於基板102上，如第5A圖中所示。形成之第一層510可為含無機材料之金屬。值得注意的是，反應氣體物種可與前驅物混合氣體同時、擇一、或相繼脈衝，以形成複合膜層502之第一層510。在反應氣體物種及前驅物混合氣體之脈衝之間，泵進/淨化製程可執行，以在另一脈衝之前從處理腔室移除前驅物剩餘物。
由ALD製程形成之如箭頭506所示之於基板102上之複合膜層502之厚度決定於反應週期之數量。於一例子中，複合膜層502之第一層510具有約25 nm及約90 nm之間的厚度。
於一例子中，利用以形成第一層510之前驅物混合物可包括擇一或相繼供應具有或不具有反應氣體物種之含鋯前驅物及含鋁前驅物，以形成摻雜鋁的含鋯層。適合之含鋯前驅物包括鋯-有機金屬(Zr-organometallic)前驅物，例如是四(乙基甲基氨基)鋯(tetrakis(ethylmethylamino)zirconium，TEMAZ)、 三(二甲氨基)環戊二烯基鋯(C 5H 5)Zr[N(CH 3) 2] 3(tris(dimethylamino)cyclopentadienyl zirconium (C 5H 5)Zr[N(CH 3) 2] 3)、或類似者。於此處使用的特定例子中，含鋯前驅物係為TEMAZ。
含鋁前驅物之合適例子可具有R xAl yR’ zR’’ v或R xAl y(OR’) z之化學式，其中R、R’及R’’係為H、CH 3、C 2H 5、C 3H 7、CO、NCO、 烷基或芳基，且x、y、z及v係具有1及8之間的範圍的整數。於另一實施例中，含鋁化合物可具有Al(NRR’) 3之化學式，其中R及R’可為H、CH 3、C 2H 5、C 3H 7、CO、NCO、烷基或芳基，及R’可為H、CH 3、C 2H 5、C 3H 7、CO、NCO、烷基或芳基。適合含鋁化合物之例子係二乙氧基乙基鋁(diethylalumium ethoxide，Et 2AlOEt)、三乙基三二級丁氧基二鋁(triethyl- tri-sec-butoxy dialumium，Et 3Al 2OBu 3、或EBDA)、三甲基鋁(trimethylaluminum，TMA)、三甲氧基乙基鋁(trimethyldialumium ethoxide)、 異丙氧化二甲基鋁(dimethyl aluminum isupropoxide)、二仲丁氧基乙氧基鋁(disecbutoxy aluminum ethoxide)、(OR) 2AlR’，其中R、R’及R’’可為 可為甲基(methyl)、乙基(ethyl)、丙基(propyl)、異丙基(isopropyl)、丁基(butyl)、異丁基(isobutyl)、叔丁基(tertiary butyl)、及具有較高數量之碳原子的其他烷基，及類似物。於一特定例子中，含鋁前驅物係為TMA。
反應氣體物種可為含氧氣體，例如是H 2O、O 2、O 3、H 2O 2、CO 2、NO 2、N 2O、及類似物。於一例子中，含氧氣體係為O 2或O 3。
可相信的是，形成且摻雜於第一層510(舉例為含Zr層)中之第二金屬元素可視為摻雜於複合膜層502中之摻雜劑，以讓ZrO 2層之第一層510作為非晶質結構，第二金屬元素舉例為含鋁摻雜劑。由原子層沈積製程形成之ZrO 2層時常提供為立方體或四方相或立方體及四方相之混合的結晶結構之ZrO 2，而提供至少大於25之介電常數，例如是約25及約50之間之介電常數。然而，當材料之介電常數增加時，材料之能隙係減少，而致使裝置中之高漏電流。因此，先進技術需要舉例為高於25之介電層之較高的介電常數，以提供具有高電容之電容器。相反地，舉例為高於25之介電層之較高的介電常數亦時常導致高膜漏，而可能最終致使裝置失效。因此，藉由形成具有相對低之介電常數(舉例為大於10但少於25)之複合膜層502之第一層510，複合膜層502可保持某種程度之低膜漏。因此，藉由提供形成於複合膜層502之第一層510中之例如是鋁摻雜劑之摻雜劑，材料之結晶結構可調整成非晶質狀態，而降低介電常數之特定預定程度，以保持漏電流於所需之低程度。舉例來說，藉由提供鋁摻雜劑至ZrO 2結構中以形成第一層510可讓生成之ZrO 2結構成非晶質狀態，而因此保持非晶質摻雜鋁的ZrO 2之介電常數為少於25但大於10之所需之範圍。接著，複合膜層502之第二層512係由為立方體或四方相或立方體及四方相之混合之結晶結構之ZrO 2(舉例為大於25之介電常數)形成，以增加生成之複合膜層502之電容，此將在操作406詳細說明於下方。
於一例子中，供應於用以形成第一層510之第一反應形式中之前驅物混合氣體包括脈衝第一前驅物且具有或不具有作為反應氣體物種之含氧氣體。第一前驅物包括含Zr前驅物。於含氧氣體係不提供有含Zr前驅物之例子中，在含Zr前驅物係供應之腔室100後之泵進/淨化製程後，可提供含氧氣體。在包括含Zr前驅物之第一前驅物脈衝之後，包括含Al前驅物之第二前驅物可接著脈衝，以繼續形成第一層510，形成之第一層510係作為摻雜鋁的ZrO 2層。類似地，包括含Al前驅物之第二前驅物可供應且具有或不具有作為反應氣體物種之含氧氣體。於含氧氣體不提供有含Al前驅物之例子中，在含Al前驅物係供應至腔室100後之泵進/淨化製程後，可提供含氧氣體。值得注意的是，供應包括含Zr前驅物之第一前驅物及包括含Al前驅物之第二前驅物之順序可相反或為任何所需之順序。值得注意的是，反應氣體物種大多作為將供應至第一及第二前驅物之各脈衝之間的反應物種，以形成ZrO 2或 摻雜Al的ZrO 2。
於操作404之第一反應形式之脈衝係持續預定之時間間隔。如此處所使用之名稱脈衝意指注入處理腔室中之一劑材料。第一前驅物或/及第二前驅物及/或反應氣體物種之各脈衝之間，淨化混合氣體可在第一前驅物或/及第二前驅物及/或反應氣體物種(舉例為不同含金屬氣體及含氧氣體之間)之各個或數個脈衝之間脈衝至處理腔室中，以移除副產品、雜質或殘餘之前驅物混合氣體，所以副產品、雜質或殘餘之前驅物混合氣體可排出處理腔室之外。淨化混合氣體例如是氮氣、惰性氣體(舉例為He或Ar)。 殘餘前驅物混合氣體係沒有被基板表面反應/吸收(舉例為來自反應混合氣體或其他者之未反應雜質)。
複合膜層502之第一層510可具有一介電常數及約1E-8A/cm 2或以下之膜漏，此介電常數係大於10，例如是15及25之間。複合膜層502之第一層510於ZrO 2結構中具有鋁摻雜劑，具有約6 atm. %及約20 atm. %之間的摻雜濃度(Zr及Al之元素之間)。
在操作404之形成第一層510之第一反應形式期間，數個製程參數係亦調整。於一實施例中，製程壓力係控制在約0.1 Torr及約1 Torr之間。製程溫度係約攝氏40度及約攝氏300度之間，例如是約攝氏200度。射頻源功率係控制在約500 Watts及約3500 Watts之間，例如是約3000 Watts。
值得注意的是，摻雜劑可能影響產生於第一層510中之介電常數之範圍。於一例子中，在ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制成少於5 atm. %(Zr及Al之元素之間)，而可致使生成之第一層510具有實質上結晶結構之結構，具有約25及45之間的介電常數。於另一例子中，在ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制在約5 atm .%及約20 atm. %之間(Zr及Al之元素之間)，而可致使生成之第一層510具有為非晶質結構之結構，具有約15及25之間的介電常數。於再另一例子中，於ZrO 2結構中之鋁摻雜劑具有的摻雜濃度可控制在20 atm .%及約100 atm. %之間(Zr及Al之元素之間)，而可致使生成之第一層510具有為非晶質結構之結構，具有約9及15之間的介電常數。
於一些例子中，在第一層510中的Al摻雜劑可亦置換成矽摻雜劑。舉例來說，例如是SiO 2之含矽摻雜劑可亦使用於 ZrO 2材料中，以形成具有介電常數大於15的膜層，此介電常數舉例為約15及25之間。
在操作406，在複合膜層502之第一層510形成之後，第二層512係藉由ALD製程之第二反應形式來形成於第一層510上。ALD製程係執行以形成複合膜層502。第二層512具有箭頭514所示之厚度。如上所討論，為了維持生成之複合膜層502具有所需之高介電常數等級且具有所需之低膜漏，第二層512係形成以具有為立方體或四方相或立方體及四方相之混合的結晶結構之顯著的ZrO 2層，而提供至少大於25之介電常數，例如是約35及約50之間。由原子層沈積製程形成之ZrO 2層之第二層512時常提供為結晶結構(舉例為立方體及/或四方相或其之組合)之生成之ZrO 2，以提供具有所需之兩層結構之生成的複合膜層502，包括非晶質及結晶結構。
值得注意的是，藉由控制最小Al摻雜劑濃度(舉例為少於5 atomic %)，可亦取得第二層512之結晶結構(舉例為立方體及/或四方相或其之組合)。
可相信的是，利用含Zr層作為藉由利用ALD製程生成的複合膜層502之第二層512可提供良好之膜性質，例如是高熱穩定性、高沈積率、高膜密度、低缺陷密度及類似者。
於一例子中，供應於用以形成第二層512之第二反應形式中之前驅物混合氣體包括脈衝前驅物且具有或不具有作為反應氣體物種之含氧氣體。此前驅物包括含Zr前驅物。在含氧氣體不提供有含Zr前驅物之例子中，在含Zr前驅物係供應之腔室100後之泵進/淨化製程後，可提供含氧氣體。
在包括含Zr前驅物之前驅物之供應期間，反應氣體物種可與前驅物(舉例為含Zr前驅物作為一例子)同時、擇一、或相繼供應來在沈積製程期間形成第二層512。在泵進/淨化氣體之脈衝係執行以淨化掉殘留在腔室100中之殘餘之第一前驅物之後，可提供反應氣體物種。在操作406之第二反應形式之脈衝係持續預定之時間間隔。在前驅物及/或反應氣體物種之各脈衝之間，淨化混合氣體可在前驅物及/或反應氣體物種(舉例為含金屬氣體及含氧氣體之間)之各個或數個脈衝之間脈衝至處理腔室中，以移除雜質或殘餘之前驅物混合氣體，所以雜質或殘餘之前驅物混合氣體可排出處理腔室之外。淨化混合氣體例如是氮氣、惰性氣體(舉例為He或Ar)。殘餘前驅物混合氣體係沒有被基板表面反應/吸收(舉例為來自反應混合氣體或其他者之未反應雜質)。值得注意的是，反應氣體物種大多作為將供應至前驅物之各脈衝之間的反應物種，以形成ZrO 2來作為第二層512。
複合膜層502之第二層512可具有高於25之介電常數，例如是25及50之間。於一例子中，複合膜層502之第二層512具有約25 nm及約90 nm之間的厚度。
在操作406之形成第二層512之第二反應形式期間，數個製程參數係亦調整。於一實施例中，製程壓力係控制在約0.1 Torr 及約1 Torr之間。製程溫度係約攝氏40度及約攝氏300度之間，例如是約攝氏200度。射頻源功率係控制在約500 Watts及約3500 Watts之間，例如是約3000 Watts。
於一例子中，當第一層510已經達到所需之厚度時，於操作404供應以形成第一層510之包括鋁之第二前驅物可去除供應，因而留下持續脈衝及供應之包括鋯的第一前驅物(具有或不具有反應物種)來形成主要地包括氧化鋯之第二層512。第一層510舉例為鋁摻雜的 ZrO2層。值得注意的是，反應氣體物種大多作為將供應於包括Zr之第一前驅物及/或包括Al之第二前驅物之各脈衝之間的反應物種，以形成ZrO 2或摻雜Al的ZrO 2。
藉由調整第一及第二層510、512之間的厚度比，生成的複合膜層502可具有約15及約35之間的平均膜介電常數。
值得注意的是，形成於基板102上之第一及第二層510、512之順序可為任何順序或可為僅可能多的次數。舉例來說，複合膜層502可根據需求以任何順序具有許多重複之第一及第二層510、512。
於一些例子中，第5A-5B中之複合膜層502或第3A-3C圖中之高介電常數材料層308可亦形成為含鋁層或含鉿層，而不是含Zr層。
於一例子中，例如是Al 2O 3及Al 2N 3之額外含鋁層可根據需求形成於裝置結構中之基板及複合膜層502之間的界面、或高介電常數材料層308及基板之間、或複合膜層502之上方、或高介電常數材料層308之上方。
此外，額外層515可形成於第二層512上來取代形成於第一及第二層510、512之介面、上方、或下方之額外含鋁層，如第5C圖中所示。類似地，額外層515可亦藉由ALD或PE-ALD 製程形成。如上所討論，為了維持具有所需之高介電常數等級且同時具有所需之低膜漏之生成的複合膜層502，形成於第二層512上之額外層515可為重摻雜鋁的ZrO 2層，讓額外層515為大多包括氧化鋁之非晶質狀態。額外層515可具有約9及約15之間的介電常數。在ZrO 2層中之Al的濃度係大於20 atomic%，例如是約20 atomic%及約100 atomic%之間。
值得注意的是，重摻雜的ZrO 2層可形成於第一層510之下方及基板102之上方，如第5C圖中之虛線繪製之額外層517所示。再者，用以形成第一及第二層510、512之順序可為任何配 置，例如是根據需求先形成第二層512來接觸基板102(或額外層517)，接著第一層510位於第二層512上。
第6A圖繪示簡單之電容器結構606(舉例為金屬-絕緣-金屬(metal-insulating-metal，MIM)結構)之示意圖，使用於顯示裝置中之電容器結構606可形成於基板102上。電容器結構606包括頂部電極604及底部電極602，複合膜層502設置於此兩者之間。複合膜層502包括摻雜鋁的ZrO 2之第一層510及ZrO 2之第二層512。複合膜層502提供高介電常數(舉例為35及50之間的一部份及15及25之間的一部份)，以於頂部電極604及底部電極602之間作為電容層來形成電容器結構606。於電容器結構606中作為電容層之複合膜層502可亦根據需求為任何數量之層的形式。或者，電容器結構606可具有如上述第3圖中說明的高介電常數材料層308來作為電容層，設置於中間來形成電容器結構606，如第6B圖中所示。電容層包括高k材料。此高k材料包括ZrO 2，ZrO 2包括鋁摻雜劑。在電容器結構中作為電容層之高介電常數材料層308可亦根據需求為任何數量之層的形式。
第7A圖繪示TFT結構750之一例子的示意圖，TFT結構750利用第5A-5B圖中之複合膜層502或第3A-3C圖中之高介電常數材料層308於TFT結構750中以形成電容器。範例之形成於基板102上之TFT結構750之一部份係繪示於第7A圖中。TFT結構750包括低溫多晶矽(low temperature polysilicon，LTPS)TFT，用於OLED裝置。LTPS TFT結構750係金屬氧化物半導體(MOS)裝置，建構有源區域709a、通道區域708、及汲區域709b。源區域709a、通道區域708、及汲區域709b形成於選擇之透明的基板102上而具有或不具有選擇絕緣層704設置於其上。源區域709a、通道區域708、及汲區域709b一般係自初始沈積之非晶質矽(amorphous silicon，a-Si)層，且隨後通常係進行熱或雷射處理，以形成多晶矽層來形成。源、汲及通道區域709a、709b、708可藉由在選擇之透明的基板102上圖案化數個區域，及離子摻雜已沈積之初始a-Si層且接著進行熱或雷射處理(舉例為準分子雷射退火製程)而形成多晶矽層來形成。閘極絕緣層706(舉例為以第4圖之製程400形成之具有高介電常數之第5A-5B圖之絕緣層或複合膜層502，或以第2圖之製程200形成之第3A-3C圖中之高介電常數材料層308)可接著沈積在已沈積之多晶矽層之頂部上，以阻隔閘極714與通道區域708、源區域709a及汲區域709b。閘極714係形成於閘極絕緣層706之頂部上。閘極絕緣層706通常亦作為閘極氧化層。電容層713(舉例可亦為以第4圖之製程400形成之具有高介電常數之第5A-5B圖的絕緣層或複合膜層502，或以第2圖之製程200形成的第3A-3C圖中之高介電常數材料層308)及裝置連接件係接著製造通過絕緣材料，以提供TFT裝置之控制。如第7A圖中之圓圈所示，TFT結構750中的閘極絕緣層706及電容層713可亦藉由具有高介電常數及低膜漏之複合膜層502或高介電常數材料層308來製造。複合膜層502包括第一層510及形成於其上之第二層512，高介電常數材料層308包括第一層304及第二層306。
考慮複合膜層502及高介電常數材料層308可利用於TFT結構750中之一些位置中，且 複合膜層502及高介電常數材料層308係利用以形成閘極絕緣層706或電容層713、或兩者在TFT結構750中，第7A圖之TFT結構750係僅部份地形成而用於簡易描述及說明。
在電容層713形成之後，中間層絕緣體730可形成於電容層713上。中間層絕緣體730可為任何適合的介電層，例如氧化矽或氮化矽材料。中間層絕緣體730可為單層之形式，形成於電容層713上。或者，中間層絕緣體730可為根據不同裝置需求之需要為多層之形式。在第7A圖中所示之例子中，中間層絕緣體730包括氮化矽之第一介電層734，形成於氧化矽層之第二介電層732上。接著，源-汲金屬電極層710a、710b係接著沈積、形成及圖案化於中間層絕緣體730、電容層713及閘極絕緣層706中，中間層絕緣體730、電容層713及閘極絕緣層706電性連接於源區域709a及汲區域709b。
在源-汲金屬電極層710a、710b係圖案化之後，平坦層735係接著形成於源-汲金屬電極層710a、710b之上方。平坦層735可由聚醯亞胺、苯並環丁烯系樹脂(benzocyclobutene-series resin)、旋塗式玻璃(spin on glass，SOG)或丙烯酸酯(acrylate)製造。平坦層735係接著圖案化，以提供像素電極716形成於平坦層735上且填充於平坦層735中，而電性連接於源-汲金屬電極層710a、710b。
在繪示於第7A圖中之此例子中，電容層713係形成於閘極714上。電容層713延伸至電容器結構712(舉例為MIM結構)，而形成於上電極710及下電極707之間。上電極710可橫向地耦接於源-汲金屬電極層710a、710b，而下電極707可橫向地耦接於閘極714，或TFT結構750中之其他適合的電極。形成於TFT結構750中之電容器結構712可為可改善顯示裝置之電性表現的存儲電容器。值得注意的是，針對不同之裝置表現需求，電容器結構712可根據需求形成於適合TFT結構750中之任何位置。
於第7B圖中所繪示之另一例子中，類似於如第7A圖中所示之電容器結構712之電容器結構722可形成而具有複合膜層502之不同尺寸及/或輪廓來作為電容層720，電容層720形成於上電極710及下電極707之間。不像電容層713從閘極714之上方的區域延伸至上及下電極710、707之間的區域，繪示於第7B圖中之電容層720係實質上形成於上及下電極710、707之間的區域。因此，包括氧化矽之中間層絕緣體724或氧化矽可形成於閘極絕緣層706上，而圍繞電容器結構722。形成而作為電容器結構722中之電容層720的複合膜層502或高介電常數材料層308可具有底部表面，此底部表面係根據需求接觸較低之閘極絕緣層706。中間層絕緣體724可根據需求為繪示於第7B圖中之單一層形式或多層形式。
值得注意的是，分別藉由製程400或200形成之複合膜層502或高介電常數材料層308可利用，以形成如第7B圖中之圓圈中所示之電容層720、閘極絕緣層706、保護層或TFT結構750中需要絕緣材料的任何其他適合層，TFT結構750根據所需係包括用於LCD之LTPS TFT或OLED TFT。
值得注意的是，用於形成電容器結構722、712之上電極710及下電極707可在需求時亦為像素電極及/或共同電極。
第8圖繪示TFT之裝置結構850之再另一例子的示意圖。類似於上述之結構，裝置結構850包括常例之中間層絕緣體820，設置於閘極714上。保護層822可形成於中間層絕緣體820上。源及汲區域802之另一部份(電性連接於源及汲區域709a、709b)係繪示成位在選擇絕緣層704上。源-汲金屬電極層810之另一部份(電性連接於源-汲金屬電極層710a、710b)係設置於源及汲區域802上且電性耦接於源及汲區域802。像素電極808可電性連接於源-汲極金屬電極層810、710a、710b。於此特定的例子中，閘極絕緣層706之一部份係通過閘極714及通道區域708之間，且延伸至源及汲區域802之上方的區域。於一例子中，閘極絕緣層706可為複合膜層502，或第3A-3B圖中之高介電常數材料層308。複合膜層502具有第一層510及第二層512，由參照第4圖之上述說明的製程400形成。高介電常數材料層308由第2圖之製程 200形成。額外電極804形成於源及汲區域802及閘極絕緣層706之上方，而形成電容器結構806於裝置結構850中。形成於閘極絕緣層706(目前亦作為電容層)上之額外電極804可電性連接於閘極714。因此，額外電極804及源及汲區域802與形成於兩者間之閘極絕緣層706係形成電容器結構860於裝置結構850中。類似地，目前亦作為電容層之閘極絕緣層706可根據所需為任何層的形式。
值得注意的是，裝置結構中的源-汲金屬電極層710a、710b、810、像素電極808、共同電極、閘極714、上電極710、下電極707、頂部電極604、底部電極602、額外電極804及任何電極可為任何適合的金屬材料。適合的金屬材料包括透明導電氧化物層 (例如是氧化銦錫(ITO)或類似者)、奈米銀墨水、奈米碳管(carbon nano tube，CNT)、奈米銀墨水及CNT、石墨烯、鋁(Al)、鎢(W)、鉻(Cr)、鉭(Ta)、鉬(Mo)、銅(Cu)、氮化鈦、MoO 2、MoN x、其之組合或其他適合的材料。
值得注意的是，第8圖中之保護層822或第7A-7B圖中之平坦層735之上方的結構係為了簡潔而去除。然而，於一些範例的裝置結構中，額外的OLED或TFT裝置，或其他適合的裝置可形成於保護層822或平坦層735之上方，以形成其他適合的可彎曲行動顯示裝置，例如是根據需求具有觸控螢幕面板之LTPS OLED 顯示裝置。
因此，藉由控制材料，特別是高k材料或複合膜層，及顯示裝置中之閘極絕緣層、電容層、中間絕緣體、保護層、絕緣材料之結構，及形成而作為顯示裝置中具有所需之高電性表現之電容器的介電層之結構，此處所述之方法有利地改善顯示裝置結構之電子穩定性、電性表現、低漏及良好的膜層疊集合。高k材料包括具有鋁摻雜劑之ZrO 2，藉由ALD或PE-ALD製程形成。複合膜層具有以ALD或PE-ALD製程形成之高k材料之第一部份及高k材料之第二部份。高k材料之第一部份包括ZrO 2層，高k材料之第二部份包括具有鋁摻雜劑之ZrO 2。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:腔室 101:腔室主體 102:基板 104:上蓋組件 106:基板支撐件組件 108:流量閥開孔 110:射頻陰極 120:泵及淨化組件 122,128:波紋管 124:軸 126:開孔 130:基座 134:擴孔 136:升舉銷 137:處理套組絕緣按鍵 138:基板支撐表面 139:順應式密封件 150:處理套組 186:順應式第一密封件 188:順應式第二密封件 200,400:製程 202,204,206,208,402,404,406:操作 207:迴圈 302:表面 304,304’,510:第一層 306,306’,512:第二層 308:高介電常數材料層 310:厚度 502:複合膜層 506,514:箭頭 515,517:額外層 602:底部電極 604:頂部電極 606,712,722,806:電容器結構 704:選擇絕緣層 706:閘極絕緣層 707:下電極 708:通道區域 709a:源區域 709b:汲區域 710:上電極 710a,710b,810:源-汲金屬電極層 713,720:電容層 714:閘極 716,808:像素電極 724,730,820:中間層絕緣體 732:第二介電層 734:第一介電層 735:平坦層 750:TFT結構 802:源及汲區域 804:額外電極 822:保護層 850:裝置結構
為了使本揭露的上述特徵係實現且可詳細地瞭解，簡要摘錄於上之本揭露更特有之說明可參照其之實施例。實施例繪示於所附圖式中。 第1圖繪示根據本揭露一實施例之處理腔室之剖面圖，處理腔室可使用以沈積高介電常數介電層； 第2圖繪示形成高介電常數膜層於基板上之方法的一實施例的製程流程圖； 第3A-3C圖繪示薄膜電晶體裝置之一部份的一例子之剖面圖，薄膜電晶體裝置之此部份包括電容器結構，電容器結構具有形成於其中之第2圖之高介電常數膜層； 第4圖繪示形成具有高介電常數之複合膜層於基板上之方法的一實施例的製程流程圖 ； 第5A-5C圖繪示薄膜電晶體裝置結構之一部份的一例子之剖面圖，薄膜電晶體裝置結構之此部份具有形成於其中之第4圖之複合膜層，複合膜層具有高介電常數； 第6A-6B圖繪示形成於顯示裝置結構中之電容器結構之剖面圖； 第7A圖繪示具有電容器結構形成於其中之顯示裝置結構之一例子的剖面圖； 第7B圖繪示具有電容器結構形成於其中之顯示裝置結構之另一例子的剖面圖；及 第8圖繪示具有電容器結構之顯示裝置結構之一例子的剖面圖，電容器結構具有複合膜層形成於其中，複合膜層具有高介電常數。 為了有助於瞭解，相同參考編號係於可行時使用來表示於圖式中共有之相同元件。可預期的是，一實施例之元件及特徵可有利地併入其他實施例中而無需進一步說明。 然而，值得注意的是，針對本揭露可承認其他等效實施例來說，所附之圖式僅說明本揭露之範例實施例且因而不視為其之範疇。
102:基板
304、510:第一層
306、512:第二層
308:高介電常數材料層
502:複合膜層
712:電容器結構
704:選擇絕緣層
706:閘極絕緣層
707:下電極
708:通道區域
709a:源區域
709b:汲區域
710:上電極
710a、710b:源-汲金屬電極層
713:電容層
714:閘極
716:像素電極
730:中間層絕緣體
732:第二介電層
734:第一介電層
735:平坦層
750:TFT結構

Claims (20)

  1. 一種薄膜電晶體結構，包括： 一介電層，形成於一基板上，其中該介電層包括一第一層與一第二層，該第一層由包括矽之含鋯材料所形成，該第二層由結晶之含鋯材料所形成；以及 一閘極、一源極和一汲極，形成於該基板上，其中該閘極、該源極和該汲極形成於該介電層之上方或下方。
  2. 如請求項1所述之薄膜電晶體結構，其中該第一層包含SiO 2。
  3. 如請求項1所述之薄膜電晶體結構，其中包括該包括矽之含鋯材料的該第一層具有一非晶質結構。
  4. 如請求項1所述之薄膜電晶體結構，其中該第一層係為包括矽摻雜劑之含鋯材料。
  5. 如請求項1所述之薄膜電晶體結構，其中該第一層係為一摻雜矽的ZrO 2層且具有介於15和25之間的一介電常數。
  6. 如請求項1所述之薄膜電晶體結構，其中該第二層係為一ZrO 2層且具有介於25和50之間的一介電常數。
  7. 如請求項1所述之薄膜電晶體結構，更包括： 一電容層，形成於該閘極上，其中該電容層係由包括矽之含鋯材料製造，或該電容層係為具有一第一部份及一第二部份的一複合膜層，該第一部份由包括鋯之含鋯材料製造，該第二部份係由含鋯材料製造。
  8. 如請求項7所述之薄膜電晶體結構，其中該介電層或該電容層係由一原子層沈積製程形成。
  9. 如請求項1所述之薄膜電晶體結構，其中該包括矽之含鋯材料具有一非晶質結構，或者該包括矽之含鋯材料係為摻雜矽的ZrO 2，或者該包括矽之含鋯材料係由一原子層沈積(ALD)製程或一電漿輔助原子層沈積(PE-ALD)製程形成。
  10. 一種用以形成用於顯示裝置之複合膜層之方法，包括： 執行一原子層沈積(ALD)製程，以形成設置於一透明基板上之包括一第一層及一第二層之一複合膜層，該第一層包括形成於該透明基板上之一摻雜非晶質矽的含鋯層，及該第二層包括一結晶之含鋯層。
  11. 如請求項10所述之方法，其中該複合膜層是用作一顯示裝置中之一電容層或一閘極絕緣層。
  12. 如請求項10所述之方法，其中該複合膜層的該第一層係藉由擇一地提供一第一前驅物及一第二前驅物至該透明基板來形成，其中該第一前驅物係為一含鋯前驅物。
  13. 如請求項12所述之方法，更包括： 提供一含氧氣體，該含氧氣體是和該第二前驅物與該含鋯前驅物一起提供，或者該含氧氣體是在該第二前驅物與該含鋯前驅物之各脈衝(pulse)之間提供。
  14. 如請求項13所述之方法，其中該第一層係為一摻雜矽的ZrO 2層且具有介於15和25之間的一介電常數，或者該第二層係為一ZrO 2層且具有介於25和50之間的一介電常數。
  15. 一種用於顯示裝置中的裝置結構，包括： 一電容器結構，具有形成於一顯示裝置中的二電極之間的一電容層，其中該電容層包括一含矽ZrO 2層與一ZrO 2層，該含矽ZrO 2層具有一非晶質結構且具有介於15和25之間的一介電常數，該ZrO 2層具有一結晶結構。
  16. 如請求項15所述之裝置結構，其中該含矽ZrO 2層包含SiO 2摻雜劑。
  17. 如請求項15所述之裝置結構，其中該些電極包含一上電極與一下電極。
  18. 如請求項15所述之裝置結構，其中該ZrO 2層具有介於25和50之間的一介電常數。
  19. 如請求項15所述之裝置結構，其中含矽ZrO 2層包括介於約0.5 和約3 之間的一厚度。
  20. 如請求項15所述之裝置結構，其中該電容器結構設置於一透明基板上。
TW112122940A 2016-07-19 2017-07-12 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構 TWI840259B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662364139P 2016-07-19 2016-07-19
US201662364145P 2016-07-19 2016-07-19
US62/364,145 2016-07-19
US62/364,139 2016-07-19

Publications (2)

Publication Number Publication Date
TW202339264A TW202339264A (zh) 2023-10-01
TWI840259B true TWI840259B (zh) 2024-04-21

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143384A1 (en) 2011-08-29 2013-06-06 Elpida Memory, Inc High performance dielectric stack for dram capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130143384A1 (en) 2011-08-29 2013-06-06 Elpida Memory, Inc High performance dielectric stack for dram capacitor

Similar Documents

Publication Publication Date Title
US11742362B2 (en) Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
US11894396B2 (en) High-K dielectric materials comprising zirconium oxide utilized in display devices
KR102427700B1 (ko) 디스플레이 애플리케이션들을 위한 층 스택
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
KR100575092B1 (ko) 게이트 절연막의 형성 방법
TWI840273B (zh) 用於顯示器應用之堆疊結構
WO2019087784A1 (ja) 薄膜トランジスタ及びその製造方法