JP4500538B2 - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4500538B2 JP4500538B2 JP2003434059A JP2003434059A JP4500538B2 JP 4500538 B2 JP4500538 B2 JP 4500538B2 JP 2003434059 A JP2003434059 A JP 2003434059A JP 2003434059 A JP2003434059 A JP 2003434059A JP 4500538 B2 JP4500538 B2 JP 4500538B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- gate insulating
- field effect
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 description 89
- 239000007789 gas Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Al 2 O 3 Chemical class 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、例えば、液晶表示装置や有機ＥＬを用いた表示装置などの駆動に用いられる電界効果型トランジスタ及びその製造方法に関する。
液晶表示装置や有機ＥＬを用いた表示装置などでは、ガラス基板の上に形成された薄膜トランジスタ（Thin Film Transistor：以下”ＴＦＴ”と略す）をスイッチング素子として用いている（特許文献１，２参照）。このＴＦＴは、耐熱性の低いガラス基板の上に形成されるため、ゲート絶縁膜は、高温処理を行わないプラズマＣＶＤ（Chemical Vapor Deposition）法により形成されている。また、近年では、ＬＳＩの高密度化に伴いより高密度な集積化が要求される中で、より高い誘電率の材料によるゲート絶縁膜の開発が進められている。このような低誘電率の絶縁材料なども、プラズマＣＶＤ法で形成される場合が多い。
ところが、ＣＶＤ法により形成される膜は、膜中に多くの結晶欠陥を含んでおり、緻密（ちみつ）性が充分でないなど、信頼性があまり高くない。また、膜の形成時に、プラズマ中の荷電粒子の影響により、半導体と絶縁膜との界面に損傷を受けるなどの問題もある。例えば、界面がプラズマにより損傷を受けるとトラップが形成され、性能を大きく低下させる。このように、電界効果型のトランジスタでは、ゲート絶縁膜をＣＶＤ法により形成すると、トランジスタの特性があまり良くないという問題を有していた。
このような問題を解消する技術として、ゲート絶縁膜を原子層成長方法により形成する技術が提案されている（特許文献３，４，５参照）。原子層成長方法は、形成しようとする膜を構成する各元素の原料を基板に交互に供給することにより、原子層単位で薄膜を形成する技術である。
原子層成長方法では、各元素の原料を供給している間に１層あるいはｎ層だけを表面に吸着させ、余分な原料は成長に寄与させないようにしている。これを、成長の自己停止作用という。原子層成長方法では、プラズマを利用することがないので、高品質な膜が形成できる。また、原子層成長方法では、例えば３００℃程度と処理の温度を高くする必要が無く、ガラス基板の上でも絶縁膜が形成できるなど、適用範囲が広いという特徴を有している。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開平９−２５２１３６号公報
特開平１０−１２８８２号公報
特開平１−１７９４２３号公報
特開平５−１６０１５２号公報
特開２００１−１７２７６７号公報
しかしながら、原子層成長方法では、膜を形成する速度（成膜速度）があまり速くなく、所望とする時間内に、ゲート絶縁膜が形成できない場合がある。例えば、液晶表示装置に用いられる薄膜トランジスタのゲート絶縁膜は、膜厚が百ｎｍ程度となり、原子層成長方法により形成すると非常に多くの時間がかかり、現実的ではない。
本発明は、以上のような問題点を解消するためになされたものであり、トランジスタの特性を低下させることなく、より迅速にゲート絶縁膜が形成できるようにすることを目的とする。
本発明は、以上のような問題点を解消するためになされたものであり、トランジスタの特性を低下させることなく、より迅速にゲート絶縁膜が形成できるようにすることを目的とする。
本発明に係る電界効果型トランジスタは、半導体からなるチャネル領域を挾むように接して配置されたソース領域及びドレイン領域と、チャネル領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とを少なくとも備え、ゲート絶縁膜は、チャネル領域に接して原子層成長法により形成された下層絶縁層とこの下層絶縁層の上にプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁層とから構成されているようにしたものである。なお、チャネル領域は、例えばガラス基板の上に配置されているものである。
この電界効果型トランジスタは、ゲート絶縁膜のチャネル領域に接触している部分は、原子層成長法により形成された下層絶縁層から構成されている。
この電界効果型トランジスタは、ゲート絶縁膜のチャネル領域に接触している部分は、原子層成長法により形成された下層絶縁層から構成されている。
本発明の電界効果型トランジスタの製造方法は、半導体からなるチャネル領域の上に原子層成長法により下層絶縁層を形成する工程と、下層絶縁層の上にプラズマＣＶＤ法により酸化シリコンからなる上層絶縁層を形成して下層絶縁層と上層絶縁層とからなるゲート絶縁膜を形成する工程と、ゲート電極をゲート絶縁膜の上に形成する工程と、前記チャネル領域を挾むように接して配置されたソース領域及びドレイン領域を形成する工程とを少なくとも備えるものである。
この製造方法によれば、半導体からなるチャネル領域に接触している部分のゲート絶縁膜は、原子層成長法により形成される。
この製造方法によれば、半導体からなるチャネル領域に接触している部分のゲート絶縁膜は、原子層成長法により形成される。
以上説明したように、本発明によれば、ゲート絶縁膜のチャネル領域に接する下層絶縁層の部分は原子層成長法により形成するので、トランジスタの特性を低下させることなく、より迅速にゲート絶縁膜が形成できるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
図１，２は、本発明の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図１，２は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図１，２を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられる正スタガ型の薄膜トランジスタを例に説明する。
図１，２は、本発明の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図１，２は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図１，２を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられる正スタガ型の薄膜トランジスタを例に説明する。
まず、図１（ａ）に示すように、ガラス基板１０１の上に遮光膜１０２が形成された状態とする。例えば、ガラス基板１０１の上に、スパッタ法などにより金属膜を形成し、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで、遮光膜１０２が形成できる。
次に、図１（ｂ）に示すように、ガラス基板１０１の上に絶縁層１０３が形成された状態とする。絶縁層１０３は、遮光膜１０２を覆うように形成された状態とする。
次に、図１（ｃ）に示すように、絶縁層１０３の上にソース電極１０４及びドレイン電極１０５が形成された状態とする。ソース電極１０４とドレイン電極１０５とは、遮光膜１０２の情報に、所定の間隔を有して配置された状態とする。
次に、図１（ｃ）に示すように、絶縁層１０３の上にソース電極１０４及びドレイン電極１０５が形成された状態とする。ソース電極１０４とドレイン電極１０５とは、遮光膜１０２の情報に、所定の間隔を有して配置された状態とする。
次に、図１（ｄ）に示すように、ソース電極１０４の上にソース領域１０６が形成され、ドレイン電極１０５の上にドレイン領域１０７が形成された状態とする。ソース領域１０６とドレイン領域１０７とは、例えば、燐が添加されてｎ+形とされた膜厚５０ｎｍ程度の半導体層を形成し、この半導体層を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成すればよい。
次に、図１（ｅ）に示すように、ソース領域１０６の上及びここからドレイン領域１０７の上の領域にかけて、膜厚５０ｎｍ程度のアモルファスシリコン膜を形成し、これを加工することでチャネル層１０８が形成された状態とする。ソース領域１０６とドレイン領域１０８とに挟まれた領域のチャネル層１０８が、電界効果型トランジスタのチャネルが形成される領域（チャネル領域）となる。
次に、原子層成長方法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）により膜厚１０ｎｍ程度に酸化シリコンを堆積することで、図１（ｆ）に示すように、膜厚１０ｎｍ程度の酸化シリコンからなる下層絶縁膜１０９が形成された状態とする。
次に、原子層成長方法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）により膜厚１０ｎｍ程度に酸化シリコンを堆積することで、図１（ｆ）に示すように、膜厚１０ｎｍ程度の酸化シリコンからなる下層絶縁膜１０９が形成された状態とする。
ここで、原子層成長法による酸化シリコンの堆積について説明する。まず、所定の反応容器の中に基板を載置し、基板の温度を３００℃程度に加熱する。次いで、反応容器の中に、原料ガス（吸着ガス）としてＳｉＣｌ4ガスを１分間供給し、基板に１層のＳｉＣｌ4分子が吸着した状態とする。この後、反応容器の内部をＡｒなどの不活性ガスによってパージし、基板に吸着した以外の余剰ガスが反応容器から除去された状態とする。
続いて、反応容器の内部に、例えばＨ2Ｏなどの酸化ガスを供給し、基板の表面に吸着している分子と反応させ、基板の表面にシリコン１原子層分の酸化シリコンの薄膜が形成された状態とする。この後、反応容器の内部をＡｒなどの不活性ガスによってパージし、余剰なガスが反応室から除去された状態とする。
これらを１サイクルとし、２０サイクル程度繰り返すことで、膜厚が約２ｎｍ程度の酸化シリコンの薄膜が形成できる。
これらを１サイクルとし、２０サイクル程度繰り返すことで、膜厚が約２ｎｍ程度の酸化シリコンの薄膜が形成できる。
以上説明したことにより、下層絶縁膜１０９を形成した後、この上にプラズマＣＶＤ法により酸化シリコンを堆積し、図２（ｇ）に示すように、膜厚１００ｎｍ程度の上層絶縁膜１１０が形成された状態とする。本実施の形態では、下層絶縁膜１０９と上層絶縁膜１１０とにより、ゲート絶縁膜を構成する。
次に、公知のフォトリソグラフィ技術とエッチング技術とにより、下層絶縁膜１０９と上層絶縁膜１１０とを加工し、図２（ｈ）に示すように、少なくともソース領域１０６，ドレイン領域１０７，及びチャネル層１０８を覆うように、ゲート絶縁膜１１１が形成された状態とする。ゲート絶縁膜１１１は、下層１３９と上層１４０とから構成されたものである。下層１３９は、前述したように、原子層成長法により形成されたものであり、上層１４０は、より速く成膜されるプラズマＣＶＤ法により形成されたものである。
次に、図２（ｉ）に示すように、ソース領域１０６とドレイン領域１０７とに挟まれた領域のゲート絶縁膜１１１の上に、例えばアルミニウムからなるゲート電極１１２が形成された状態とすることで、薄膜トランジスタが形成された状態となる。この薄膜トランジスタは、例えば、ゲート電極が行選択線に接続され、ドレイン電極が列選択線に接続され、ソース電極が画素電極に接続され、アクティブマトリクス型の表示装置の各画素のスイッチとなる。
上述した本実施の形態における電界効果型トランジスタは、原子層成長方法により形成した下層１３９と、より高速に膜が形成できるプラズマＣＶＤ法等により形成した上層１４０とによりゲート絶縁膜１１１を構成した。従って、本実施の形態では、半導体層のチャネルの部分に接触する部分のゲート絶縁膜は、原子層成長法により形成された絶縁膜から構成されている。
この結果、本実施の形態による電界効果型トランジスタによれば、半導体層のチャネル領域とゲート絶縁膜との界面は、プラズマに曝されることがないので、例えばゲート絶縁膜における界面準位密度の増加を抑制できるようになり、トランジスタの特性劣化が抑制できるようになる。また、原子層成長方法による下層１３９（下層絶縁膜１０９）は、膜厚２ｎｍ程度とあまり厚く形成する必要がないので、原子層成長方法のみで形成する場合に比較し、より短時間で製造できるようになる。
次に、本発明の他の実施の形態について図を参照して説明する。
図３は、本発明の他の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図３は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図３を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられるトップゲート型の薄膜トランジスタ（特許文献１，２参照）を例に説明する。
図３は、本発明の他の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図３は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図３を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられるトップゲート型の薄膜トランジスタ（特許文献１，２参照）を例に説明する。
まず、図３（ａ）に示すように、ガラス基板３０１の上に、所定の間隔を開けてソース電極３０２,ドレイン電極３０３が形成された状態とする。これらは、例えば、所定の金属膜をガラス基板３０１の上に形成した後、金属膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
次に、図３（ｂ）に示すように、ガラス基板３０１の上にソース電極３０２,ドレイン電極３０３に渡る半導体層３０４が形成された状態とする。半導体層３０４は、ガラス基板３０１の上に、例えば、膜厚１００ｎｍ程度にアモルファスＳｉの膜を形成した後、この膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
次に、図３（ｂ）に示すように、ガラス基板３０１の上にソース電極３０２,ドレイン電極３０３に渡る半導体層３０４が形成された状態とする。半導体層３０４は、ガラス基板３０１の上に、例えば、膜厚１００ｎｍ程度にアモルファスＳｉの膜を形成した後、この膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
次に、形成した半導体層３０４や各電極を含めたガラス基板３０１の上に、原子層成長方法により膜厚２ｎｍ程度に酸化シリコンを堆積することで、図３（ｃ）に示すように、膜厚２ｎｍ程度の酸化シリコンからなる下層絶縁膜３０５が形成された状態とする。
次いで、よく知られたプラズマＣＶＤ法により、下層絶縁膜３０５の上に酸化シリコンを堆積し、図３（ｄ）に示すように、膜厚１００ｎｍ程度の上層絶縁膜３０６が形成された状態とする。
次いで、よく知られたプラズマＣＶＤ法により、下層絶縁膜３０５の上に酸化シリコンを堆積し、図３（ｄ）に示すように、膜厚１００ｎｍ程度の上層絶縁膜３０６が形成された状態とする。
次に、図３（ｅ）に示すように、ソース電極３０２とドレイン電極３０３とに挟まれた領域の上層絶縁膜３０６の上に、例えばアルミニウムからなるゲート電極３０７が形成された状態とする。例えば、上層絶縁膜３０６の上に膜厚３００ｎｍ程度にアルミニウムの膜を形成し、この上に、所望の形状のレジストパターンを形成し、これをマスクとしてアルミニウム膜を選択的にエッチングすることで、ゲート電極３０７を形成することができる。
次に、ゲート電極３０７の形成に用いた上記レジストパターンを用い、上層絶縁膜３０６及び下層絶縁膜３０５を選択的にエッチングし、図３（ｆ）に示すように、下層３３５と上層３３６とからなるゲート絶縁膜３０８が形成された状態とする。また、これらの加工により、ゲート電極３０７の両脇の領域の半導体層３０４が露出された状態とする。
次に、ゲート電極３０７をマスクとして利用し、この両脇に露出した半導体層３０４に例えばリンをイオン注入し、加えてこれらの上部よりレーザを照射することで、図３（ｇ）に示すように、ソース３０９及びドレイン３１０が形成された状態とする。半導体層３０４においては、ゲート電極３０７の両脇に露出した領域にレーザが照射され、イオンが注入された領域が結晶化されて活性化され、低抵抗なｎ形多結晶シリコンとなる。
これらの結果、ソース電極３０２にオーミック接続したソース３０９及びドレイン電極３０３にオーミック接続したドレイン３１０が形成される。
また、半導体層３０４のゲート電極３０７の下方の領域は、イオンが注入されず、ノンドープであり、チャネルが形成される領域（チャネル領域）となる。従って、図３に示す薄膜トランジスタは、チャネル領域を挾むように接して配置されたソース３０９及びドレイン３１０と、チャネル領域の上に形成されたゲート絶縁膜３０８と、ゲート絶縁膜３０８の上に形成されたゲート電極３０７とから構成されたものとなる。
また、半導体層３０４のゲート電極３０７の下方の領域は、イオンが注入されず、ノンドープであり、チャネルが形成される領域（チャネル領域）となる。従って、図３に示す薄膜トランジスタは、チャネル領域を挾むように接して配置されたソース３０９及びドレイン３１０と、チャネル領域の上に形成されたゲート絶縁膜３０８と、ゲート絶縁膜３０８の上に形成されたゲート電極３０７とから構成されたものとなる。
上述した図３に示す薄膜トランジスタ（電界効果トランジスタ）は、原子層成長方法により形成した下層３３５と、より高速に膜が形成できるプラズマＣＶＤ法等により形成した上層３３６とによりゲート絶縁膜３０８を構成した。従って、本実施の形態では、半導体層のチャネル領域に接触する部分のゲート絶縁膜は、原子層成長法により形成された絶縁膜から構成されている。
この結果、本実施の形態による電界効果型トランジスタによれば、半導体層のチャネル領域とゲート絶縁膜との界面は、プラズマに曝されることがないので、例えばゲート絶縁膜における界面準位密度の増加を抑制できるようになり、トランジスタの特性劣化が抑制できるようになる。また、原子層成長方法による下層３３５（下層絶縁膜１０９）は、膜厚２ｎｍ程度とあまり厚く形成する必要がないので、原子層成長方法のみで形成する場合に比較し、より短時間で製造できるようになる。
以下、上述した２層構造のゲート絶縁膜を用いたトランジスタの特性評価について説明する。
まず、（１００）面を主面とする単結晶シリコンからなる基板の上に、プラズマＣＶＤ法により形成されたゲート絶縁膜による電界効果型トランジスタを作製し、これを第１試料とする。
まず、（１００）面を主面とする単結晶シリコンからなる基板の上に、プラズマＣＶＤ法により形成されたゲート絶縁膜による電界効果型トランジスタを作製し、これを第１試料とする。
ここで、プラズマＣＶＤ法によるゲート絶縁膜の形成条件は、次の通りである。まず、電極面積が直径２００ｍｍの平行平板型のプラズマ処理装置を用いる。また、原料ガスとして、ＴＥＯＳ（Tetraethoxysilane，Ｓｉ（ＯＣ2Ｈ5）4）を用い、酸化剤として酸素ガスを用いる。また、基板温度を３５０℃とし、反応室の内部の圧力を０．５Ｔｏｒｒ程度とし、Ｒｆパワーを５０Ｗとする。この条件により、膜厚１００ｎｍ程度のゲート絶縁膜を形成する。
これに対し、同様に基板の上に、原子層成長方法により形成されたゲート絶縁膜による電界効果型トランジスタを作製しこれを第２試料とする。また、前述した実施の形態と同様にして２層構造のゲート絶縁膜を形成し、このゲート絶縁膜を用いた電界効果型トランジスタを作製し、これを第３試料とする。
原子層成長法による絶縁膜の形成は、次に示す条件により行う。原料ガスとして、ＳｉＣｌ4ガスを用い酸化剤としてＨ2Ｏを用い、また、パージガスとしてアルゴンガスを用いる。また、基板温度は３００℃とし、反応室の内部における原料ガスの圧力は１００ｍＴｏｒｒで暴露時間は１分とし、アルゴンガスによるパージを１分間行った後、反応室の内部における酸化剤の圧力は１００ｍＴｏｒｒで暴露時間は１分とし、これらを所定の回数繰り返す。第３試料では、上述した一連の工程を２０回行い、膜厚２ｎｍの下層絶縁層を形成する。
また、２層構造のゲート絶縁膜は、次に示す条件により、下層絶縁層の上に上層絶縁層を形成する。まず、電極面積が直径２００ｍｍの平行平板型のプラズマ処理装置を用いる。また、原料ガスとして、ＴＥＯＳ（Tetraethoxysilane，Ｓｉ（ＯＣ2Ｈ5）4）を用い、酸化剤として酸素ガスを用いる。また、基板温度を３５０℃とし、反応室の内部の圧力を０．５Ｔｏｒｒ程度とし、Ｒｆパワーを５０Ｗとする。この条件により、膜厚１００ｎｍ程度の上層絶縁層を形成する。
以上のことにより作製した第１試料，第２試料，第３試料の電気的特性を調査した結果を、以下に示す。
まず、界面準位密度は、第１試料が１×１０12ｃｍ-2ｅｖ、第２試料が６×１０10ｃｍ-2ｅｖ、第３試料が１×１０11ｃｍ-2ｅｖとなる。
また、フラットバンド電圧は。第１試料が−２０Ｖ、第２試料が−０．５Ｖ、第３試料が−４Ｖとなる。
まず、界面準位密度は、第１試料が１×１０12ｃｍ-2ｅｖ、第２試料が６×１０10ｃｍ-2ｅｖ、第３試料が１×１０11ｃｍ-2ｅｖとなる。
また、フラットバンド電圧は。第１試料が−２０Ｖ、第２試料が−０．５Ｖ、第３試料が−４Ｖとなる。
以上に示すように、前述した実施の形態による２層構造のゲート絶縁膜とすることで、シリコン層との界面には、原子層成長法による絶縁層が存在するため、この上にプラズマＣＶＤ法による絶縁層が形成されても、界面準位密度は良好な値となる。この結果、フラットバンド電圧も低く抑制された状態が得られる。
なお、上述では、ゲート絶縁膜を構成する下層絶縁層を、酸化シリコンから構成するようにしたが、これに限るものではなく、Ａｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2などの金属酸化物やこれらの複合体であってもよい。また、下層絶縁層を、Ｓｉ2Ｎ4などの窒化シリコンから構成するようにしてもよい。また、上述では、ソース・ドレインがｎ形である場合を例にしたが、これに限るものではなく、ソース・ドレインがｐ形であっても良いことは言うまでもない。また、本発明は、プレーナ形の電界効果型トランジスタに適用することも可能である。
１０１…ガラス基板、１０２…遮光膜、１０３…絶縁層、１０４…ソース電極、１０５…ドレイン電極、１０６…ソース領域、１０７…ドレイン領域、１０８…チャネル層、１０９…下層絶縁膜、１１０…上層絶縁膜、１１１…ゲート絶縁膜、１１２…ゲート電極、１３９…下層、１４０…上層。
Claims (3)
- 半導体からなるチャネル領域を挾むように接して配置されたソース領域及びドレイン領域と、
前記チャネル領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極と
を少なくとも備え、
前記ゲート絶縁膜は、前記チャネル領域に接して原子層成長法により形成された下層絶縁層とこの下層絶縁層の上にプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁層とから構成されている
ことを特徴とする電界効果型トランジスタ。 - 請求項１記載の電界効果型トランジスタにおいて、
前記チャネル領域が配置されているガラス基板を備える
ことを特徴とする電界効果型トランジスタ。 - 半導体からなるチャネル領域の上に原子層成長法により下層絶縁層を形成する工程と、
前記下層絶縁層の上にプラズマＣＶＤ法により酸化シリコンからなる上層絶縁層を形成して前記下層絶縁層と前記上層絶縁層とからなるゲート絶縁膜を形成する工程と、
ゲート電極を前記ゲート絶縁膜の上に形成する工程と、
前記チャネル領域を挾むように接して配置されたソース領域及びドレイン領域を形成する工程と
を少なくとも備えることを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434059A JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434059A JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191461A JP2005191461A (ja) | 2005-07-14 |
| JP4500538B2 true JP4500538B2 (ja) | 2010-07-14 |
Family
ID=34791230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003434059A Expired - Fee Related JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4500538B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048968A (ja) * | 2005-08-10 | 2007-02-22 | Mitsui Eng & Shipbuild Co Ltd | ゲート絶縁膜及びその製造方法 |
| JP2008218626A (ja) * | 2007-03-02 | 2008-09-18 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP2002319678A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 薄膜型半導体装置及びその製造方法 |
| JP2003218106A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3452679B2 (ja) * | 1994-04-26 | 2003-09-29 | 株式会社東芝 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
-
2003
- 2003-12-26 JP JP2003434059A patent/JP4500538B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP2002319678A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 薄膜型半導体装置及びその製造方法 |
| JP2003218106A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005191461A (ja) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101100428B1 (ko) | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 | |
| US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
| US20070066077A1 (en) | Method for manufacturing semiconductor device | |
| US8357927B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR102315554B1 (ko) | 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법 | |
| TWI602284B (zh) | 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法 | |
| JP2006019697A (ja) | 半導体素子及びその製造方法 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| KR0184618B1 (ko) | 다층 부유 게이트를 가진 비휘발성 메모리셀을 포함하는 반도체 디바이스 제조 방법 | |
| KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP4500538B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR20020035747A (ko) | 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 | |
| TWI596674B (zh) | 半導體裝置及其製造方法 | |
| CN110164878B (zh) | 阵列基板及其制备方法 | |
| JP2007048968A (ja) | ゲート絶縁膜及びその製造方法 | |
| TWI604645B (zh) | 供可變電阻式記憶體用之貴金屬／非貴金屬電極 | |
| CN111052397B (zh) | 薄膜晶体管及其制造方法 | |
| US20240222371A1 (en) | Semiconductor device with work function layer | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR100790567B1 (ko) | 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100633988B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2006032596A (ja) | ゲート絶縁膜の作製方法 | |
| JP4283140B2 (ja) | 薄膜形成方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |