TWI604645B - 供可變電阻式記憶體用之貴金屬／非貴金屬電極 - Google Patents

Description

供可變電阻式記憶體用之貴金屬/非貴金屬電極 【相關申請】

本申請要求2012年8月14日提交，申請號為13/585,759，名稱為“NOBLE METAL/NON-NOBLE METAL ELECTRODE FOR RRAM APPLICATIONS”的美國非臨時專利申請案的優先權，其通過引用的方式被全部併入。

本發明係關於一種供可變電阻式記憶體用之貴金屬/非貴金屬電極。

本發明的發明人認知到半導體裝置的成功主要是藉由集中的電晶體微小化程序。然而，當場效電晶體(field effect transistors,FETs)接近尺寸小於100nm，物理問題例如短通道效應開始妨礙正常的裝置運作。對於以電晶體為基礎的記憶體，例如廣知的快閃記憶體，其他性能減損或問題可能隨裝置尺寸變小而發生。對於快閃記憶體，高電壓通常被需求以供此類記憶體編製程序，然而，當裝置尺寸變小，高編製程序電壓可以造成介電崩潰及其他問題。類似的問題可發生在快閃記憶體以外的其他類型的非揮發性記憶體裝置。

本發明的發明人認知到許多其他類型的非揮發性隨機存取記憶體裝置已經被開發作為下一代記憶體裝置，例如鐵電體隨機存取記憶體、磁阻式隨機存取記憶體、有機隨機存取記憶體、相變化隨機存取記憶體、及其他。

這些記憶體裝置的一個共通缺點包含他們通常需要與傳統CMOS製程不相容的新材料。例如有機隨機存取記憶體需要有機化合物其目前與大尺寸以矽為基礎的製造技術及製造所不相容。其他例如鐵電體隨機存取記憶體及磁阻式隨機存取記憶體通常需要使用高溫退火步驟的材料，因此這類裝置通常不可與大尺寸以矽為基礎的的製造技術整合。

這些裝置額外的缺點包含這類記憶體胞通常缺乏一個或更多的非揮發性記憶體需要的關鍵特性。例如鐵電體隨機存取記憶體及磁阻式隨機存取記憶體一般具有快速切換(即”0”到”1”)特性及好的編製程序耐受度，然而，這類記憶體胞難以被縮至小尺寸。舉有機隨機存取記憶體裝置為例，這類記憶體的可靠性通常不佳。另外的例子，相變化隨機存取記憶體通常包含焦耳加熱及非期望地需要高能量損耗。

基於以上，新的半導體裝置結構及集成是被需求的。

本發明關於一種阻抗切換裝置。更具體地，根據本發明的實施例關於方法及裝置供控制氧等級在阻抗切換裝置中。根據本發明的實施例可以被用於非揮發性記憶體裝置但應認知到本發明可以有範圍更廣的應用。

在一特定實施例中，一種供形成一非揮發性記憶體裝置的方法包含形成一底部金屬電極；形成一接合層與底部金屬電極電性接觸，其含有一導電含矽材料(例如p-摻雜多晶矽、p-摻雜矽化鍺等)；以及形成一切換層在接合層上，其具有一未摻雜非晶含矽材料(例如未摻雜非晶矽、未摻雜SiOx、SixGeyOz，其中x、y及z是整數，等等)在一特定實施例中，一具有非貴金屬材料(例如鈦、鋁、鎢、鈦合金、鋁合金、鎢合金、氮化鈦、氮化鎢、氮化鋁、銅、銅合金，或相似者)的阻隔層被形成在切換層上；一含有貴金屬材料(例如銀、金、鉑、鈀、或相似者)的活性層被形成在阻隔層上；以及另一阻隔層(頂部層)被形成在活性層上。其後，一頂部金屬電極被形成與頂部層及活性層電性接觸。

在多種實施例中，剛鍍好或剛形成的層被安排接收氧及被氧 化。作為一個實施例，用於此層的非貴金屬材料是鈦，且當鈦接收氧，其轉化為二氧化鈦，或者其他的鈦氧化態。用於將鈦氧化的氧可引自切換層、活性層或者來自任意其他來源(例如來自大氣)經由擴散通過切換層、活性層或相似者。在氧化態，此層可具有一厚度範圍在約2nm至約3nm。

根據本發明的一觀點，形成一非揮發性記憶體裝置的方法被描述。一程序包含沈積一含有一摻雜含矽材料之接合層，其與一第一導電材料電性接觸；以及形成一含有一未摻雜非晶含矽材料之切換層在該接合層的至少一部份之上。一技術包含設置一包含一非貴金屬材料之阻隔層在該切換層的至少一部份之上，以及設置一包含一貴金屬材料之活性金屬層在阻隔層的至少一部份之上。一方法可包含形成一額外的阻隔層在活性金屬層的頂部，隨後使第二導電材料與活性金屬層電性接觸。

根據本發明的另一觀點，一非揮發性記憶體裝置被描述。一裝置可包含一含有一摻雜含矽材料之接合層，其與一第一導電材料電性接觸；以及一含有一未摻雜非晶含矽材料之切換層，形成在該接合層的至少一部份之上。一記憶體可包含一包含一貴重金屬的第一層設置在切換層的至少一部份上，一第二導電材料與第一層電性連接，以及一包含非貴金屬材料的氧化態的層形成在第一層的至少一部份及切換層的至少一部份之間。

許多好處可以藉由本發明的方式達成。例如，根據本發明的實施例提供一種方法供增加一非揮發性記憶體裝置的表現，例如裝置可靠度、裝置關閉狀態電流一致性、裝置厚度一致性、裝置固持性、及相似者。此方法使用傳統半導體設備及技術無須調整。依實施例，一個或更多的這些優點可以被達成。本領域技術人員可以認知到其他變異、調整及替代選擇。

102‧‧‧半導體基材

104‧‧‧表面區域

202‧‧‧半導體基材

302‧‧‧第一接線材料

304‧‧‧第一黏著材料

306‧‧‧擴散阻隔材料

402‧‧‧接合材料

502‧‧‧阻抗切換材料

600‧‧‧層

602‧‧‧活性導電材料

702‧‧‧擴散阻隔材料

802‧‧‧硬質遮罩材料

902‧‧‧圖案層

1202‧‧‧柱狀結構

1302‧‧‧介電材料

1304‧‧‧表面區域

1306‧‧‧平面化表面

1402‧‧‧第二接線材料

為了更完整瞭解本發明，參考隨附圖式。應瞭解此些圖式並不必須符合比例且不被考慮作為本發明的限制。描述的30個實施例及本發明最能被描述理解經由藉著額外的細節經由使用以下圖示，其中： 圖1是簡化圖顯示程序步驟根據本發明的多種實施例；圖2是簡化圖顯示程序步驟根據本發明的多種實施例；圖3是簡化圖顯示程序步驟根據本發明的多種實施例；圖4是簡化圖顯示程序步驟根據本發明的多種實施例；圖5是簡化圖顯示程序步驟根據本發明的多種實施例；圖6是簡化圖顯示程序步驟根據本發明的多種實施例；圖7是簡化圖顯示程序步驟根據本發明的多種實施例；圖8是簡化圖顯示程序步驟根據本發明的多種實施例；圖9是簡化圖顯示程序步驟根據本發明的多種實施例；圖10是簡化圖顯示程序步驟根據本發明的多種實施例；圖11是簡化圖顯示程序步驟根據本發明的多種實施例；圖12是簡化圖顯示程序步驟根據本發明的多種實施例；以及圖13顯示表現數據的圖根據本發明的多種實施例。

根據本發明的實施例導向阻抗切換裝置。更具體地，根據本發明的實施例提供方法以形成一銀結構供阻抗切換裝置 此方法被應用於非揮發性記憶體裝置的製造但應認知到根據本發明的實施例可具有更寬廣範圍的應用。

對於使用非晶矽作為切換材料的阻抗切換裝置，金屬材料被作為至少其中之一的電極。非晶矽材料的阻抗被改變根據一個或者更多的導體顆粒得自導體電極在電極的電壓差上圖1到12顯示一種根據本發明多種實施例的形成供記憶體裝置用的阻抗切換裝置的方法。如圖1所示，一具有一表面區域104的半導體基材102被提供。半導體基材102依實施例可以是單晶矽晶圓、矽鍺材料、在絕緣體上的矽(通常簡稱SOI)。在特定的實施例中，半導體基材202可以具有一個或更多的MOS裝置形成在其上或其內。此一個或更多的MOS裝置可以是供阻抗切換裝置的控制電路，或者類似者在一些實施例中。

如圖2所示，此方法的實施例包含沈積一第一介電材料202在半導體基材102上。第一介電材料202可以是氧化矽、氮化矽、氧化矽及氮化矽的選擇層的介電堆疊(例如，一個ONO堆疊)、低K介電、高K介電、或其組合、及其他，根據應用。第一介電材料202可以被沈積使用例如化學氣相沈積的技術，包含低壓化學氣象沈積、電漿增強化學氣相沈積、高密度電漿化學氣相沈積、原子層沈積(atomic layer deposition,ALD)、物理氣相沈積技術，包含這些的任意組合，以及其他。

如圖3所示，本方法的實施例包含沈積一第一接線材料302在第一介電材料上。第一接線材料302可為適合的金屬材料包含金屬合金，或者具有適合的傳導特性的半導體材料。在一些實施例中，金屬材料可為鎢、鋁、銅或銀及其他。在不同實施例中，這些金屬材料可被沈積使用物理氣相沈積程序、化學氣相沈積程序、電鍍、或無電鍍沈積程序、這些的任意組合，以及其他。在一些實施例中，半導體材料可以為例如p型摻雜矽材料、導電性多晶矽、或類似者。

在特定實施例中，一第一黏著材料304在第一接線材料302沈積前被首先形成在第一介電材料202上以優化第一接線材料302黏著於第一介電材料202。在特定實施例中一擴散阻隔材料306亦可形成在第一接線材料302上以防止例如導電材料、金屬材料、氣體、氧或類似者污染裝置的其他部份。

如圖4所示，方法包含形成一接合材料402至少在第一接線材料302(或第一擴散阻隔材料306，如果有使用的話)上。在特定實施例中，第一接合材料402可為p-摻雜含矽材料(例如p++多晶矽、p-摻雜矽鍺、或類似者)。p++多晶矽可以被形成藉由使用沈積程序像是低壓化學氣象沈積、電漿增強化學氣相沈積依應用使用矽甲烷或二矽烷或適合的氯矽烷。選擇性的，第一矽材料可以被沈積使用物理氣相沈積程序來自一適合的矽靶材。沈積溫度的範圍可介於約380℃到約450℃，且較佳不超過440℃。在特定實施例中，p++多晶矽材料被沈積使用低壓化學氣相沈積程序使用矽烷在介於約400℃到約460℃的沈積溫度。

如圖5所示，本方法沈積一阻抗切換材料502在接合材料 402上。阻抗接合材料502可以是矽材料。矽材料可以是非晶矽材料或多晶矽材料及其他類似者，依實施例。在特定實施例，阻抗切換材料502包含非晶矽材料。切換材料被以狀態定義，例如，阻抗狀態依附於切換材料中的一電場。在特定實施例中，切換材料是非晶矽材料。阻抗切換材料502在特定實施例中具有實質上真實的半導體特性且無意被摻雜。在不同實施例中，非晶矽亦指非結晶矽。非結晶矽非揮發性阻抗切換裝置可使用現存CMOS技術製造。

沈積技術可包含化學氣相沈積程序、物理氣相沈積程序、原子層氣相沈積程序及其他。化學氣相沈積可以是低壓化學氣象沈積、電漿增強化學氣相沈積，使用前驅物例如矽甲烷或二矽烷或適合的氯矽烷在還原環境、其組合、或其他。沈積溫度範圍可介於250℃到約500℃。在一些案例中，沈積溫度範圍介於約400℃到約440℃且不超過約450℃。在一示範的程序中，一矽烷(45sccm)和氦(500sccm)被用於形成一a-Si層藉由在PECVD程序中以每分鐘80nm的沈積速率(溫度為260℃，壓力為600mTorr)。在另一示範的程序中，矽烷(190sccm)和氦(100sccm)被用於形成一a-Si層藉由在PECVD程序中以每分鐘2.8A的沈積速率(溫度為380℃，壓力為2.2Torr)。在另一示範的程序中，矽烷(80sccm)或二矽烷被用於形成一a-Si層藉由在LPCVD程序中以每分鐘2.8nm的沈積速率(溫度為585℃，壓力為100mTorr)。部份的複晶矽顆粒可在LPCVD程序中形成並造成一非晶複晶矽曾。在不同實施例中，無p型、n型、或金屬不純物被有意地加入沈積腔室內當形成非晶矽材料時。據此，在沈積時，非晶矽材料實質上沒有任何的p型、n型、或金屬不純物，亦即非晶矽材料是未摻雜的。

在不同實施例中，非晶矽材料的厚度通常在介於約10nm到約30nm的範圍。在其他實施例中，其他厚度可被採用，依據所需的特定表現特性(例如切換電壓、保持力特性、電流、或類似者)。

在另一實施例中，阻抗切換材料502可形成自接合材料402(例如p+多晶含矽層)的一上部區域(例如遠離第一接線層302)。在不同實施例中，接合材料402的被暴露的表面被以電漿蝕刻使用氬、矽、氧、 或其組合以影響接合材料402與上部區域的非晶化。在一些例子中，電漿蝕刻可使用範圍在將近30瓦到將近120瓦的偏壓以轉化接合材料402的一上部區域成為阻抗切換材料502。

在一些特定案例，當接合材料402是有摻雜的多晶矽材料，非晶化程序創造出SiOx材料供阻抗切換材料502。在另外一些特定案例，當接合材料402是有摻雜的矽鍺材料，非晶化程序創造出SixGeyOz(x、y、z為整數)材料供作為阻抗切換材料502。在一些例子中，成果的阻抗切換材料502可具有厚度範圍在將近2nm到將近5nm。在其他實施例，其他厚度是被考慮的，端視特定的工程需求。

如圖6所示，在不同實施例中，方法包含沈積可能是阻隔層的一個層600在阻抗切換材料502上。在不同實施例中，阻隔層600可以具體為非貴金屬，例如鈦、鋁、鎢、鈦合金、鋁合金、鎢合金、氮化鈦、氮化鎢、氮化鋁、銅、銅合金、或類似者。非貴金屬用作氧化、吸收及鎖住氧。如一個例子，若層600為鈦，鈦氧化以形成氧化鈦，或者其他非導電層。

在一些實施例，層600可具有剛沈積的厚度範圍將近1nm到將近5nm，且在氧化後，層600可具有稍大的厚度。如一個例子，層600可由一個2.5nm的剛沈積厚度增加到一個3nm的氧化厚度。

在不同實施例中，氧的來源可能來自任何數目的來源，包含大氣氧在層600形成後；氧存在於形成期間或之後的阻抗切換材料502；氧存在於一形成在阻抗切換材料502之後的活性導電材料602(描述於下)；氧擴散經過形成在阻抗切換材料502之後的活性導電材料602；或類似者。

在一些實施例中，阻隔層600的氧化不必然發生在製程中的任何特定時間。相反的，在不同實施例中，當來自任何來源的氧到達層600，非貴重金屬可能氧化。如此，做為例子的，在一製造批次中，若有長延遲在層600形成後直到後續層被形成，氧化可能發生在此延遲期間；在另一製造批次，若有長延遲在接續的活性導電材料602被形成在層600上且當一擴散阻隔材料702(描述於下)被形成，氧化可能發生在此延遲期間；或類 似者。

在不同實施例中，目前相信一旦在層600中的非貴金屬材料被氧化，其提供額外的防護對於其後的氧擴散下到切換材料502。例如，若層600原本為氮化鈦材料，氧化後，氮氧化鈦材料阻止氧擴散自活性導電材料602進入切換材料502。

在一些實施例中，這些氧化層可能不利於防止活性導電材料602的導體材料的擴散，描述如下，到阻抗切換材料502。

如圖6所示，在一些實施例中，方法包含沈積一活性導電材料602在層600上。活性導電材料602可以是貴金屬材料例如銀、金、鉑、鈀、其合金、或其他。活性導電材料602被特定以合適的擴散性在阻抗切換材料中在一電場存在的一特定實施例。對於非晶矽材料作為阻抗切換材料502，金屬材料可以是銀或銀合金。在一些例子中，銀合金包含至少80%的銀。

在一些實施例中，其活性導電材料602為銀，銀金屬刺穿層600並在切換材料502(例如非晶矽材料，SiOx,SixGeyO或類似者)的一部份形成一銀區域在電場的施做上。銀區域包含複數個銀顆粒，含有銀離子、銀叢集、銀原子、或其組合。在特定實施例中複數個銀顆粒被形成在切換材料的缺陷位置。銀區域進一步包含銀絲狀結構由金屬(活性導電材料602)源，例如銀/銀離子，延伸到第一接線材料302。

在不同實施例中，絲狀結構被特定以長，在銀顆粒間的的距離，及在絲狀結構及第一電極結構間的距離。在一特定實施例，阻抗切換材料502(例如，非晶矽材料，SiOx,SixGeyOz)被特定以阻抗至少基於一長度，一銀顆粒間的長度，以及一絲狀結構及第一電極結構(第一接線材料302)間的長度。在一些案例中，由於材料不搭配，缺失密度在一形成自非晶矽材料(例如切換材料502)以及第一接線材料(例如第一接線材料302)的介面區域是高的，切可能造成短路。在特定實施例中接合層(例如接合材料402)(例如，p+複結晶矽鍺材料)控制介面的缺陷密度供阻抗切換裝置合適的切換性能。

在一些實施例中，銀材料是直接接觸於在特定實施例中作為 阻抗切換材料的非晶矽。在其他實施例，材料的一薄層，例如氧化物、氮化物，在作為阻抗切換材料的非晶矽的頂部的銀材料的沈積前被形成。插入的材料的薄層可為自然或特意長成或形成。在一些實施例中，一個或更多的蝕刻操作(例如HF蝕刻、氬蝕刻)可幫助控制這層的厚度。在一些實施例中，在銀材料的沈積前的這材料(例如氧化物、氮化物)的厚度範圍可在約20A到約50A；在其他實施例，厚度範圍可在約30A到約40A；或類似者。

在一些實施例中，一非晶矽的額外層可被設置在薄層(例如氧化物、氮化物)的頂部上，在銀材料的沈積前。此非晶矽(非特意摻雜)的額外層可用於幫助固定銀材料到材料的薄層(例如氧化物、氮化物、阻隔物)。在一些實施例中，厚度可在20-50A的大小。在一例子中，層的順序可為：未摻雜非晶矽用作阻抗切換材料，一材料的薄層(例如氧化物、氮化物、阻隔物)，一非晶矽的薄層，以及銀材料。

在另一實施例中，層600及活性導電材料602可被形成在相同的沈積步驟。例如，貴金屬或非貴金屬材料的混合物可被沈積在單一步驟，交替的層的貴金屬與非貴金屬材料可被沈積於複數步驟，或類似者。在不同實施例中，非貴金屬相對於貴金屬材料的百分比可以變異，例如百分比可能變異自約0.1%到約10%，或類似者。那是被相信的非貴金屬材料在此混合物也將被氧化並減少氧到達或存在切換材料502的量。

如圖7所示，方法包含形成一第二擴散阻隔材料702在活性導電材料602上。對於銀作為活性導電材料602，第二擴散阻隔層702可為非貴金屬例如鈦、氮化鈦材料、鎢、或類似者。第二擴散阻隔材料702可形成藉由物理氣相沈積程序使用鈦或鎢靶材材料。一氮化物材料可被形成使用物理氣相沈積程序、或化學氣相沈積程序或原子層沈積程序或藉由氮與鈦材料反應。

在不同實施例中，第二擴散阻隔材料702被形成在活性導電材料602行程後的一個短暫時間。如例，此短暫時間可以少於10分鐘、20分鐘、1小時、4小時或類似者。在一些例子中，此短暫時間被定義為少於或等於一天。藉由特定一個短暫時間，大氣氧被阻止吸收進入活性導電材 料602及/或移動到阻抗切換材料502、層600(例如在活性導電材料602級阻抗切換材料502間的介面)，或類似者。

在其他實施例中，欲減少氧被吸收或被阻抗切換材料502或活性導電材料602包含在內的量，部份完成的裝置被放置在氧還原環境(例如實質上無氧)內一個短暫時間在活性導電材料602被沈積後。在一些實施例中，此短暫時間可以少於15分鐘、30分鐘、2小時、4小時或類似者。在一些例子中，此短暫時間被定義為少於或等於一天。在不同實施例中，部份完成的裝置被放置在氧還原環境(例如實質上無氧)內直到第二擴散阻隔(覆蓋)材料702被沈積後。在一特定實施例，方法包含形成一硬質遮罩材料802在第二擴散阻隔材料702上如圖8所示。硬質遮罩材料802可為介電材料、金屬材料、半導體材料、或類似者，依應用而定。在特定實施例中，硬質遮罩材料可為介電材料例如氧化矽、氮化矽、氧化矽及氮化矽的介電疊層(例如ONO疊層)、高K介電、低K介電，及其他。

在不同實施例中，硬質介電材料802被用以第一圖案化及蝕刻程序以形成一圖案層902如圖9所示。第一圖案化及蝕刻程序可包含陳積一光阻層在硬質遮罩材料上、圖案化此光阻材料、及使用此圖案化的光阻材料蝕刻此硬質遮罩材料在其他實施例中，其他傳統形式的蝕刻被期待。

如圖10所示，方法包含使用硬質遮罩902作為遮罩層對包含擴散阻隔材料702、活性導電材料602、層600、阻抗切換材料502、接合材料402等的材料堆疊進行一個或更多的蝕刻程序以形成一柱狀結構1202。在不同實施例中，阻抗記憶體裝置被形成自活性導電材料602、層600、阻抗切換材料502及接合材料402。

方法隨後移除在前述蝕刻程序後留下的介電硬質遮罩材料，並且形成一介電材料1302在每一第一結構上且填滿第一結構間的間隙如圖11所示。介電材料1302可為氧化矽、氮化矽、氧化矽及氮化矽的介電疊層(例如ONO疊層)、高K介電、低K介電，及其他。介電材料1302可以被沈積使用例如化學氣相沈積程序，包含低壓化學氣相沈積程序、電漿強化化學氣相沈積程序、高密度電漿化學氣相沈積程序、原子層沈積程序、及其他，依應用而定。介電材料1302可進一步被平面化以暴露阻隔(或 覆蓋)材料(例如702)的一表面區域1304以隔離每一第一結構並形成平面化表面1306，如圖11所示。

如圖12所示，一第二接線材料1402被形成在介電材料1302的平面化表面及表面區域1304，或類似者。第二接線材料1402可為金屬材料例如銅、鎢、鋁及其他。第二接線材料1402亦可為適當摻雜的半導體材料例如摻雜的覆晶材料及類似者，依應用而定。

第二接線材料1402被用於圖案化及蝕刻程序以形成一個或更多的第二接線結構。此一個或更多的第二接線結構在形狀上被伸長且被成型以延伸在一第二方向正交於第一接線結構的第一方向。此外，在特定實施例中至少阻抗切換單元被成型在第一接線結構和第二接線結構的一相交區域。方法可進一步包含形成鈍化層及球狀互連供記憶體裝置，在其他之間以完成此裝置。

在其他實施例中，其他配置及結構被考慮供非揮發性記憶體結構。在一例中，一個矽鍺層被沈積隨後為一二氧化矽層。一開口然後被打開且矽鍺的上表面被非晶化以形成非晶層在一些實施例中，此層具有厚度在將近2到將近3nm。在一些實施例中，例如，此程序可被進行在一單一氬電漿蝕刻步驟。在另一些實施例中，矽鍺的上表面可在二氧化矽沈積前被非晶化。隨後，鈦、銀、及/或鎢等層被沈積。在製程中的一些時間，或其他方面，底部鈦層吸收氧且氧化成為氧化鈦，或其他非導電層。在一些實施例中，此氧化層具有將近3到將近4nm的厚度。

圖13顯示表現數據的圖根據本發明的多種實施例。更具體地，在多個邊製程序及消除的週期後，圖13顯示了形成的非揮發性記憶體裝置的一些優點。一個特定的優點是此記憶體裝置在多個不同週期後一致的穩定性。

作為另一例子，在一實施例中，接合層402及切換層502可以被形成為柱狀結構被氧化層所環繞。隨後，層600、活性導電材料602、等等被沈積及接觸柱狀結構的上表面。

雖然前述的描述及圖式已揭示本發明之較佳實施例，必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例，而不會 脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉本發明所屬技術領域之一般技藝者將可體會，本發明可使用於許多形式、結構、佈置、比例、材料、元件和組件的修改。因此，本文於此所揭示的實施例應被視為用以說明本發明，而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定，並涵蓋其合法均等物，並不限於先前的描述。

102‧‧‧半導體基材

202‧‧‧半導體基材

302‧‧‧第一接線材料

304‧‧‧第一黏著材料

306‧‧‧擴散阻隔材料

1302‧‧‧介電材料

1402‧‧‧第二接線材料

Claims (20)

1. 一種生成非揮發性記憶體裝置的方法，包含：沈積一含有一摻雜含矽材料之接合層，其與一第一導電材料電性接觸；形成一含有一未摻雜非晶含矽材料之切換層在該接合層的至少一部份之上；設置一包含一非貴金屬材料之第一層在該切換層的至少一部份之上；設置一包含一貴金屬材料之活性金屬層在該第一層的至少一部份之上；以及形成一第二導電材料與該活性金屬層電性接觸。
2. 如請求項1所述的方法，其中該非貴金屬材料係選自由鈦、鋁、鎢、鈦合金、鋁合金、鎢合金、氮化鈦、氮化鎢、氮化鋁、銅、及銅合金組成的群組。
3. 如請求項1所述的方法，其中該貴金屬材料係選自由銀、金、鉑、及鈀組成的群組。
4. 如請求項1所述的方法，其中該第一層包含一厚度範圍在約2nm至約4nm的黏著層。
5. 如請求項1所述的方法，其中該非貴金屬材料的至少一部份在該活性金屬層被設置在該第一層之上以後氧化成該非貴金屬材料的一氧化態以形成一氧化層。
6. 如請求項5所述的方法，其中該氧化層具有一厚度範圍在約2nm至約3nm。
7. 如請求項5所述的方法，其中被用於氧化該非貴金屬材料的一部份的氧氣是引自該活性金屬層。
8. 如請求項5所述的方法，其中該非貴金屬材料包含含鈦材料；其中該非貴金屬材料的氧化態包含氧化鈦；以及其中該貴金屬包含含銀材料。
9. 如請求項1所述的方法，其中摻雜含矽材料包含一p-摻雜多晶矽材料；且其中形成該切換層包含形成未摻雜非晶含矽材料在該p-摻雜多晶矽材料的至少一部份的頂部。
10. 如請求項9所述的方法，其中該切換層具有一厚度範圍在約10nm至約30nm。
11. 如請求項1所述的方法， 其中該接合層包含一上部區域；以及其中該方法進一步包含使該接合層的該上部區域進行一非晶化程序以形成該未摻雜非晶含矽材料。
12. 如請求項11所述的方法，其中該切換層具有一厚度範圍在約2nm至約5nm。
13. 如請求項12所述的方法，其中該摻雜含矽材料係選自由摻雜矽化鍺、摻雜多晶矽、p-摻雜矽化鍺、及p-摻雜多晶矽組成的群組。
14. 一種根據請求項13所述方法形成的非揮發性記憶體裝置。
15. 一種非揮發性記憶體裝置，包含：一含有一摻雜含矽材料之接合層，其與一第一導電材料電性接觸；一含有一未摻雜非晶含矽材料之切換層，形成在該接合層的至少一部份之上；一包含一貴金屬材料之第一層在該切換層的至少一部份之上；一第二導電材料與該第一層電性接觸；以及一含有一非貴金屬材料的一氧化態的第二層形成在該第一層的至少一部份以及該切換層的至少一部份之間。
16. 如請求項15所述的非揮發性記憶體裝置，其中該非貴金屬材料的氧化態被沈積作為該切換層上的非貴金屬材料的一非氧化態。
17. 如請求項15所述的非揮發性記憶體裝置，其中該非貴金屬材料包含一黏著材料；其中該非貴金屬材料係選自由鈦、鋁、鎢、鈦合金、鋁合金、鎢合金、氮化鈦、氮化鎢、氮化鋁、銅、及銅合金組成的群組。
18. 如請求項15所述的非揮發性記憶體裝置，其中該貴金屬材料係選自銀、金、鉑、及鈀組成的群組。
19. 如請求項15所述的非揮發性記憶體裝置，其中該未摻雜非晶含矽材料係選自SiOx、SixGeyOz或其組成物，其中x、y及z是整數；以及 其中該切換層具有一厚度範圍在約2nm至約5nm。
20. 如請求項15所述的非揮發性記憶體裝置，其中該第二層具有一厚度範圍在約2nm至約3nm。