JP2005191461A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005191461A JP2005191461A JP2003434059A JP2003434059A JP2005191461A JP 2005191461 A JP2005191461 A JP 2005191461A JP 2003434059 A JP2003434059 A JP 2003434059A JP 2003434059 A JP2003434059 A JP 2003434059A JP 2005191461 A JP2005191461 A JP 2005191461A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- gate insulating
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ソース領域106の上及びここからドレイン領域107の上の領域にかけて、膜厚50nm程度のアモルファスシリコン膜を形成し、これを加工することでチャネル層108が形成された状態とし、この後、原子層成長方法(Atomic Layer Deposition:ALD)により膜厚2nm程度に酸化シリコンを堆積することで、膜厚2nm程度の酸化シリコンからなる下層絶縁膜109が形成された状態とする。
【選択図】 図1
Description
本発明は、以上のような問題点を解消するためになされたものであり、トランジスタの特性を低下させることなく、より迅速にゲート絶縁膜が形成できるようにすることを目的とする。
この電界効果型トランジスタは、ゲート絶縁膜のチャネル領域に接触している部分は、原子層成長法により形成された下層絶縁層から構成されている。
この製造方法によれば、半導体からなるチャネル領域に接触している部分のゲート絶縁膜は、原子層成長法により形成される。
図1,2は、本発明の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図1,2は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図1,2を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられる正スタガ型の薄膜トランジスタを例に説明する。
次に、図1(c)に示すように、絶縁層103の上にソース電極104及びドレイン電極105が形成された状態とする。ソース電極104とドレイン電極105とは、遮光膜102の情報に、所定の間隔を有して配置された状態とする。
次に、原子層成長方法(Atomic Layer Deposition:ALD)により膜厚10nm程度に酸化シリコンを堆積することで、図1(f)に示すように、膜厚10nm程度の酸化シリコンからなる下層絶縁膜109が形成された状態とする。
これらを1サイクルとし、20サイクル程度繰り返すことで、膜厚が約2nm程度の酸化シリコンの薄膜が形成できる。
図3は、本発明の他の実施の形態における電界効果型トランジスタの製造方法の一例を示す工程図である。図3は、各工程における電界効果型トランジスタの断面構成を概略的に示している。
以下、図3を用いて本実施の形態について説明する。以下では、液晶表示装置などに用いられるトップゲート型の薄膜トランジスタ(特許文献1,2参照)を例に説明する。
次に、図3(b)に示すように、ガラス基板301の上にソース電極302,ドレイン電極303に渡る半導体層304が形成された状態とする。半導体層304は、ガラス基板301の上に、例えば、膜厚100nm程度にアモルファスSiの膜を形成した後、この膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
次いで、よく知られたプラズマCVD法により、下層絶縁膜305の上に酸化シリコンを堆積し、図3(d)に示すように、膜厚100nm程度の上層絶縁膜306が形成された状態とする。
また、半導体層304のゲート電極307の下方の領域は、イオンが注入されず、ノンドープであり、チャネルが形成される領域(チャネル領域)となる。従って、図3に示す薄膜トランジスタは、チャネル領域を挾むように接して配置されたソース309及びドレイン310と、チャネル領域の上に形成されたゲート絶縁膜308と、ゲート絶縁膜308の上に形成されたゲート電極307とから構成されたものとなる。
まず、(100)面を主面とする単結晶シリコンからなる基板の上に、プラズマCVD法により形成されたゲート絶縁膜による電界効果型トランジスタを作製し、これを第1試料とする。
まず、界面準位密度は、第1試料が1×1012cm-2ev、第2試料が6×1010cm-2ev、第3試料が1×1011cm-2evとなる。
また、フラットバンド電圧は。第1試料が−20V、第2試料が−0.5V、第3試料が−4Vとなる。
Claims (3)
- 半導体からなるチャネル領域を挾むように接して配置されたソース領域及びドレイン領域と、
前記チャネル領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極と
を少なくとも備え、
前記ゲート絶縁膜は、前記チャネル領域に接して原子層成長法により形成された下層絶縁層とこの下層絶縁層の上に形成された上層絶縁層とから構成されている
ことを特徴とする電界効果型トランジスタ。 - 請求項1記載の電界効果型トランジスタにおいて、
前記チャネル領域が配置されるガラス基板を備える
ことを特徴とする電界効果型トランジスタ。 - 半導体からなるチャネル領域の上に原子層成長法により下層絶縁層を形成する工程と、
前記下層絶縁層の上に上層絶縁層を形成して前記下層絶縁層と前記上層絶縁層とからなるゲート絶縁膜を形成する工程と、
ゲート電極を前記ゲート絶縁膜の上に形成する工程と、
前記チャネル領域を挾むように接して配置されたソース領域及びドレイン領域を形成する工程と
を少なくとも備えることを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434059A JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434059A JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191461A true JP2005191461A (ja) | 2005-07-14 |
JP4500538B2 JP4500538B2 (ja) | 2010-07-14 |
Family
ID=34791230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003434059A Expired - Fee Related JP4500538B2 (ja) | 2003-12-26 | 2003-12-26 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4500538B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007048968A (ja) * | 2005-08-10 | 2007-02-22 | Mitsui Eng & Shipbuild Co Ltd | ゲート絶縁膜及びその製造方法 |
JP2008218626A (ja) * | 2007-03-02 | 2008-09-18 | Mitsubishi Electric Corp | Tftアレイ基板及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818063A (ja) * | 1994-04-26 | 1996-01-19 | Toshiba Corp | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2002319678A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 薄膜型半導体装置及びその製造方法 |
JP2003218106A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
-
2003
- 2003-12-26 JP JP2003434059A patent/JP4500538B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818063A (ja) * | 1994-04-26 | 1996-01-19 | Toshiba Corp | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2002319678A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 薄膜型半導体装置及びその製造方法 |
JP2003218106A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007048968A (ja) * | 2005-08-10 | 2007-02-22 | Mitsui Eng & Shipbuild Co Ltd | ゲート絶縁膜及びその製造方法 |
JP2008218626A (ja) * | 2007-03-02 | 2008-09-18 | Mitsubishi Electric Corp | Tftアレイ基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4500538B2 (ja) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
KR101100428B1 (ko) | SRO(Silicon Rich Oxide) 및 이를적용한 반도체 소자의 제조방법 | |
US8143093B2 (en) | Process to make metal oxide thin film transistor array with etch stopping layer | |
US7622340B2 (en) | Method for manufacturing semiconductor device | |
US8357927B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008199005A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR102315554B1 (ko) | 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법 | |
TWI602284B (zh) | 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法 | |
JP2006019697A (ja) | 半導体素子及びその製造方法 | |
US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
KR0184618B1 (ko) | 다층 부유 게이트를 가진 비휘발성 메모리셀을 포함하는 반도체 디바이스 제조 방법 | |
KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP4500538B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR20020035747A (ko) | 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 | |
CN110164878B (zh) | 阵列基板及其制备方法 | |
TWI596674B (zh) | 半導體裝置及其製造方法 | |
JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2007048968A (ja) | ゲート絶縁膜及びその製造方法 | |
JP6703186B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
TWI604645B (zh) | 供可變電阻式記憶體用之貴金屬/非貴金屬電極 | |
KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
KR100790567B1 (ko) | 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JP2003234344A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |