KR20140018702A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140018702A KR20140018702A KR1020120085244A KR20120085244A KR20140018702A KR 20140018702 A KR20140018702 A KR 20140018702A KR 1020120085244 A KR1020120085244 A KR 1020120085244A KR 20120085244 A KR20120085244 A KR 20120085244A KR 20140018702 A KR20140018702 A KR 20140018702A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- active layer
- film transistor
- plasma
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 150
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 61
- 238000009832 plasma treatment Methods 0.000 claims abstract description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 178
- 238000000034 method Methods 0.000 claims description 58
- 230000008569 process Effects 0.000 claims description 44
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 37
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 18
- 239000011787 zinc oxide Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 229910021480 group 4 element Inorganic materials 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 53
- 150000004706 metal oxides Chemical class 0.000 description 53
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 239000000203 mixture Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000000231 atomic layer deposition Methods 0.000 description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 13
- 229910052733 gallium Inorganic materials 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000011701 zinc Substances 0.000 description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 229910052725 zinc Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 전극과, 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극과, 게이트 전극과 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막과, 게이트 절연막과 소오스 전극 및 드레인 전극 사이에 형성된 활성층과, 활성층 상에 형성된 플라즈마 처리 영역과, 활성층 상에 형성된 보호막을 포함하는 박막 트랜지스터 및 그 제조 방법을 제시한다.
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 금속 산화물 반도체 박막을 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
종래의 박막 트랜지스터의 활성층은 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 플렉서블 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물이 최근에 많이 연구되고 있다.
박막 트랜지스터의 활성층으로 이용하기 위한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. 또한, 산소 결함(oxygen defect)에 의해 생성되는 과잉 캐리어(excess carrier)에 의해 오프 커런트(off current)가 상승하거나 문턱 전압(threshold voltage)이 변하는 문제가 있다.
ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In) 및 갈륨(Ga)을 도핑한 인듐갈륨징크옥사이드(이하, IGZO라 함) 박막이 제시되었다. 그러나, IGZO 박막 또한 이후 공정의 플라즈마에 취약하여 플라즈마 차징 데미지(plasma charging damage)가 발생된다. 그에 따라, 문턱 전압이 0V 이하의 네거티브로 쉬프트되고, 오프 커런트 레벨이 상승하는 문제가 발생된다.
본 발명은 활성층의 막질을 향상시켜 안정성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 활성층 상에 보호막을 형성하여 활성층이 대기중으로 노출되지 않거나 플라즈마 데미지를 방지할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 보호막 형성 이전에 활성층에 플라즈마 처리를 실시하여 문턱 전압 상승 및 오프 커런트 상승을 방지할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 상기 활성층 상에 형성된 플라즈마 처리 영역; 및 상기 활성층 상에 형성된 보호막을 포함할 수 있다.
상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막으로 형성되며, 단일층 또는 적어도 이중층으로 형성될 수 있다.
상기 플라즈마 처리 영역은 상기 활성층에 산소를 이용한 플라즈마 처리를 실시하여 형성할 수 있다.
상기 플라즈마 처리 영역은 상기 보호막에 의한 문턱 전압의 천이를 큐어링하는 조건으로 형성할 수 있다.
상기 플라즈마 처리 영역은 상기 기판 사이즈, 상기 활성층의 두께, 상기 보호막의 두께 및 물질에 따라 플라즈마 처리 시간, 압력, 온도 및 파워를 조절하여 형성할 수 있다.
상기 보호막은 단일층 또는 적어도 이중층으로 형성할 수 있으며, TEOS와 O2를 이용하고 플라즈마를 이용하여 형성할 수 있다.
본 발명의 다른 양태에 따른 박막 트랜지스터의 제조 방법은 기판이 제공되는 단계; 상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 상기 활성층에 플라즈마 처리 영역을 형성하는 단계; 상기 활성층 상에 보호막을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막을 단일층 또는 적어도 이중층으로 형성하고, 상기 보호막은 단일층 또는 적어도 이중층으로 형성할 수 있다.
상기 보호막은 TEOS와 O2를 이용하고 플라즈마를 이용하여 형성할 수 있다.
상기 플라즈마 처리 영역은 상기 활성층에 산소를 이용한 플라즈마 처리를 실시하여 형성할 수 있다.
상기 산소 플라즈마 처리는 상기 보호막에 의한 문턱 전압의 천이를 큐어링하는 조건으로 실시할 수 있다.
상기 산소 플라즈마 처리는 상기 기판 사이즈, 상기 활성층의 두께, 상기 보호막의 두께 및 물질에 따라 플라즈마 처리 시간, 압력, 온도 및 파워를 조절하여 실시할 수 있다.
상기 보호막 이후에 어닐링 공정을 실시하는 단계를 더 포함할 수 있다.
상기 게이트 절연막 형성, 상기 활성층 형성, 상기 보호막 형성 및 상기 어닐링은 인시투로 실시할 수 있다.
본 발명의 실시 예들은 금속 산화물 박막으로 활성층을 형성하고, 활성층 상에 플라즈마 처리를 실시하여 플라즈마 처리 영역을 형성한 후 활성층 상에 보호막을 플라즈마를 이용하여 형성한다.
본 발명에 의하면, 활성층 상에 플라즈마 처리 영역을 형성함으로써 플라즈마를 이용하여 보호막을 형성할 때 플라즈마에 의해 박막 트랜지스터의 문턱 전압이 네거티브 방향으로 천이하는 문제를 방지할 수 있다. 또한, 오프 커런트의 증가를 방지할 수 있다. 따라서, 박막 트랜지스터의 동작 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 2는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 3은 종래의 박막 트랜지스터의 공정에 따라 문턱 전압 변화를 도시한 그래프.
도 4는 본 발명에 따른 박막 트랜지스터의 공정에 따른 문턱 전압 변화를 도시한 그래프.
도 5는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 흐름도.
도 6 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 3은 종래의 박막 트랜지스터의 공정에 따라 문턱 전압 변화를 도시한 그래프.
도 4는 본 발명에 따른 박막 트랜지스터의 공정에 따른 문턱 전압 변화를 도시한 그래프.
도 5는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 흐름도.
도 6 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되며 표면에 플라즈마 처리 영역(131)이 형성된 활성층(130)과, 활성층(130) 상에 형성된 보호막(140)과, 활성층(130) 상에 형성되며 보호막(140) 상에서 서로 이격되어 형성된 소오스 전극(150a) 및 드레인 전극(150b)을 포함한다.
기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있으며, 단일층 또는 다층으로 형성할 수 있다. 다층의 게이트 절연막(120)은 예를 들어 실리콘 나이트라이드 및 실리콘 옥사이드를 적층하여 형성할 수 있다. 여기서, 실리콘 옥사이드 증착 시 게이트 전극(110)의 산화 현상을 방지하기 위해 게이트 전극(110) 상부에 실리콘 나이트라이드를 먼저 형성할 수 있다. 또한, 실리콘 나이트라이드 증착 시 소오스로 이용되는 NH3의 수소(hydrogen)에 의해 활성층(130)의 캐리어 밀도(carrier concentration)이 상승하는 현상이 발생하므로 실리콘 나이트라이드의 두께를 최소화할 필요가 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 활성층(130)은 ZnO 박막으로 형성할 수 있고, ZnO 박막에 3족 또는 4족 원소를 도핑하여 형성할 수도 있다. ZnO 박막에 예를 들어 인듐(In), 갈륨(Ga), 주석(Sn) 원소의 적어도 하나를 도핑함으로써 비정질 ZnO 박막을 유도하여 ZnO 박막의 막질을 개선함으로써 박막 트랜지스터의 안정성을 개선할 수 있다. 예를 들어 활성층(130)은 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막으로 형성될 수 있고, ZnO 박막에 인듐 및 주석을 도핑한 ITZO 박막으로 형성될 수도 있다. IGZO 박막 또는 ITZO 박막을 이용한 활성층(130)은 원자층 증착(Atomic layer Deposition; 이하 ALD라 함), 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 함) 등의 화학적 증착 방식으로 형성할 수 있다. 물론, IGZO 박막을 IGZO 타겟을 이용한 스퍼터링에 의해 형성할 수도 있으나, 이 경우 박막의 증착이 진행될수록 박막의 조성이 변화되어 IGZO 박막의 막질이 균일하지 않은 문제가 발생될 수 있다. 즉, IGZO 타겟 내의 결정 구조 및 그레인이 불규칙하기 때문에 IGZO 박막의 증착이 진행될수록 박막의 조성이 변화되고, 그에 따라 막질이 균일하지 않게 된다. 따라서, 동일 챔버 내에서 동일 프로세스로 제조된 박막 트랜지스터들의 특성이 서로 다르고, 그에 따라 신뢰성이 저하된다. 또한, 활성층(130)을 필요에 따라 조성이 다른 복수의 층으로 형성할 수 있는데, IGZO 타겟은 하나의 조성으로만 제작되기 때문에 이러한 다층 구조의 활성층(130)을 형성하기 어렵다. 즉, IGZO 타겟을 이용한 스퍼터링 공정으로는 조성이 다른 다층 구조의 액티브층을 형성할 수 없다. 따라서, 본 발명의 실시 예는 IGZO 박막 또는 ITZO 박막을 이용한 활성층(130)을 원자층 증착(Atomic layer Deposition; 이하 ALD라 함), 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 함) 등의 화학적 증착 방식으로 형성한다. IGZO 박막은 인듐 소오스, 갈륨 소오스 및 징크 소오스와 산화 소오스를 이용하여 형성할 수 있다. 예를 들어 인듐 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn) 등을 이용할 수 있고, 갈륨 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있으며, 징크 소오스로는 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ), 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 등을 이용할 수 있다. 또한, 산화 소오스로는 산소가 포함된 물질, 예를 들어 산소(O2), 오존(O3), 수증기(H2O), N2O, CO2 등의 적어도 어느 하나를 이용할 수 있다. 또한, 본 발명의 일 실시 예에 따른 활성층(130)은 상부 표면의 일부가 플라즈마 처리되어 플라즈마 처리 영역(131)이 형성된다. 플라즈마 처리 영역(131)은 활성층(130)의 상부 표면에 소정 깊이로 형성될 수 있으며, 이후 플라즈마를 이용하여 보호막(140) 형성 시 플라즈마에 의한 문턱 전압 변화를 큐어링(curing)하기 위해 형성된다. 즉, 보호막(140)은 PECVD 공정으로 형성할 수 있는데, 플라즈마에 의해 활성층(130)이 손상될 수 있고, 그에 따라 박막 트랜지스터의 문턱 전압이 네가티브 방향으로 천이(shift)되고, 오프 커런트가 상승할 수 있다. 그러나, 보호막(140) 형성 이전에 활성층(130)에 플라즈마 처리 영역(131)을 형성함으로써 박막 트랜지스터의 문턱 전압을 포지티브 방향으로 천이시킴으로써 이후 보호막(140) 형성 시 문턱 전압이 네거비트 방향으로 다시 천이됨으로써 문턱 전압의 변화를 큐어링할 수 있다. 이러한 플라즈마 처리 영역(131)은 산소 플라즈마를 이용하여 형성할 수 있으며, 기판(100) 사이즈, 활성층(130)의 두께, 보호막(140)의 두께 등의 조건 등에 따라 형성 조건을 변화시켜 형성할 수 있다. 예를 들어, 보호막(140)의 형성 조건에 따라 문턱 전압이 네거티브 방향으로 천이되는 정도가 조절될 수 있고, 이를 큐어링하여 0V 정도로 문턱 전압을 조절하기 위해 플라즈마 처리 조건을 변화시킬 수 있다. 따라서, 이들 조건 등에 따른 문턱 전압의 천이량을 감안하여 플라즈마 처리 조건, 예를 들어 온도, 압력, 시간 및 플라즈마 파워 등을 조절할 수 있다. 그런데, 플라즈마 처리 시간이 과도하게 증가하면 문턱 전압이 포지티브 방향으로 과도하게 천이되어 오히려 문턱 전압이 포지티브를 유지하게 되고, 플라즈마 처리 시간이 부족하면 문턱 전압의 변화를 큐어링하지 못해 문턱 전압이 네거티브를 유지할 수 있다. 또한, 플라즈마 파워가 증가하면 활성층(130)에 데미지가 발생되며, 압력이 높아지면 오프 커런트가 증가하게 된다. 따라서, 박막 트랜지스터의 조건을 고려하여 플라즈마 처리 조건을 조절하며, 예를 들어 50초∼60초의 시간, 1Torr∼1.5Torr의 압력, 150℃∼200℃의 온도, 400W∼600W의 플라즈마 파워의 조건에서 플라즈마 처리 영역(131)을 형성할 수 있다.
보호막(140)은 활성층(130) 형성 후 소오스 전극(150a) 및 드레인 전극(150b)을 형성하기 위한 식각 공정에서 활성층(130)이 노출되어 손상되는 것을 방지하기 위해 식각 정지막으로 작용한다. 또한, 보호막(140)은 소오스 전극(150a) 및 드레인 전극(150b)의 제조가 완료된 후 활성층(130)이 대기중에 노출되는 것을 방지할 수 있다. 즉, ZnO 박막 또는 IGZO 박막으로 형성된 활성층(130)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(140)이 형성되어 이를 방지할 수 있다. 이러한 보호막(140)은 산소의 침투를 방지할 수 있고, 식각 공정 시 활성층(130)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 실리콘 옥시나이트라이드(SiON) 등의 절연 물질을 이용하여 단일층 또는 다층으로 형성할 수 있다. 또한, 보호막(140)은 적어도 일부는 PECVD 방식으로 형성할 수 있다. 그런데, 보호막(140)을 플라즈마를 이용하여 형성하는 경우 활성층(130)이 플라즈마에 의해 손상되어 박막 트랜지스터의 문턱 전압이 네가티브 방향으로 천이될 수 있으나, 활성층(130)의 표면에 플라즈마 처리 영역(131)이 형성되므로 보호막(140) 형성 시 플라즈마에 의한 문턱 전압 천이를 큐어링할 수 있다.
소오스 전극(150a) 및 드레인 전극(150b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. 즉, 소오스 전극(150a)과 드레인 전극(150b)은 보호막(140) 상에서 서로 이격되어 형성된다. 소오스 전극(150a) 및 드레인 전극(150b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(150a) 및 드레인 전극(150b)은 단일층 뿐 아니라 복수 금속층의 다층으로 형성할 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 활성층(130) 및 보호막(140)이 각각 적어도 이중층으로 이루어진 박막 트랜지스터의 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되며 제 1 및 제 2 금속 산화물 박막(130a 및 130b)을 포함하는 활성층(130)과, 활성층(130) 상에 형성되며 제 1 및 제 2 보호막(140a 및 140b)을 포함하는 보호막(140)과, 활성층(130) 상에 형성되며 보호막(140) 상에서 서로 이격되어 형성된 소오스 전극(150a) 및 드레인 전극(150b)을 포함한다.
활성층(130)은 적어도 이중층으로 형성될 수 있는데, 게이트 절연막(120)에 인접하는 제 1 금속 산화물 박막(132)은 ALD 공정으로 형성하고, 제 1 금속 산화물 박막(134) 상에 CVD 공정으로 제 2 금속 산화물 박막(134)을 형성할 수 있다. 여기서, 금속 산화물 박막은 IGZO 박막, ITZO 박막 등을 포함할 수 있다. 또한, ALD 공정으로 형성된 제 1 금속 산화물 박막(132)은 막질 및 계면 특성이 우수하기 때문에 채널 형성에 중요한 프론트 채널(front channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 따라서, 프론트 채널 영역은 이동도가 우수한 물질로 형성하는 것이 바람직한데, ALD 공정으로 형성된 제 1 금속 산화물 박막(132)은 막질 및 계면 특성이 우수하여 이동도가 우수하게 된다. 그런데, ALD 공정을 이용하는 경우 공정 속도가 느려 생산성이 저하되기 때문에 제 1 금속 산화물 박막(132) 상의 제 2 금속 산화물 박막(134)은 CVD 공정으로 형성한다. CVD 공정을 이용하면 고속 증착이 가능하므로 생산성을 향상시킬 수 있다. 한편, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 예를 들어 IGZO 박막의 갈륨 소오스, 예컨데 TMGa는 산소(O2)와 반응성이 떨어지므로 오존(O3)을 이용하는 것이 바람직하고, 산소(O2)를 이용하는 경우에는 플라즈마 상태로 여기시켜 이용할 수 있다. 산소 뿐만 아니라 N2O, CO2도 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. 한편, 제 2 금속 산화물 박막(134)은 제 1 금속 산화물 박막(132)과 조성비를 다르게 형성하여 백 채널(back channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. 따라서, 백 채널은 전하 이동을 방지할 수 있는 조성, 즉 전도성이 프론트 채널로 작용하는 제 1 금속 산화물 박막(132)보다 낮도록 제 2 금속 산화물 박막(134)을 형성한다. 이를 위해 예를 들어 IGZO 박막을 형성하는 경우 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 금속 산화물 박막(132)와 다르게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 예를 들어, IGZO 박막으로 형성되는 제 2 금속 산화물 박막(134)의 인듐을 제 1 금속 산화물 박막(132)보다 적게 할 수도 있고, 제 2 금속 산화물 박막(134)의 갈륨을 제 1 금속 산화물 박막(132)보다 많게 할 수도 있다. 이렇게 하면 제 1 금속 산화물 박막(132)과 제 2 금속 산화물 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. 이러한 제 1 금속 산화물 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 금속 산화물 박막(134)은 200∼300Å의 두께로 형성할 수 있다. 이렇게 다층 구조로 활성층(130)이 형성되는 경우에도 최상층, 즉 제 2 금속 산화물 박막(134)의 표면에는 플라즈마 처리 영역(131)이 형성된다.
보호막(140) 또한 다층으로 형성할 수 있는데, 예를 들어 보호막(140)은 제 1 및 제 2 보호막(140a 및 140b)의 이중층으로 형성할 수 있다. 이때, 제 1 및 제 2 보호막(140a 및 140b)은 서로 다른 증착 방식으로 형성할 수 있고, 서로 다른 물질로 형성할 수도 있다. 즉, 보호막(140)은 다층으로 형성하는 경우 제 1 보호막(140a)과 제 2 보호막(140b)은 소오스 가스 및 반응 가스를 다르게 하여 형성할 수도 있다. 예를 들어 보호막(140)을 실리콘 옥사이드로 형성할 수 있는데, TEOS를 소오스로 이용하고 제 1 보호막(140a)은 O3를 반응 가스로 이용하고 제 2 보호막(140b)은 O2, N2O 또는 NH3를 반응 가스로 이용할 수 있다. 또한, 제 1 보호막(140a)은 TEOS를 소오스로 이용하고 제 2 보호막(140b)은 SiH4를 소오스로 이용할 수 있다. 뿐만 아니라, 제 1 및 제 2 보호막(140a 및 140b)은 막질이 다른 물질로 형성할 수 있는데, 제 1 보호막(140a)은 실리콘 옥사이드로 형성하고, 제 2 보호막(140b)은 실리콘 나이트라이드로 형성할 수도 있다. 또한, 다층 구조의 보호막(140)은 증착 온도를 다르게 하여 형성할 수도 있다. 예를 들어, 제 1 및 제 2 보호막(140a 및 140b)은 온도 범위에서 형성할 수 있는데, 동일 온도에서 형성할 수 있고, 서로 다른 온도에서 형성할 수도 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 활성층(130)을 금속 산화물 반도체, 예를 들어, ZnO 박막, IGZO 박막, ITZO 박막 등으로 형성하고, 활성층(130) 표면에 플라즈마 처리 영역(131)을 형성함으로써 플라즈마를 이용하여 보호막(140) 형성 시 박막 트랜지스터의 문턱 전압 천이 등을 방지할 수 있다. 즉, 플라즈마를 이용하여 보호막(140)을 형성하는 경우 플라즈마 데미지가 활성층(130)에 발생되고, 그에 따라 박막 트랜지스터의 문턱 전압이 네가티브 방향으로 천이된다. 그러나, 보호막(140) 형성 이전에 예를 들어 산소 플라즈마에 의해 활성층(140) 표면에 플라즈마 처리 영역(131)을 형성하여 박막 트랜지스터의 문턱 전압을 포지티브 방향으로 천이시킴으로써 이후 활성층(130) 형성 시 문턱 전압이 다시 네가티브 방향으로 천이되므로 문턱 전압의 변화가 상쇄될 수 있다. 이러한 본 발명의 원리를 설명하면 다음과 같다.
도 3은 종래의 플라즈마를 이용한 보호막 형성 후 문턱 전압 변화를 도시한 그래프로서, 도 3(a)에 도시된 바와 같이 보호막을 형성하지 않는 경우 0V 정도의 문턱 전압을 나타내지만, 플라즈마를 이용하여 실리콘 옥사이드 보호막을 형성하는 경우 도 3(b)에 도시된 바와 같이 문턱 전압이 네가티브 방향으로 천이하여 약 -10V 정도를 나타낸다. 이러한 문턱 전압의 천이는 도 3(c)에 도시된 바와 같이 산소를 이용한 포스트 어닐링에 의해서도 치유되지 않고 네가티브 문턱 전압을 유지하게 된다.
그런데, 도 4(a)에 도시된 바와 같이 도시된 바와 같이 보호막을 형성하지 않는 경우 0V 정도의 문턱 전압을 나타내지만, 본 발명에 따라 활성층에 산소 플라즈마 처리를 실시하여 플라즈마 처리 영역을 형성하는 경우 도 4(b)에 도시된 바와 같이 문턱 전압이 포지티브 방향으로 천이하여 약 10V를 나타낸다. 이후 플라즈마를 이용하여 실리콘 옥사이드 보호막을 형성하는 경우 도 4(c)에 도시된 바와 같이 문턱 전압이 네가티브 방향으로 약 -10V 정도 천이하여 약 10V를 유지하던 문턱 전압이 0V 정도를 나타낸다. 이후 도 3(d)에 도시된 바와 같이 산소를 이용한 포스트 어닐링을 실시하여도 문턱 전압이 0V 정도를 유지하게 된다. 또한, 포스트 어닐링에 의해 보호막 형성 시 발생한 차징 데미지에 의한 오프 커런트도 원상으로 회복된다.
상기한 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 도 5 내지 도 9를 이용하여 설명하면 다음과 같다. 도 5는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 흐름도이고, 도 6 내지 도 10은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법의 일 예를 설명하기 위해 순서적으로 도시한 단면도이다.
도 5 및 도 6을 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후(S110) 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다(S120). 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.
도 5 및 도 7을 참조하면, 기판(100) 상에 금속 산화물 박막(130a)을 형성한다(S130). 먼저, 금속 산화물 박막(130a)을 형성하기 위해 기판(100)이 약 300℃ 이하, 예를 들어 100∼300℃의 온도를 유지하도록 한 후 게이트 절연막(120)을 포함한 전체 상부에 금속 산화물 박막(132)을 형성한다. 여기서, 금속 산화물 박막(130a)은 ALD 공정, CVD 공정 등을 이용하여 IGZO 박막, ITZO 박막 등으로 형성할 수다. 예를 들어, IGZO 박막을 ALD 공정으로 형성하는 경우 인듐 소오스, 갈륨 소오스 및 징크 소오스를 동시에 반응 챔버 내에 공급하여 기판(100) 상에 흡착시킨 후 퍼지 가스를 이용하여 미흡착 원료 가스를 퍼지하고, 산화 소오스를 반응 챔버 내에 공급하여 기판(100) 상에서 반응시켜 단일 원자층의 IGZO 박막을 형성한 후 퍼지 가스를 이용하여 미반응 반응 가스를 퍼지할 수 있다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다. 이러한 사이클을 반복하여 복수의 단일 원자층이 적층된 금속 산화물 박막(130a)을 형성한다. 여기서, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O3)을 이용하는 것이 바람직하고, 산소(O2), N2O, CO2를 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, 금속 산화물 박막(130a)의 일부는 ALD 공정으로 형성하고, 나머지는 CVD 공정으로 형성할 수도 있다. 이를 위해 예를 들어 IGZO 박막을 CVD 공정으로 형성하는 경우 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스를 반응 챔버 내에 동시에 유입한다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다.또한, CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. 한편, 금속 산화물 박막(130a)을 서로 다른 증착 방식으로 이층 구조로 형성하는 경우 조성비를 다르게 하여 형성할 수 있는데, 소오스 물질의 적어도 어느 하나의 유입량을 일층의 금속 산화물 박막(132)보다 많거나 적게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 이렇게 하면 일층의 금속 산화물 박막에 비하여 타층의 금속 산화물 박막의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다.
도 5 및 도 8을 참조하면, 금속 산화물 박막(130a)에 플라즈마 처리를 실시하여 금속 산화물 박막(130a)의 상부 표면 일부에 플라즈마 처리 영역(131)을 형성한다(S140). 플라즈마 처리 영역(131)은 금속 산화물 막박(130a)의 상부 표면에 소정 깊이로 형성될 수 있으며, 이후 플라즈마를 이용하여 보호막(140) 형성 시 플라즈마에 의한 문턱 전압 변화를 큐어링(curing)하기 위해 형성된다. 이러한 플라즈마 처리 영역(131)을 형성하기 위한 산소 플라즈마 처리는 기판(100) 사이즈, 활성층(130)의 두께, 보호막(140)의 형성 조건 등에 따라 형성 조건을 변화시켜 형성할 수 있다. 예를 들어, 보호막(140)의 형성 조건에 따라 문턱 전압이 네거티브 방향으로 천이되는 정도가 조절될 수 있고, 이를 큐어링하여 0V 정도로 문턱 전압을 조절하기 위해 플라즈마 처리 조건을 변화시킬 수 있다. 따라서, 이들 조건 등에 따른 문턱 전압의 천이량을 감안하여 플라즈마 처리 조건, 예를 들어 온도, 압력, 시간 및 플라즈마 파워 등을 조절할 수 있다. 그런데, 플라즈마 처리 시간이 과도하게 증가하면 문턱 전압이 포지티브 방향으로 과도하게 천이되어 오히려 문턱 전압이 포지티브를 유지하게 되고, 플라즈마 처리 시간이 부족하면 문턱 전압의 변화를 큐어링하지 못해 문턱 전압이 네거티브를 유지할 수 있다. 또한, 플라즈마 파워가 증가하면 금속 산화물 박막(130a)에 데미지가 발생되며, 압력이 높아지면 오프 커런트가 증가하게 된다. 따라서, 박막 트랜지스터의 조건을 고려하여 플라즈마 처리 조건을 조절하며, 예를 들어 50초∼60초의 시간, 1Torr∼1.5Torr의 압력, 150℃∼200℃의 온도, 400W∼600W의 플라즈마 파워의 조건에서 플라즈마 처리 영역(131)을 형성할 수 있다.
도 5 및 도 9를 참조하면, 플라즈마 처리 영역(131)이 형성된 금속 산화물 박막(13a) 상에 보호막(140)을 형성한다(S150). 보호막(140)은 이후 소오스 전극 및 드레인 전극을 형성하기 위한 식각 공정에서 식각 정지막으로 작용하여 금속 산화물 박막(13a)이 노출되어 손상되는 것을 방지하기 위해 형성한다. 또한, 보호막(140)은 이후 소오스 전극 및 드레인 전극의 제조가 완료된 후 금속 산화물 박막(130a)가 대기중에 노출되는 것을 방지할 수 있다. 즉, 금속 산화물 박막(130a)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(150)이 형성되어 있어 이를 방지할 수 있다. 또한, 보호막(150)은 산소의 침투를 방지하고 금속 산화물 박막(130a)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 예를 들어 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드 등의 절연막을 이용할 수 있다. 여기서, 보호막(140)은 단일층 또는 다층으로 형성하며, 플라즈마를 이용한 CVD 공정으로 형성한다. 예를 들어 보호막(140)은 TEOS과 O2를 이용하여 PECVD 방식으로 형성한다. 이렇게 PECVD 방식으로 보호막(140)을 형성하면 플라즈마에 의해 금속 산화물 박막(130a)이 손상되고, 그에 따라 문턱 전압이 네거티브 방향으로 천이할 수 있으나, 금속 산화물 박막(130a)에 플라즈마 처리 영역(131)이 형성되므로 문턱 전압의 천이를 방지할 수 있다. 이어서, 보호막(140)의 소정 영역을 식각하여 패터닝하는데, 보호막(140)은 이후 소오스 전극 및 드레인 전극이 이격되는 영역에 잔류하도록 패터닝한다. 즉, 보호막(140) 소오스 전극 및 드레인 전극과 일부 중첩되도록 패터닝한다. 이때, 보호막(140)을 패터닝하기 이전에 어닐링 공정을 실시할 수도 있다(S160). 어닐링 공정은 보호막(140) 증착 후 오프 커런트가 변화될 수 있는데, 이를 보상하기 위해 어닐링 공정을 실시할 수 있다. 여기서, 어닐링 공정은 진공 상태에서 실시하며 분위 가스로는 O2 또는 O3를 사용할 수 있다. 즉, 어닐링 공정은 대기압(760Torr) 보다 낮은 압력에서 실시할 수 있으며, 보다 바람직하게는 0.1Torr 내지 10Torr에서 실시할 수 있다. 이때, 공정 온도는 200∼450℃로 유지하고, 공정 시간은 요구되는 소자 특성에 따라 1분 내지 30분까지 다양하게 처리할 수 있다. 즉, 어닐링 공정은 보호막(140) 형성 이전 및 이후에 적어도 한번 실시할 수 있다.
도 5 및 도 10을 참조하면, 금속 산화물 박막(130a)을 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(150a) 및 드레인 전극(150b)을 형성한다(S170). 소오스 전극(150a) 및 드레인 전극(150b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다. 이때, 식각 공정은 보호막(140)이 노출되도록 식각한다. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소오스 전극(150a)와 드레인 전극(150b) 사이에 보호막(140)이 형성되어 있기 때문에 제 1 및 제 2 IGZO 박막(132, 134)이 대기중에 노출되는 것을 방지할 수 있고, 그에 따라 제 1 및 제 2 IGZO 박막(132, 134)의 특성 저하를 방지할 수 있다.
한편, 상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 소오스/드레인 전극(150a 및 150b)용 제 2 도전층은 CVD 방식으로 형성하였으나, 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수도 있다. 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다.
상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 활성층
131 : 플라즈마 처리 영역 140 : 보호막
150a 및 150b : 소오스 및 드레인 전극
120 : 게이트 절연막 130 : 활성층
131 : 플라즈마 처리 영역 140 : 보호막
150a 및 150b : 소오스 및 드레인 전극
Claims (16)
- 게이트 전극;
상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극;
상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막;
상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층;
상기 활성층 상에 형성된 플라즈마 처리 영역; 및
상기 활성층 상에 형성된 보호막을 포함하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막이 단일층 또는 적어도 이중층으로 형성된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 플라즈마 처리 영역은 상기 활성층에 산소를 이용한 플라즈마 처리를 실시하여 형성하는 박막 트랜지스터.
- 제 3 항에 있어서, 상기 플라즈마 처리 영역은 상기 보호막에 의한 문턱 전압의 천이를 큐어링하는 조건으로 형성하는 박막 트랜지스터.
- 제 4 항에 있어서, 상기 플라즈마 처리 영역은 상기 기판 사이즈, 상기 활성층의 두께, 상기 보호막의 두께 및 물질에 따라 플라즈마 처리 시간, 압력, 온도 및 파워를 조절하여 형성하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 보호막은 단일층 또는 적어도 이중층으로 형성하는 박막 트랜지스터의 제조 방법.
- 제 6 항에 있어서, 상기 보호막은 TEOS와 O2를 이용하고 플라즈마를 이용하여 형성하는 박막 트랜지스터의 제조 방법.
- 기판이 제공되는 단계;
상기 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 활성층을 형성하는 단계;
상기 활성층에 플라즈마 처리 영역을 형성하는 단계;
상기 활성층 상에 보호막을 형성하는 단계; 및
상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 8 항에 있어서, 상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막을 단일층 또는 적어도 이중층으로 형성하는 박막 트랜지스터의 제조 방법.
- 제 9 항에 있어서, 상기 보호막은 단일층 또는 적어도 이중층으로 형성하는 박막 트랜지스터의 제조 방법.
- 제 10 항에 있어서, 상기 보호막은 TEOS와 O2를 이용하고 플라즈마를 이용하여 형성하는 박막 트랜지스터의 제조 방법.
- 제 8 항에 있어서, 상기 플라즈마 처리 영역은 상기 활성층에 산소를 이용한 플라즈마 처리를 실시하여 형성하는 박막 트랜지스터의 제조 방법.
- 제 12 항에 있어서, 상기 산소 플라즈마 처리는 상기 보호막에 의한 문턱 전압의 천이를 큐어링하는 조건으로 실시하는 박막 트랜지스터의 제조 방법.
- 제 13 항에 있어서, 상기 산소 플라즈마 처리는 상기 기판 사이즈, 상기 활성층의 두께, 상기 보호막의 두께 및 물질에 따라 플라즈마 처리 시간, 압력, 온도 및 파워를 조절하여 실시하는 박막 트랜지스터.
- 제 8 항에 있어서, 상기 보호막 이후에 어닐링 공정을 실시하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
- 제 15 항에 있어서, 상기 게이트 절연막 형성, 상기 활성층 형성, 상기 보호막 형성 및 상기 어닐링은 인시투로 실시하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120085244A KR20140018702A (ko) | 2012-08-03 | 2012-08-03 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120085244A KR20140018702A (ko) | 2012-08-03 | 2012-08-03 | 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140018702A true KR20140018702A (ko) | 2014-02-13 |
Family
ID=50266644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120085244A KR20140018702A (ko) | 2012-08-03 | 2012-08-03 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140018702A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150105533A (ko) * | 2014-03-06 | 2015-09-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법 |
| KR20150124514A (ko) * | 2014-04-28 | 2015-11-06 | 주성엔지니어링(주) | 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법 |
| KR101876011B1 (ko) * | 2016-01-29 | 2018-07-06 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조방법 |
| WO2022043824A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社半導体エネルギー研究所 | 金属酸化物の成膜方法、および記憶装置の作製方法 |
| US11839096B2 (en) | 2019-06-14 | 2023-12-05 | Samsung Electronics Co., Ltd. | Organic sensors and electronic devices |
-
2012
- 2012-08-03 KR KR1020120085244A patent/KR20140018702A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150105533A (ko) * | 2014-03-06 | 2015-09-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법 |
| KR20150124514A (ko) * | 2014-04-28 | 2015-11-06 | 주성엔지니어링(주) | 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법 |
| KR101876011B1 (ko) * | 2016-01-29 | 2018-07-06 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조방법 |
| US11839096B2 (en) | 2019-06-14 | 2023-12-05 | Samsung Electronics Co., Ltd. | Organic sensors and electronic devices |
| WO2022043824A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社半導体エネルギー研究所 | 金属酸化物の成膜方法、および記憶装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459474B (zh) | 金屬氮氧化物薄膜電晶體之覆蓋層 | |
| KR101812702B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2014507794A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20110139394A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US10283593B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101827514B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN105552128B (zh) | 半导体器件和制造半导体器件的方法 | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101833951B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20170142982A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR102308097B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20110105542A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101677176B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20180025882A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20160092098A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101515543B1 (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment |